Przedmiotem wynalazku jest sposób i urzadzenie sluzace do oceny wlasciwosci funkcjonal¬ nych stereodekoderów scalonych z petla PLL, a w szczególnosci dzialania bloków generatora, dzielnika czestotliwosci oraz separacji kanalów. Stereodekoder scalony z petla PLL przeznaczony jest do dekodowania zlozonego sygnalu stereofonicznego na sygnaly kanalów lewego i prawego w odbiornikach radiowych stereofonicznych. Dla oceny jakosci stereodekodera powinna byc okres¬ lona zdolnosc rozdzialu sygnalu m. cz. pomiedzy kanaly lewy i prawy, cojest podstawa uzyskiwa¬ nia efektu stereofonicznego.W procesie produkcji ukladów scalonych badanie struktur tych ukladów na plytkach doko¬ nuje sie za pomoca testerów parametrów statycznych droga polaczenia testera z badanym ukladem scalonym za pomoca sondy wieloostrzowej. W zespole parametrów statycznych brak jest takiego parametru, który móglby niesc w sobie informacje o spelnianiu przez uklad scalony stereodekodera separacji kanalów. W wyniku tego wiele struktur ukladów scalonych ocenionych po pomiarach ostrzowych jako dobre jest montowanych w obudowy, po czym po powtórnym ich zmierzeniu w sposób dynamiczny, sa kwalifikowanejako braki. Powoduje to duze straty materialowe i ujemne skutki ekonomiczne.Celem wynalazku jest wyeliminowanie niedogodnosci zwiazanych ze stosowaniem w procesie pomiarów ostrzowych tylko testów statycznych oraz umozliwienie wykorzystania testera parame¬ trów statycznych do oceny wlasciwosci funkcjonalnych stereodekodera.Istota sposobujest synchroniczna praca testera i ukladu scalonego. Bloki funkcjonalne ukladu scalonego, bedace przedmiotem oceny, maja wówczas w okreslonych przedzialach czasu scisle okreslone stany elektryczne. Umozliwia to badanie funkcji przelaczajacej obwodu dekodujacego, bezposrednio na wyjsciu kanalów lewego i prawego. Dokonuje sie tego za pomoca testera parame¬ trów statycznych ze stala sekwencja testów.Sposób wedlug wynalazku stosuje skojarzenie ukladu scalonego, testera i urzadzenia do badan funkcjolanych sterowanych przez sekwencje programu pomiarowego testera. Blok decyzyjny zawiera sterowany klucz elektroniczny oraz uklady czasowe, wytwarzajace impulsy do sterowania2 127 396 tym kluczem. Ponadto zawiera on sterowane przelaczniki, dolaczajace wyprowadzenia ukladu scalonego do testera, urzadzenia do badan funkcjonalnych i dodatkowo zasilacza.Urzadzenie wedlug wynalazku umozliwia latwe sprawdzenie podstawowej wlasnosci sterepde- kodera jaka jest separacja kanalów, juz na etapie pomiaru struktur ukladów scalonych. Do badan stosuje sie dostepna aparature pomiarowa, jak tester oraz proste urzadzenie dodatkowe. To ostatnie moze byc wykonane z latwo dostepnych podzespolów. Metoda pomiaru nie wymaga budowy urzadzenia automatycznego specjalizowanego, a stosowanie jej na wczesnym etapie procesu wytwarzania ukladu scalonego obniza znacznie koszty wytwarzania samego ukladu.Metoda moze byc z powodzeniem stosowana przy pomiarach wielkoseryjnych.Przyklad wykonania wedlug wynalazku zostal przedstawiony na rysunku, którego fig. 1 przedstawia schemat ideowy urzadzenia, a fig. 2 — przebiegi napiec, wystepujacych w ukladzie scalonym podczas przeprowadzania jego badan.Urzadzenie do oceny wlasciwosci funkcjonalnych stereodekoderów sterowane jest sygnalami stalopradowymi, pochodzacymi z testera T i bedacymi wynikiem dzialania programu pomiaro¬ wego. Sygnaly te podawane sa na blok wejsciowy BW urzadzenia, którego podbloki Wl, W2 i W3 sluza do dopasowania poziomów napiec i zmniejszenia wrazliwosci urzadzenia na zaklócenia.Podblok Wl steruje ukladem czasowym II, który opóznia dzialanie bloków wykonawczego ST i decyzyjnego BD o odcinek czasu, w którym moga sie pojawic stany nieustalone testera i urzadzenia.Podbloki W2 i W3 steruja podblokiem pamietajacym M, który zapamietuje stan wlaczenia lub wylaczenia urzadzenia. Wlaczenie nastepuje wtedy, gdy pojawi sie sygnal sterujacy na wejsciu podblokuW2.Uklad czasowy 11 uruchamia uklady czasowe 12 i 13 bloku wykonawczego ST oraz 14 bloku decyzyjnego BD. Uklad 12 generuje impuls o dlugim czasie trwania, a uklad 13 o krótkim czasie trwania. Jeden z tych impulsów wybrany przez synchroniczne przelaczniki elektroniczne PE1 i PE2 podawany jest na uklad sterujacy S5, który zamyka klucz elektroniczny K. Przelaczniki PE1 i PE2 sterowane sa przez podblok przelaczajacy D bloku decyzyjnego BD. Stan podbloku D zalezy od sekwencji stanów podbloku wejsciowego W4 i ukladu czasowego 14. Podblok W4 polaczony jest przez przelacznik bloku P z wyprowadzeniem testowym 11 (19 kHz) ukladu U i jego zadaniem jest dopasowanie poziomów i eliminacja zaklócen.Uklad czasowy moze generowac impuls po otrzymaniu zezwolenia z podbloku Z. Klucz K polaczony jest przez uklad formujacy SG oraz przelacznik bloku przelaczników z wyprowadze¬ niem 15 generatora wewnetrznego G ukladu scalonego U. Uklad formujacy SG ustala stala czasowa generatora G i odpowiednia polaryzacje jego wyprowadzenia. Blok przelacznikówPlaczy wyprowadzenia ukladu U z urzadzenia lub z testerem, przelaczniki sterowane sa przez podblok wejsciowy M lub podblok zezwalajacy Z. Dodatkowy zewnetrzny zasilacz ZZ zapewnia ciaglosc zasilania ukladu U w trakcie badania, po zalaczeniu urzadzenia.Praca urzadzenia przebiega w trzech kolejno nastepujacych po sobie cyklach. Cykl zalaczania i synchronizacji, taktowania i wylaczania.W cyklu zalaczania i synchronizacji sygnaly sterujace testera doprowadzone sa do podbloków Wl i W2. Powoduje to przelaczenie przelaczników bloku P w pozycje przeciwna niz na fig. 1 rysunku i zapamietanie sygnalu sterujacego W2 w pamieci M. Sygnal wyjsciowy z podbloku Wl uruchamia uklad czasowy U, który po opóznieniu uruchamia uklady czasowe 12,13 i 14. Uklad 13 generuje impuls, poniewaz otrzymal zezwolenie z podbloku Z. Równoczesnie generowane sa impulsy przez uklady 12, 13. Dlugi impuls z 12 podany przez przelacznik PE1 i odpowiednio przeksztalcony uruchamia generator wewnetrzny G ukladu U. Uklad czasowy 14 blokuje w poczatkowym okresie podblok D nie pozwalajac na zmiane jego stanu i zmiane stanu przelaczni¬ ków PE1 i PE2. Sygnal z wyjscia testowego 19 kHz ukladu U podany jest przez podblok W4, który dopasowuje poziomy i eliminuje zaklócenia na podblok D. Zmiana stanu D nastepuje po ustaniu blokowania przez 14 w chwili gdy wystapi zbocze opadajace impulsu na wejsciu W4. Nastepuje wtedy przelaczenie przelaczników PE1 i PE2 i zatrzymanie generatora G. Uklad U zostal zasynchronizowany.W trakcie cyklu taktowania testor T wysterowuje tylko uklad wejsciowy Wl. Pamiec M pamieta stan z cyklu synchronizacji, a wyprowadzenie testowe ukladu U jest odlaczone od ukladu wejsciowego W4. Uklad czasowy U uruchamia uklady czasowe 12,13 i 14. Krótki impuls z ukladu 13127 396 3 powoduje uruchomienie generatora G na czas jednego okresu, co powoduje zmiany stanów aa wyprowadzeniach ukladu U, przedstawiona na fig. 2 rysunku. Poziomy i relacje czasowe napiec na wyprowadzeniach ukladu U sa kontrolowane przez polaczony z nim tester T. W szczególnosci interesujace sa stany wyjsc kanalów 4 i 5 oraz wyprowadzenia testowe 19 kHz 11. Cykl testowania jest wielokrotnie powtarzany.W trakcie cyklu wylaczania testor T wysterowuje tylko uklad wejsciowy Wl, co powoduje zmiane stanu pamieci M i odlaczenie ukladu U od urzadzenia. Po tym cyklu sa przeprowadzone testy nie wymagajace wspólpracy z urzadzeniem i dokonana zmiana ukladu U.Zastrzezenia patentowe 1. Sposób oceny wlasciwosci funkcjonalnych ukladów scalonych stereodekoderów z petla PLL, umozliwiajacy kontrole poprawnosci sekwencji napiec przelaczajacych na wyprowadzeniach ukladu za pomoca testera parametrów statycznych, znamienny tym, ze uklad synchronizuje sie uruchomieniem wewnetrznego stereodekodera do momentu wystapienia wyrózniajacego sie stanu ukladu, a nastepnie taktuje sie wielokrotnie uklad oraz sprawdza poziomy i relacje czasowe napiec na jego wyprowadzeniach, przy czym petla PLL sterowana jest przez klucz elektroniczny, który uruchamia generator podczas synchronizacji na czas znacznie dluzszy, a podczas taktowania na czas krótszy niz okres drgan generatora, zas uklad zasila sie nieprzerwanie z wysterowaniem wejscia pradem stalym i zasymulowaniem pracy stereo, przy czym wplyw stanów nieustalonych ukladu eliminuje sie przez opóznienie zadzialania bloku decyzyjnego. 2. Urzadzenie do oceny wlasciwosci funkcjonalnych ukladów scalonych stereodekoderów z petla PLL, wspólpracujace z testerem i badanym ukladem, znamienne tym, ze sterowane jest przez tester (T) i przylaczone przez zespól przelaczników (P) do badanego ukladu (U), przy czym tester (T) jest polaczony przez urzadzenie wejsciowe (BW) z blokiem wykonawczym (ST), który steruje kluczem elektronicznym (K), a czas zamkniecia klucza (K) okresla polaczony z ukladem (U) przez przelacznik zespolu (P) blok decyzyjny (BD), zas miedzy odpowiednim przelacznikiem zespolu (P), a kluczem (K) umieszczony jest blok czasowy (SG) ustalajacy okres drgan generatora wewnetrzne¬ go (G) ukladu.127 396 wiU ri BW \w s Tl z (J2 fn H5 k Yi I ! Hw, BD Rg.1 W1 rf- i i zz Nap^oci1 bwvmww^ u5 fi9.2 Pracownia Poligraficzna UP PRL. Naklad 100 egz.Cena 100 zl PL