Przedmiotem wynalazku jest uklad do ograniczania i redukcji pradu wyjsciowego szerego¬ wego stabilizatora napiecia, przeznaczony do zasilania takich urzadzen elektrycznych, w których moga wystapic przeciazenia a nawet zwarcia.W znanych stabilizatorach napiecia ograniczanie pradu wyjsciowego odbywa sie przez wlacze¬ nie w szereg z obciazeniem rezystora pomiarowego, oraz zastosowanie tranzystorowego ograni¬ cznika pradu. Przekroczenie dopuszczalnej wartosci pradu obciazenia wywoluje spadek napiecia na rezystorze pomiarowym wiekszy od wartosci napiecia baza-emiter UBE tranzystora ogranicza¬ jacego, co w konsekwencji prowadzi do odetkania tego tranzystora i ograniczenia pradu wyjscio¬ wego. Redukcja pradu wyjsciowego, przy zwarciu wyjscia stabilizatora, dokonywana jest przez wprowadzenie do ukladu zespolu rezystorów i odpowiednie dolaczenie do niego tranzystora ograniczajacego.Celem niniejszego rozwiazania jest opracowanie stabilizatora napiecia z ukladem do ograni¬ czania i redukcji pradu wyjsciowego przy przeciazeniu. Cel ten zostal osiagniety przez to, ze wedlug wynalazku zawiera tranzystor regulacyjny wlaczony w szereg z obciazeniem oraz dwa równolegle obwody sterowania tego tranzystora, z których pierwszy obwód ograniczania pradu wyjsciowego sklada sie z tranzystor ograniczajacego, którego emiter poprzez rezystor . jest polaczony z napie¬ ciem wyjsciowym regulatora napiecia, baza jest polaczona z napieciem odniesienia, natomiast kolektor tranzystora ograniczajacego jest polaczony z baza tranzystora regulacyjnego, drugi obwód równolegly stanowiacy obwód redukcji pradu wyjsciowego zawiera tranzystor redukcyjny oraz podwójny tranzystor wykonany w jednej strukturze pólprzewodnikowej, przy czym emiter tranzystora redukcyjnego poprzez rezystorjest polaczony z kolektorem tranzystora regulacyjnego, którego baza zablokowana rezystorem do emitera jest polaczona zjednym kolektoremtranzystora podwójnego, natomiast bazy tranzystora podwójnego sa polaczone ze soba, z drugim kolektorem tranzystora podwójnego oraz z kolektorem tranzystora redukcyjnego, przy czym emitery tranzy¬ stora podwójnego sa polaczone ze soba, z emiterem tranzystora regulacyjnego oraz nieuziemionym zaciskiem wejsciowym zasilacza.2 127318 /*lf:la tego wynalazku jest obnizenie minimalnej róznicy napiec miedzy wejsciem i wyjsciem stabilizatora, przy czym róznica ta jest mniejsza o okolo 0,6V w porównaniu z klasycznym ukladem z ograniczeniem pradu wyjsciowego, a o kilka woltów nizsza niz w ukladach z redukcja pradu wyjsciowego. Dodatkowa zaleta, w porównaniu ze znanymi ukladami, uklad wedlug wyna¬ lazku odznacza sie nieograniczona wartoscia stopnia redukcji pradu wyjsciowego. W ukladzie wedlug wynalazku poprzez zmiane wartosci rezystorów w obwodach sterowania tranzystora regulacyjnego, zmiania sie zarówno maksymalny prad wyjsciowy jak i stopien redukcji pradu zwarciai bez wplywu na wartosc róznicy napiecia miedzy wejsciem i wyjsciem stabilizatora.Stopien redukcji pradu zwarcia moze byc dowolny w skrajnym ustawieniu moze prowadzic do wylaczenia stabilizatora w przypadku przekroczenia maksymalnego pradu wyjsciowego.Przedmiot wynalazku zostanie opisany w oparciu o rysunek przedstawiajacy schemat ideowy.Uklad sklada sie ze znanego regulatora napiecia RN, tranzystora regulacyjnego T2 oraz dwóch równoleglych obwodów sterowania tranzystora regulacyjnego T2. Pierwszy obwód sterowania stanowi obwód ograniczania pradu wyjsciowego, a drugi — obwód redukcji pradu wyjsciowego.Tranzystor regulacyjny T2 o przewodnictwie n-p-n pracuje jako wzmacniacz napieciowy wlaczony w szereg z obciazeniem. Emiter i baza tranzystora regulacyjnego T2 sa polaczone poprzez rezystor R4. Obwód ograniczania pradu wyjsciowego stanowi tranzystor ograniczajacy p-n-p, którego kolektor jest polaczony z baza tranzystora regulacyjnego T2. Emiter tranzystora ograniczajacego Tl poprzez rezystor R3 jest polaczony z zaciskiem wyjsciowym regulatora napiecia RN, na którym napiecie wynosi -Ul. Baza tranzystora ograniczajacego Tl jest polaczona z jednym biegunem zródla odniesienia U od. Drugi biegun tego zródla jest polaczony ze wspólnym punktem — z masa ukladu. Baza tranzystora ograniczajacego Tl jest ponadto polaczona z baza tranzystora redukcyj¬ nego T3, stanowiacego element drugiego obwodu sterowania, obwodu redukcji pradu wyjscio¬ wego. Emiter tranzystora redukcyjnego T3 jest polaczony poprzez rezystor R5 z zaciskiem wyjsciowym zasilacza; kolektor tranzystora redukcyjnego T3 jest polaczony z bazami podwójnego tranzystora T4 i T5 oraz z jednym kolektorem tranzystora podwójnego T4. Natomiast emiter tranzystora regulacyjnego T2jest polaczony z zaciskiem wejsciowym zasilacza, a baza z kolektorem tranzystora ograniczajacego Tl, który jest dodatkowo polaczony z kolektorem tranzystora T5.Emitery tranzystora podwójnego T4 i T5 polaczone sa z emiterem tranzystora regulacyjnego T2.Dzialanie ukladu wedlug wynalazku jest nastepujace: prad pobierany z zasilacza równy jest pradowi kolektora tranzystora regulacyjnego T2 (oznaczony jako I CT2), gdyz prad pobierany przez równolegle obwody sterowania tranzystora regulacyjnego T2 jest znikomo maly w porówna¬ niu z pradem I CT2 i dlatego mozna go zaniedbac. Zaleznosc pradu ICT2 od bazy i od wspólczyn¬ nika p tranzystora T2 mozna przedstawic jako: I CT2 = h 21ET2XI 0T2 W zakresie, w którym w stabilizatorze nie wystepuja ani ograniczenie ani redukcja pradu wyjscio¬ wego, tranzystor redukcyjny T3 jest zatkany; Pociaga to za soba zatkanie tranzystorów T4 i T5.Zatkanie tranzystora redukcyjnego T3 wystepuje przy napieciu odniesienia okreslanym jako: Uod$U wy + U BET3 min gdzie U BET3 min jest to wartosc napiecia baza-emiter tranzystora redukcyjnego T3, przy którym prad kolektora tego tranzystora spada do zera. Prad bazy tranzystora regulacyjnego T2 mozna okreslic jako: I BT2= ICT1—I CT5 —IR4 przy czym prad kolektora tranzystora ograniczajacego Tl okresla zaleznosc pomiedzy róznica wartosci napiecia odniesienia U od, napiecia wyjsciowego regulatora napiecia Ul, napiecia bazy- emiter tranzystora ograniczajacego Tl U BET1 oraz wartoscia R3 I CT1 = U od — Ul — U BET1 R3127318 poniewaz w zakresie stabilizacji napiecia, tranzystoryT4 i T5 sa zatkane; I CT4 = O i I CT5 = 0, IB4 - U BET2 R4 stad po podstawieniu prad bazy tranzystora regulacyjnego wynosi: U od — Ul — U BET1 U BET2 I BET2= — R3 R4 Natomiast prad kolektora tranzystora regulacyjnego T2 U od — Ul — U BET1 U BET2 ICT2=h21ET2/ — R3 R4 Ze wzrostem obciazenia stabilizatora,wskutek uzaleznienia napiecia wyjsciowego regulatora RN Ul od obciazenia, rosnie pierwszy sklad róznicy w wyrazeniu na prad I CT2. Po osiagnieciu minimalnej wartosci napiecia Ul prad wyjsciowy zasilacza osiaga wartosc maksymalna i przestaje rosnac, ze wzgledu na ustabilizowanie sie obu skladników róznicy.W miare zwiekszania obciazenia stabilizatora ponad maksymalny prad wyjsciowy napiecie wyjsciowe U wy maleje. Doprowadza to w koncu do nie spelnienia warunku: Uod^Uwy + U BET3 min przy którym tranzystor T3 byl zatkany, a prady I CT4 i ICT5 byly równe zero. Pojawia sie zatem prad I CT4 okreslony jako: I CT4 = U od — U wy — U BET3 R5 Prad ten rosnie w miare dalszego obciazenia zasilacza, a wiec dalszego spadku napiecia wyjscio¬ wego U wy. Jezeli tranzystory T5 i T4, dzieki na przyklad wykonaniu ich w sposób identyczny, na wspólnej plytce pólprzewodnikowej, maja identyczne parametry, to uwzgledniajac, ze napiecie kolektor-emiter ma pomijalny wplyw na wartosc pradu kolektora, mozna przyjac, ze prady kolektorowe obu tranzystorów sa równe: I CT4 = I CT5 a zatem j CT5 = U od — U wy — U BET3 R5 przy czym prad ten rosnie ze wzrostem obciazenia zasilacza, gdyz maleje napiecie U wy. Prad bazy szeregowego tranyzystora regulacyjnego T2 wynosi: I BT2 = I CT1 — I R4 — I CT5 = U od — Ul — U BET1 U BET2 U od — U wy — U BET3 R3 R4 R5 Stad po podstawieniu prad pobierany z zasilacza przy wzroscie obciazenia wynosi: U od — Ul — U BET1 U BET2 U od — U wy — U BET3 ICT2 = h21ET2/_ R3 R4 R5 Pierwszy skladnik powyzszego wyrazenia ma wplyw na maksymalny prad wyjsciowy zasilacza, a ostatni — na stopien redukcji pradu wyjsciowego. Przy bardzo duzej wartosci rezystora R5 w stabilizatorze moze wystepowac minimalny efekt redukcji pradu wyjsciowego a przy malej wartosci rezystora R5, efekt calkowitego zaniku pradu wyjsciowego przy zwarciu wyjscia stabilizatora.4 127 318 Zastrzezenie patentowe Uklad do ograniczania i redukcji pradu wyjsciowego szeregowego stabilizatora napiecia wspólpracujacego z regulatorem napiecia, znamienny tym, ze zawiera tranzystor regulacyjny (T2) wlaczony w szereg z obciazeniem oraz dwa równolegle obwody sterowania tego tranzystora, z których pierwszy obwód ograniczania pradu wyjsciowego sklada sie z tranzystora ograniczajacego (Tl), którego emiter poprzez rezystor (R3)jest polaczony z napieciem wyjsciowym (-U1) regulatora napiecia (RN), baza jest polaczona z napieciem odniesienia (U od), natomiast kolektor tranzystora ograniczajacego (Tl) jest polaczony z baza tranzystora regulacyjnego (T2), drugi obwód równo¬ legly stanowiacy obwód redukcji pradu wyjsciowego zawiera tranzystor redukcyjny (T3) oraz podwójny tranzystor (T4 i T5) wykonany w jednej strukturze pólprzewodnikowej, przy czym emiter tranzystora redukcyjnego (T3) poprzez rezystor (R5) jest polaczony z kolektorem tranzystora regulacyjnego (T2), którego baza zablokowana rezystorem (R4) do emitera jest polaczona z kolektorem tranzystora (T5), natomiast baza tranzystora (T5) jest polaczona z baza tranzystora (T4), z kolektorem tranzystora (T4) oraz z kolektorem tranzystora redukcyjnego (T3), przy czym emitery tranzystora podwójnego (T4 i T5) sa polaczone ze soba, z emiterem tranzystora regulacyj¬ nego (T2) oraz z nieuziemionym zaciskiem wejsciowym zasilacza. &Uod U* UBET3* )T1 * JCT4 r ~ i i \zcTi w4rrT5 ]JCT3\jR4 J?4 JCT1 JBT2 Ul X l l^pffi Ti JCT2 Uwy Pracownia Poligraficzna UP PRL. Naklad 100 egz.Cena 100 zl PL