Przedmiotem wynalazku jest uklad programowania mikrokomputera w jezyku interpretacyjnym majacy zastosowanie w hierarchicznych systemach sterowania cyfrowego w elektronicznej automatyce.Stan techniki. Znany jest z Biuletynu Technicznego „Mera" nr 12/77 mikrokomputer zawierajacy mikro¬ procesor polaczony z generatorem zegara i ukladem sterujacym, ukladem dekodera rodzaju wspólpracy i z ukla¬ dem buforów adresowych lub dekodera, przy czym mikroprocesor wraz z wymienionymi ukladami tworzy modul centralny w konstrukcji ukladu mikrokomputera.Uklad mikrokomputera jest ponadto zaopatrzony w szyne danych, szyne sterowania i szyne adresowa, do których odpowiednio sa dolaczone pamieci stale (ROM), pamieci zapis — odczyt (RAM), uklad przerwan prio¬ rytetowych, uklad interface dla urzadzen peryferyjnych oraz uklad interface komunikacyjnego. Mikroprocesor zas jest dolaczony do szyny danych i szyny sterowania poprzez uklad dekodera rodzaju wspólpracy, a do szyny adresowej jest dolaczony poprzez uklady buforów adresowych lub dekodera. Ponadto mikroprocesor jest pola¬ czony z ukladem przerwan priorytetowych. Mikroprocesor wykonuje program zapisany w jezyku wewnetrznym maszyny, wktórym rozkazy i dane sa kodowane binarnie.Wedlug publikacji Boniecki R. „Systemy mikroprocesorowe i mikrokomputery". Biuletyn Techniczny „Mera" nr 2, 4/77, projektowanie konfiguracji sprzetu, a szczególnie oprogramowanie systemu mikrokomputero¬ wego moze byc wspomagane przez systemy projektowania. Oprogramowanie systemu projektowania (które zwykle zawiera takie programy jak edytor, assembler, kompilator ladujacy, symulujacy i uruchamiajacy) pozwa¬ la na podstawie programu zródlowego przygotowac binarny program uzytkowy dla systemu mikrokomputero¬ wego.W przypadku gdy system projektowania nie jest uzywany, binarny program uzytkowy musi byc przygoto¬ wany przez projektanta. Znane sa równiez programowane kalkulatory i komputery stolowe, programowane w jezykach wyzszego poziomu, w których stosowane sa zintegrowane mikroprocesory. Zewnetrzne urzadzenia wejscia—wyjscia sa dolaczone do magistrali urzadzen, wejscia—wyjscia przez karty interface. Program zapisany w postaci alfanumerycznej jest interpretowany i wykonywany programowo.2 122006 Programowany kalkulator 9825A firmy Hewlett Packard posiada dwie magistrale danych, magistrale pamie¬ ci i magistrale urzadzen wejscia-wyjscia rozdzielone specjalnym zintegrowanym mikroprocesorem, który inter¬ pretuje program oraz organizuje transmisje danych.Tej samej firmy komputer stolowy 9845A posiada dwa specjalne mikroprocesory zintegrowane, z których jeden LPU interpretuje i wykonuje przechowywany w pamieci zapis - odczyt, program w jezyku BASIC, a drugi PPU odpowiada za zarzadzenie wewnetrznymi i zewnetrznymi urzadzeniami peryferyjnymi oraz steruje praca calego komputera.Obydwa mikroprocesory maja dostep do-pamieci w trybie multipleksewym. Pamiec zorganizowana w czte¬ ry bloki posiada obszary adresowe o okreslonym, stalym przeznaczeniu.Istota wynalazku. W ukladzie wedlug wynalazku zintegrowany mikroprocesor o stalej liscie rozkazów jest polaczony z magistrala adresowa i z ukladem sterowania transmisja, a poprzez dwukierunkowa bramka danych i magistrala danych z druga dwukierunkowa bramka danych, natomiast priorytetowy uklad przerwan blok pa¬ mieci centralnego modulu sa z jednej strony polaczone z magistrala danych modulu centralnego, z kolei zas do tej magistrali danych jest dolaczony interpreter programu polaczony z magistrala sygnalów przerywajacych i do , tej magistrali jest dolaczony priorytetowy uklad przerwan, podczas gdy uklad sterujacy modulem centralnym jest polaczony z magistrala adresowa, a wejscie interpretera programu jest polaczone z druga dwukierunkowa bramka danych i z magistrala danych, zas uklad sterowanie transmisji modulu centralnego jest polaczony z magi¬ strala sterowania transmisji danych. W odniesieniu do znanego stanu techniki zastosowanie w ukladzie wedlug wynalazku interpretera programu ma ten korzystny skutek, ze program mikrokomputera jest zapisywany w jezyku interpretacyjnym wyzszego poziomu, w którym znaczenie poszczególnych instrukcji moze byc dowol¬ nie zmieniane przez wymiane biblioteki podprogramów. Przez zmiane podprogramów jest zmieniana równiez reakcja mikrokomputera na przerwanie i w ten sposób dostosowane do modulów funkcjonalnych.Zastosowanie interpretacyjnego jezyka programowania wyzszego poziomu daje mozliwosc przygotowania i zapisu programu w postaci znaków alfanumerycznych czytelnych dla programisty i operatora, co wyróznia go sposród innych mikrokomputerów, szczególnie zas w zakresie przygotowania i uruchomienia programów oraz w zakresie ich zapisywania i odczytywania, a takze w oszczednym wykorzystaniu pamieci na programy tluma¬ czace.Objasnienie rysunku. Przedmiot wynalazku jest uwidoczniony w przykladzie wykonania na rysunku przed¬ stawiajacym schemat blokowy ukladu.Przyklad realizacji wynalazku. Uklad mikrokomputera wjezyku interpretacyjnym jest zaopatrzony w ma¬ gistrale adresowa 1, w magistrale sterowania transmisja danych 2, w magistrale danych 3 oraz w magistrale sygnalów przerywajacych 4. Do tych magistrali jest odpowiednio dolaczony modul centralny 5 zawierajacy zintegrowany mikroprocesor 6 o stalej liscie rozkazów. Z modulem centralnym 5 i odpowiednio z magistralami 1-4 jest polaczony modul komunikacji 7 z operatorem, zawierajacy techniczny pulpit 8, gniazda drukarki 9 i klawiatury alfanumerycznej 10 oraz tworzace uzytkowa konfiguracje mikrokomputera moduly pamieci progra¬ mu 11 i funkcjonalne moduly wejscia-wyjscia 12, zapewniajace sprzezenie mikrokomputera z systemami nad¬ rzednymi i podrzednymi oraz poprzez magistrale interface 13 z dodatkowymi urzadzeniami peryferyjnymi.W centralnym module 5 mikroprocesor 6 jest polaczony z adresowa magistrala 1 i z ukladem sterowania transmi¬ sja 14, a poprzez dwukierunkowa bramke danych 15 i magistrala danych 16 z druga dwukierunkowa bramka danych 17.Natomiast priorytetowy uklad przerwan 18, blok pamieci 19 centralnego modulu 5 z jednej strony pola¬ czone sa z magistrala adresowa 1, a z drugiej z ukladem sterowania transmisja 14 i z magistrala danych 16 central¬ nego modulu 5.Do magistrali danych 16 jest dolaczony interpreter programu 20 polaczony z magistrala sygnalów przery¬ wajacych 4, do której jest dolaczony priorytetowy uklad przerwan 18.Sterujacy uklad 21 centralnym modulem 5 jest polaczony z adresowa magistrala 1 i z blokiem pamieci 19, zas wejscie 22 interpretera programu 20 jest polaczone z druga dwukierunkowa bramka danych 17 i z magistrala danych 3, zas uklad sterowania transmisji 14 centralnego modulu 5 dolaczony do magistrali sterowania transmi¬ sji danych 4.Dzialanie ukladu. W ukladzie mikrokomputera zintegrowany mikroprocesor 6 o stalej liscie rozkazów realizuje podprogramy biblioteczne, takie jak organizacyjny, obslugi przerwan i wykonania instrukcji mikrokom¬ putera. Priorytetowy uklad przerwan 18 centralnego modulu 5 przyjmuje sygnaly przerywajace z interpretera programu 20, modulu komunikacji z operatorem 7, oraz funkcjonalnych modulów 12 mikrokomputera, ustala ich hierarchie przy równoczesnym wystapieniu i uczestniczy w wywolaniu podprogramów bibliotecznych obslu¬ gi przerwan.122006 3 Blok pamieci 19 posiada obszary pamieci stalej 23 i pamieci zmiennej 24. Moze byc adresowanie przez adresowa magistrale 1 mikrokomputera albo przez sterujacy uklad 21 centralnego modulu 5. W pamieci stalej 23, z której korzysta mikroprocesor 6. sa przechowywane podprogramy biblioteczne, organizacyjny, obslugi przerwan i wykonanie instrukcji mikrokomputera zapisane w jezyku mikroprocesora 6. Pamiec zmienna 24 jest wykorzystywana przez mikroprocesor 6 i interpreter programu 20 do przechowywania informacji w czasie wyko¬ nywania programu mikrokomputera.Interpreter programu 20, którego wejscie 22 jest dolaczone do magistrali danych 3 bada sekwencje znaków programu, rozpoznajac nazwy instrukcji mikrokomputera wystepujace w programie w postaci sekwencji liter rozpoznawanych przez interpreter programu 20. Z binarnego kodu liter nazwy instrukcji tworzy sie adres posred¬ ni, na podstawie którego odnajduje sie w tablicy adresów efektywnych adres wlasciwego podprogramu biblio¬ tecznego wykonania instrukcji przez mikroprocesor 6.W jezyku mikrokomputera wystepuja instrukcje, których argumentami sa stale i zmienne, a takze instruk¬ cje bezargumentowe. Stalymi sa liczby naturalne nie wieksze niz 255 zapisywane w notacji dziesietnej. Zmienny¬ mi sa oznaczane symbolicznie literami adresy efektywne w modulach pamieci 11.Sygnal przerwania generowany przez interpreter programu 20 po skompletowaniu informacji o nazwie i argumencie instrukcji* wywoluje podprogram biblioteczny wykonywanie instrukcji, a po wystapieniu bledu skladniowego w programie wywoluje podprogram sygnalizacji bledu. Rozróznienie przyczyny przerwania i in¬ formacji o argumentach instrukcji nastepuje na podstawie bajtu statusowego interpretera programu 20, pobiera¬ nego przez biblioteczny podprogram obslugi przerwania.Zintegrowany mikroprocesor 6 realizuje podprogramy biblioteczne wykonania instrukcji sterujacych, do¬ starczajacych informacji o zródle programu, sposobie wykorzystania i wykonania programu oraz o dzialaniu mikrokomputera, instrukcji podstawienia pozwalajacych na deklarowanie zmiennych, specyfikowanie parame¬ trów formatu transmisji danych, wpisanie wartosci stalej lub wyrazenia w miejsce pamieci okreslone zmienna, instrukcji sprawdzania warunków i warunkowego wykonywania instrukcji, instrukcji transmisji danych. Magistra¬ la sterowania transmisja danych 2 sluzy do przesylania sygnalów synchronizacji transmisji zgodnie ze specyfika¬ cja mikroprocesora 6, a takze do adresowania modulu komunikacji 7, modulów pamieci 11 i funkcjonalnych modulów 12.Dzieki temu centralny modul 5 moze wymieniac dane w postaci ciagu bajtów po zaadresowaniu odpowied¬ niego modulu sygnalem przeslanym magistrala 2, natomiast mikroprocesor 6 modulu centralnego 5 moze wymieniac dane w postaci pojedynczych bajtów po zaadresowaniu odpowiedniego ukladu sygnalem przesyla¬ nym adresowa magistrala 1.Zastrzezenie patentowe Uklad mikrokomputera w jezyku interpretacyjnym, zaopatrzony w magistrale adresowa, w magistrale ste¬ rowania transmisja danych, w magistrale danych, oraz w magistrale sygnalów przerywajacych do których jest dolaczony centralny modul zawierajacy zintegrowany mikroprocesor o stalej liscie rozkazów, przy czym z cen¬ tralnym modulem i z wymienionymi magistralami jest polaczone odpowiednio modul komunikacji z operatorem oraz tworzace uzytkowa konfiguracje mikrokomputera moduly pamieci programu i funkcjonalne moduly wej¬ scia-wyjscia zapewniajace sprzezenie mikrokomputera z systemami nadrzednymi i podrzednymi oraz poprzez magistrale interface z dodatkowymi urzadzeniami peryferyjnymi, znamienny tym, ze zintegrowany mi¬ kroprocesor (6) jest polaczony z magistrala adresowa (1) i z ukladem sterowania transmisja (14), a poprzez dwukierunkowa bramke danych (15) i magistrale danych (16) z druga dwukierunkowa bramka danych (17), natomiast priorytetowy uklad przerwan (18), blok pamieci (19) centralnego modulu (5) sa z jednej strony polaczone z magistrala adresowa (1), a z drugiej z ukladem sterowania transmisja (14) i z magistrala danych (3) modulu centralnego (5), z kolei zas do magistrali (16) danych jest dolaczony interpreter programu (20) polaczo¬ ny z magistrala sygnalów przerywajacych (4) ido tej magistrali jest dolaczony priorytetowy uklad przerwan (18), podczas gdy sterujacy uklad (21) modulem centralnym (5) jest polaczony z magistrala adresowa (1) i blokiem pamieci (10), a wejscie (22) interpretera programu (20) jest polaczone z druga dwukierunkowa bramka danych (17) i z magistrala danych (3) zas uklad sterowania transmisji (14) modulu centralnego (5) jest polaczo¬ ny z magistrala sterowania transmisji danych (2).122 006 6 19 18 23 ~24 15 16 21 20 14 17 22 9 J_l 1 ,10 i r i ,- 1 L "I 1 » - 13 M fi ' I 11 ' ' 12 I £j i X11 i 12 i \3 Pracownia Poligraficzni UP PRL. Naklad 100 cgz.Cena 100 zl PL