PL117731B2 - Apparatus for indicating logic states and pulses in digital systemskh sistemakh - Google Patents
Apparatus for indicating logic states and pulses in digital systemskh sistemakh Download PDFInfo
- Publication number
- PL117731B2 PL117731B2 PL21688379A PL21688379A PL117731B2 PL 117731 B2 PL117731 B2 PL 117731B2 PL 21688379 A PL21688379 A PL 21688379A PL 21688379 A PL21688379 A PL 21688379A PL 117731 B2 PL117731 B2 PL 117731B2
- Authority
- PL
- Poland
- Prior art keywords
- voltage
- pulses
- digital
- logic states
- systemskh
- Prior art date
Links
- 230000011664 signaling Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 2
- 238000011156 evaluation Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Description
Przedmiotem wynalazku jest indykator stanów logicznych i impulsów w ukladach cyfrowych, wykona¬ nych technika TTL lub inna o tych samych poziomach napiec odpowiadajacych stanom Togicznym. W praktyce laboratoryjnej i przemyslowej przy uruchamianiu i naprawie urzadzen cyfrowvch zachodzi potrzeba indykacji stanów logicznych i impulsów w poszczególnych punktach sieci logicznej.W znanych rozwiazaniach indykatorów sygnalizacja stanów logicznych odbywa sie za pomoca zarówek lub diod elektroluminescencyjnych zalaczonych za posrednictwem prostego wzmacniacza sygnalu wejscio¬ wego, a indykacja impulsu za pomoca oddzielnej zarówki zalaczonej za posrednictwem przerzutnika, reagujacego na zmiane sygnalu wejsciowego. Taki sposób indykacji impulsów i stanów logicznych nie pozwala na pelna ocene przebiegów logicznych w badanym ukladzie.Celem wynalazku jest zwiekszenie informacji o zmianach stanów logicznych w ukladach cyfrowych i uproszczenie sposobu sygnalizacji stanów logicznych i ich zmian.Ten cel osiagnieto w ten sposób, ze na wejsciu indykatora stanów logicznych zastosowano dyskr\ mina- tor napiecia o progach dyskryminacji zgodnych z wartosciami progowymi przyjetymi dla ukladów TTL, z wyjsc którego sygnal za posrednictwem znanych ukladów wydluzania impulsów steruje dwoma sygnalizato¬ rami optycznymi.Dyskryminacja poziomów napiecia wejsciowego odbywa sie przez porównanie tego napiecia z napie¬ ciem progu przelaczania bramki TTL, które wynosi w normalnych warunkach okolo 1,4 V. Wtórniki wejsciowe z tranzystorami Ti i T2 i rezystorami Ri i R2 oprócz zwiekszenia impedancji wejsciowej zapewniaja przesuniecie poziomu napiecia wejsciowego o okolo 0,6 V t.zn. o wartosc napiecia Ube tranzystora krzemo¬ wego pracujacego w stanie aktywnym. Wypadkowe wartosci napiec progów dyskryminacji wynosza Uh= 1,4 + 0,6= 2,0 V oraz Ul= 1,4-0,6 = okolo 0,8 V i sa zgodnie z wartosciami progowymi stanów L i H przyjetymi dla ukladów logicznych TTL. Znany uklad przedluzania krótkich impulsów zlozony z elementów B2 do B5, R3 do R{ i Ci, C2 o minimalnym czasie impulsu wyjsciowego rmin =0,1 -s-0,3s, przenosi stala wartosc poziomu logicznego oraz wydluza impulsy o czasie mniejszym o rmin w celu umozliwienia ich obserwacji na sygnalizatorze. Uklad wedlug wynalazku zasilany jest z zasilacza urzadzenia badanego i jest zabezpieczony przed odwróceniem biegunowosci napiecia zasilajacego. Zabezpieczenie jest realizowane na tranzystorze T3, który w przypadku poprawnej biegunowosci napiecia zasilajacego znajduje sie w stanie nasycenia, a przy odwróceniu biegunowosci napiecia zasilajacego znajduje sie w stanie odciecia. Takie rozwiazanie zabezpieczenia zapewnia minimalny spadek napiecia zasilajacego uklad indykatora, równy napieciu nasycenia tranzystora, znacznie mniejszy niz spadek napiecia na powszechnie stosowanej dla zabezpieczenia przed odwróceniem biegunowosci napiecia zasilania diody wlaczonej szeregowo w obwodzie zasilania.2 117 731 Indykator stanów logicznych i impulsów wedlug wynalazku umozliwia indykacje. nastepujacych prze¬ biegów logicznych w cyfrowych ukladach TTL: stanu niskiego (U*r^0 V), stanu wvsokicgo (U*,^2.0 V) impulsu niskiego, impulsu wysokiego, oraz ciagu impulsów.Zastrzezeni patentowe 1. Indykator tanóv\ logicznych i impulsów w ukladach cyfrowych TTL poM^Jaj^o dyskryminator napiecia, znamienny tym, ze dyskryminacji napiecia wejsciowego dokonuje sic. prze/ przesuniecie poziomu tego napiecia o wartosc U be napiecia tranzystora krzemowego (Ti i T2) i porównania z napieciem progowym typowego elementu TTL (Bi i B2), a sygnaly wyjsciowe dyskryminatora steruja za posrednictwem obw odów znanych ukladów wydluzania impulsów sygnalizatorami optycznymi (Li i L2). 2. Indykator wedlug zastrz. 1, znamienny tym, ze do zabezpieczenia ukladu przed skutkami odwrócenia biegunowosci napiecia zasilania zastosowano wlaczony szeregowo w obwód zasilania tranzystor(Tj). wcascjE Q Wtórnik L Uktcd wydluza¬ nia impulsów nia impuUo^j /s?i L 7 \& * sygnaLl^ato/Lj optuczne < 1 u* fig.1. fig. 2.Prac. Poligraf. UP PRL. Naklad 120 egz.Cena 100 zl PL
Claims (2)
- Zastrzezeni patentowe 1. Indykator tanóv\ logicznych i impulsów w ukladach cyfrowych TTL poM^Jaj^o dyskryminator napiecia, znamienny tym, ze dyskryminacji napiecia wejsciowego dokonuje sic. prze/ przesuniecie poziomu tego napiecia o wartosc U be napiecia tranzystora krzemowego (Ti i T2) i porównania z napieciem progowym typowego elementu TTL (Bi i B2), a sygnaly wyjsciowe dyskryminatora steruja za posrednictwem obw odów znanych ukladów wydluzania impulsów sygnalizatorami optycznymi (Li i L2). 2. Indykator wedlug zastrz. 1, znamienny tym, ze do zabezpieczenia ukladu przed skutkami odwrócenia biegunowosci napiecia zasilania zastosowano wlaczony szeregowo w obwód zasilania tranzystor(Tj). wcascjE Q Wtórnik L Uktcd wydluza¬ nia impulsów nia impuUo^j /s?i L 7 \& * sygnaLl^ato/Lj optuczne < 1 u* fig.1. fig.
- 2. Prac. Poligraf. UP PRL. Naklad 120 egz. Cena 100 zl PL
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL21688379A PL117731B2 (en) | 1979-07-04 | 1979-07-04 | Apparatus for indicating logic states and pulses in digital systemskh sistemakh |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL21688379A PL117731B2 (en) | 1979-07-04 | 1979-07-04 | Apparatus for indicating logic states and pulses in digital systemskh sistemakh |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| PL216883A2 PL216883A2 (pl) | 1980-01-28 |
| PL117731B2 true PL117731B2 (en) | 1981-08-31 |
Family
ID=19997291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL21688379A PL117731B2 (en) | 1979-07-04 | 1979-07-04 | Apparatus for indicating logic states and pulses in digital systemskh sistemakh |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL117731B2 (pl) |
-
1979
- 1979-07-04 PL PL21688379A patent/PL117731B2/pl unknown
Also Published As
| Publication number | Publication date |
|---|---|
| PL216883A2 (pl) | 1980-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900005229B1 (ko) | 중재 회로 | |
| ES2067001T3 (es) | Interfaz de linea para una red de transmision de informaciones. | |
| US3838339A (en) | Logic test probe and indicator circuit | |
| US3849726A (en) | Universal programmable digital testing interface line | |
| GB1506675A (en) | Circuit arrangement for evaluating signals from a testing device | |
| US5014050A (en) | Electronic interrogation circuits | |
| US5198708A (en) | Transition detection circuit | |
| PL117731B2 (en) | Apparatus for indicating logic states and pulses in digital systemskh sistemakh | |
| GB2157104A (en) | Monitoring device for drive amplifiers | |
| GB1335856A (en) | Electronic memory with fault detection | |
| ATE81571T1 (de) | Schaltungsanordnung zur abtastung eines ternaeren signales. | |
| US3233119A (en) | Pulse sensing circuit for bipolarity signals utilizing a tunnel diode | |
| EP0616224A3 (en) | Semiconductor device and baking process therefor. | |
| SU1113756A1 (ru) | Устройство дл контрол логических состо ний цифровых схем | |
| SU1504808A1 (ru) | Устройство для формирования двухполярного телеграфного сигнала | |
| SU658758A1 (ru) | Устройство обнаружени ошибок при приеме псевдотроичного сигнала | |
| GB1263568A (en) | Crossing conductor matrices | |
| SU1439650A1 (ru) | Устройство дл приема информации | |
| SU734625A1 (ru) | Устройство дл проверки логических блоков | |
| SU1621144A1 (ru) | Оптоэлектронный генератор импульсов | |
| SU974600A2 (ru) | Цифровой частотный детектор | |
| SU1649549A1 (ru) | Выходной блок генератора тестов | |
| KR870003647Y1 (ko) | 디지탈 논리 검사장치 | |
| SU922865A1 (ru) | Запоминающее устройство1 | |
| CS264805B1 (en) | Pulse catcher bos |