Przedmiotem wynalazku jest uklad przetwornika logarytmicznego przeznaczonego do zastosowania w cyfrowo-analogowej technice obróbki sygnalów, zwlaszcza w ukladach obróbki sygnalów radioloka¬ cyjnych oraz# w miernictwie elektronicznym.Znane cyfrowe przetworniki logarytmiczne skla¬ daja sie z ukladu decyzyjnego, ukladu mnozenia binarnego i ukladu skladania sygnalów (patrz pa¬ tent PRL nr 83i774). Sygnaly wejsciowe i wyjscio¬ we tych przetworników -sa cyfrowe w równoleglym kodzie binarnym.Przez polaczenie znanych cyfrowych przetworni¬ ków logartymicznych z ogólnie znanymi cyfrowo- -analogowymi konwerterami mozna utworzyc cyf- rowo-analogowy przetwornik logarytmiczny. Jed¬ nakze uklad taki, zlozony z cyfrowego przetworni¬ ka logarytmicznego i cyfrowo-analogowego kon¬ wertera posiada dwie podstawowe wady: jest on rozbudowany o zbedny uklad cyfrowego skladania sygnalów, a sygnal wyjsciowy jest tylko przyblize¬ niem logarytmu sygnalu wejsciowego na skutek aproksymacji charakterystyki amplitudowej odcin¬ kami prostych.Celem wynalazku jest stworzenie z mozliwie ma¬ lej ilosci elementów ukladu elektronicznego, na którego wyjsciu wartosc napiecia jest proporcjo¬ nalna do wartosci logarytmu cyfrowego sygnalu wejsciowego przedstawionego w równoleglym ko¬ dzie binarnym.Cel ten osiagnieto przez opracowanie wynalazku, 10 15 20 25 30 którego istota jest cyfrowo-analogowy przetwornik logartymiczny zbudowany z matrycy cyfrowej i wazonego cyfrowo-analogowego konwertera.(Przedmiot wynalazku jest blizej objasniony na przykladzie wykonania uwidocznionym na rysun¬ ku, na którym fig. 1 przedstawia uproszczony sche¬ mat blokowy czterobitowego logarytmicznego prze¬ twornika cyfrowo-analogowego, natomiast fig. 2 — tabele przejscia objasniajaca dzialanie tego prze¬ twornika.Jak pokazano na figurze 1 wejscia przetwornika I, 2, 3, 4 sa zarazem wejsciami matrycy M, której wyjscia 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, sa polaczone z odpowiednimi wejsciami sterujacymi 15, 16, 17, 18, 19, 20, 21, 22, 23 i 24 wazonych zródel prado¬ wych A, B, C, D, E, F, G, H, K, L konwertera cyfrowo-analogowego P. Wyjscia 25, 26, 27, 28, 29, 30, 31, 32, 33, 34 waztfnych zródel pradowych sa polaczone z wyjsciem przetwornika WY.Zasade dzialania przetwornika objasniono dla przykladowej liczby a02e + a^1 + a222 + a82», której wspólczynniki a0, ai, a2, a8 moga byc zerami lub jedynkami, podanej na wejscia 1, 2, ?, 4, prze¬ twornika, które sa równoczesnie wejsciami matry¬ cy cyfrowej M. Zaleznie od tego, które ze wspól¬ czynników a0, ai, a2, a8 sa zerami, a które jedyn¬ kami, na poszczególnych wyjsciach 5, "6, 7, 8, 9, 10, II, 12, 13, 14 matrycy M, tym samym na wejsciach sterujacych 15, 16, 17, 18, 19, 20, 21, 22, 23 wazone¬ go cyfrowo-analogowego konwertera P pojawia sie 116 019116 019 jedynki lub zera. Zera na wejsciach sterujacych 15, 16, 17, 18, 19, 20, 21, 22, 23, 24 zródel prado¬ wych A, B, C, D, E, F, G, H, K, L, blokuja te zródla, zas jedynki na wejsciach sterujacych wpro¬ wadzaja w stan przewodzenia zródla, dajac na wyjsciu WY sygnal analogOiwy proporcjonalny do logarytmu liczby wejsciowej.Sposób dzialania logarytmicznego przetwornika cyfrowo-analogowego podano blizej w tablicy przejsc uwidocznionej na figurze 2.Jezeli przykladowo wspólczynniki a , natomiast ai = a3 = 1, jak w kolumnach 2, 3, 4, 5 wiersza 11, to zgodnie z kolumnami 6, 7, 8 wiersza 11 na wejsciach 15, 16, 17 zródel pradowych A, B, ,jP .z_w_gLgami a ,sa jedynki. Jedynka jest takze na )vSjscKijIp zródla) pradowego E z waga 0,3l2a, to jest w kolumnie 10|,wiersza 11, natomiast na pozo¬ stalych wejsciach sferujacych 18, 20, 21, 22, 23, 24 zródel pradowych- D, F, G, H, K, L sa zeira jak w,.kolumnach 9, lt, 12, 13, 14, 15 wiersza 11 i zródla te sa wylaczone. W rezultacie dla liczby wejscio¬ wej 0,2° -f 1,2* + 0,2* + 1,23 = 21 + 23 wielkosc proporcjonalna do logarytmu tej liczby w kolum¬ nie 16 wiersza 11 wynosi 3,32a.Zastrzezenie patentowe 5 Uklad przetwornika logarytmicznego w sklad którego wchodzi przetwornik cyfrowo-analogowy, znamienny tym, ze sklada sie z cyfrowej matrycy (M) i wazonego przetwornika cyfrowo-analogowego io scia (1), (2), (3), (4) calosci ukladu przetwornika lo¬ garytmicznego sa wejsciami cyfrowej matrycy (M), której wyjscia (5), (6), (7), (8), (9), (10), (11), (12), (13) i (14) sa polaczone z wejsciami (15), (16), (17), 15 (18), (19), (20), (21), (22), (23), (24) wazonych zródel pradowych (A), (B), (C), (D), (E), (F), (G), (H), (K)„ (L) przetwornika cyfrowo-analogowego (P), nato¬ miast wyjscia (25), (26), (27), (28), (29), (30), (31), (32),. (33), (34) wspomnianych zródel pradowych polaczo- 20 ne sa z wyjsciem (WY) ukladu, przy czym wymie¬ niony wyzej uklad polaczen spelnia wymaganiaL danej tabeli przejsc.W£< \l Z*2' r ~ *? . 2 •— „a,2 , 3 •" .*# M 5 10,1/ 6 I0;1/ 7 10,1/ 8 M 9 10 11 12 IO;1/ 43 IO;1J U l°-1l p 15 16 . 17 18 19 20 21 22 23 24 A B C D £ F 6 H K L 25 0;* * 26 0;« 27 0; 28 0;0,17k 29 fc 0;0.32eC 30 0,046t£ 31 m 0;Ot59a: 32 m 0;0.7 33 0;0,8ic 34 0;0,91* ~l i WY L.FLg1116 019 1 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 2 | 3 | 4 | 5 Wagi bitów a^ 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 4 O*? 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 a,2' 0 0 1 1 0 0 1 1 0 0 1 1 0 0 4 1 a0r 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 \ 6 | 7 | 8 | 9 | 10 111 | 12 | 13 | 14 \ 15 We A OC 0 0 1 1 1 1 f1 1 1 1 1 1 1 1 4 1 B OC 0 0 0 0 inai c OL 0 0 0 0 0 0 0 0 1 1 1 1 4 1 1 1 ogo D 0.17* 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 ve 2 £ 0,32* 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 rrodi F 0,4&c 0 0 0 0 0 0 0 0 0 0 0 4 0 0 0 0 G Qtf<£ 0 0 0 4 0 0 1 0 0 0 0 0 4 0 0 0 ro,di H 0,7cc 0 0 0 0 0 0 0 0 0 0 0 0 0 i 0 0 DW(/C K Otfcc 0 0 0 0 0 0 0 1 0 0 0 0 0 0 4 0 h L D,9*c 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 4 16 Wagt WY 0 0 IfiOcc 159cl 2,00 a 2,32* 2,59& 2,81* 3,00* $.17cc 3.32* 3,46* | 3.59* | 3,70* 3,84*. 3,9la I Fig. 2 PL