Przedmiotem wynalazku jest cyfrowy stochastyczny miernik wspólczynnika znie*- ksztalcen nieliniowych przeznaczony do pomiaru wspólczynnika znieksztalcen nieliniowych wzmac¬ niaczy, czwórników i filtrów.Miernik moze znalezc zastosowanie w badaniach przyrzadów radioelektrycznych.Stan techniki. Znany jest analogowy miernik wspólczynnika znieksztalcen nieliniowych z opisu patentowego ZSRR nr 464855, który sklada sie ze wzmacniacza szerokopasmowego, polaczonego z ak¬ tywnymi filtrami nastrojonymi na czestotliwosc pierwszej harmonicznej /badanego sygnalu, z ukla¬ du porównania napiec, ze -wzmacniacza pradu sta¬ lego wysterowujacego woltomierz oraz ze zródla napiecia odniesienia.Znany jest uklad do pomiaru znieksztalcen nie¬ liniowych z polskiego opisu patentowego nr 97644, w którym wyjscie detektora sygnalu wejsciowego jest polaczone z drugim wejsciem cyfrowego mier¬ nika stosunku napiec, przy czym pierwsze jego wejscie jest polaczone z wyjsciem detektora war¬ tosci skutecznej harmonicznych, z kolei zas wejscie detektora jest polaczone z wyjsciem dodatkowego dzielnika, zas jego wejscie jest polaczone z wyj¬ sciem wzmacniacza o regulowanym wzmocnieniu polaczonym z wyjsciem selektywnego czlonu, pod¬ czas gdy miernik skokowo steruje wzmocnieniem wzmacniacza i okresla tlumienie dodatkowego dzielnika. 15 20 30 Znany jest równiez cyfrowy miernik wspólczyn¬ nika znieksztalcen nieliniowych z opisu patento¬ wego ZSRiR nr 470759 zawierajacy dodatkowy obwód elektryczny skladajacy sie z szeregowo po¬ laczonych, dzielnika kodów liczbowych, bloku po¬ równania i drugiego ukladu przeniesienia polaczo¬ nego z sumatorem i glównym ukladem' przenie¬ sienia oraz z punktem polaczenia obejmujacym drugi uklad kluczowania, przetwornik A/C i trze¬ cie wejscie glównego ukladu przeniesienia, przy czym dzielnik kodów liczbowych wlaczony jest miedzy sumatorem i pierwszym ukladem kluczo¬ wania a blok porównania miedzy drugim wejsciem dzielnika i pierwszego ukladu kluczowania, a takze wyjsciem ukladu mnozenia kodów liczbowych.Te znane mierniki cyfrowe posiadaja niedogod¬ nosci polegajace po pierwsze, na ograniczonej szyb¬ kosci dzialania, szczególnie przy niskich czestotli¬ wosciach sygnalu pomiarowego uwarunkowanej tym, ze w kazdym okresie sygnalu pomiarowego okreslana- jest wartosc tego sygnalu tylko w jed¬ nym punkcie, a po drugie, na zlozonosci aparatu¬ rowej wywolanej istnieniem wielobitowych cyfro¬ wych ukladów mnozacych, po trzecie, na dodatko¬ wym bledzie wynikajacym z mozliwej nieodpo- wiedniosci faktycznego wzorcowego sygnalu bada¬ nego wzgledem wartosci cyfrowych, zalozonych a priori w ukladzie zadawania wartosci sinusoidal¬ nych i kosinusoidalnych.W ukladzie miernika wedlug wynalazku wejscie 114 840114 840 15 20 pierwsze przetwornika analogowo-cyfrowego oraz wejscie powielacza czestotliwosci i wejscie bloku sterowania polaczone sa z wejsciem sinusoidalnego sygnalu wymuszajacego.Wyjscie powielacza czestotliwosci polaczone jest 5 z pierwszym wejsciem generatora impulsów stro- bujacych. Wyjscie bloku sterowania polaczone jest z wejsciem drugim generatora impulsów strobuja- cych, wejisciem drugim przetwornika analogowo- -cyfrowego, wejsciem pamieci stalej, wejsciem 10 pierwszym ukladu zgodnosci i wejsciem pierwszym bloku obliczen. Wyjscie generatora impulsów stro- Upojaczone jest z wejsciem drugim ukladu Igtórwfs^i^ e ^weJLcilmi pierwszymi dwóch rejes¬ trów przesuwajacy/h, z wejsciem trzecim prze¬ twornika analogowJ-cyfrowego i z wejsciem gene- Jratora' liCzb fteeudolosowych. ^godnosci polaczone jest z wej¬ sciami pierwszymi dwóch dyskryminatorów, któ¬ rych wejscia drugie przez wzmacniacz i filtr czes¬ ciowego wytlumienia pierwszej harmonicznej po¬ laczone sa z wejsciem sygnalu mierzonego, wejscie trzecie pierwszego dyskryminatora polaczone jest z wyjsciem przetwornika cyfrowo-analogowego i przez rezystor wzorcowy z wejsciem trzecim dru¬ giego dyskryminatora i z wyjsciem generatora pra¬ du, wyjscia obu dyskryminatorów polaczone sa bezposrednio z pierwszymi i drugimi wejsciami dwóch sumatorów, pierwszego i drugiego i przez dwa rejestry przesuwajace z pierwszym i drugim wejsciem trzeciego sumatora. Wyjscie generatora liczb pseudolosowych polaczone jest z wejsciem przetwornika cyfrowo-analogowego i z trzecim wejsciem pierwszego sumatora, którego wyjscie po¬ laczone jest z wejsciem drugim bloku obliczen.Wyjscie przetwornika analogowo-cyfrowego pola¬ czone jest z wejsciami trzecimi sumatorów, dru¬ giego i trzeciego, do których wejsc czwartych przy¬ laczone sa odpowiednio wyjscia pamieci stalej.Wyjscia sumatorów, drugiego i trzeciego przez dwa kwadratory polaczone sa z wejsciami suma¬ tora czwartego, którego wyjscie przylaczone jest do wejscia trzeciego bloku obliczen.W odniesieniu do znanego stanu techniki zasto¬ sowanie w mierniku wedlug wynalazku kwantowa¬ nia stochastycznego pozwolilo na wyeliminowanie wielobitowych ukladów mnozacych liczb binarnych.W kazdym okresie zachodzi wielokrotne okreslanie estymatora sygnalu pomiarowego.Cyfrowe wartosci funkcji sinus i cosinus, ko- 50 nieczne do dyskretnego przeksztalcenia Fouriera, okreslane t$a w wyniku przetwarzania analogowo- -cyfrowego sygnalu wymuszajacego w sposób ciag¬ ly. Wyniki modelowania za pomoca maszyny cyfro¬ wej i obliczania bledu metody przedstawionego miernika wskazuja, ze dzieki wprowadzonym w nim nowym ukladom i sprzezeniom ma on znacznie wieksza szybkosc dzialania, mniejszy blad pomiaru i szersze pasmo czestotliwosci sygnalu mierzonego w porównaniu z rozwiazaniami znanymi dotych¬ czas.Przyklad wykonania wynalazku. Przedmiot wy¬ nalazku jest przedstawiony w przykladzie wyko¬ nania, przedstawionym na rysunku w ukladzie blo¬ kowym. 65 30 35 40 45 55 60 Cyfrowy stochastyczny miernik wspólczynnika znieksztalcen nieliniowych sklada sie z powielacza czestotliwosci 1, bloku sterowania 2 i przetwornika analogowo-cyfrowego 3, których wejscia polaczone sa z wejsciem wymuszajacego sygnalu sinusoidal¬ nego x jacych 4 jest polaczone z wyjsciem powielacza cze¬ stotliwosci 1, a wejscie II z wyjsciem bloku stero¬ wania 2 oraz z wejsciem II przetwornika analogo¬ wo-cyfrowego 3 i z wejsciem pamieci stalej 5, oraz z wejsciem I ukladu zgodnosci 6 i z wejsciem I bloku obliczen .7.Wyjscie generatora impulsów strobujacych 4 po¬ laczone jest z wejsciem II ukladu zgodnosci 6, z wejsciem III przetwornika analogowo-cyfrowego 3, z wejsciami I rejestrów przesuwajacych 8 i 9, i z wejsciem generatora liczb pseudolosowych 10.Wyjscie ukladu zgodnosci 6 polaczone jest z wejsciami I dyskryminatorów 11 i 12, których wejscia II poprzez wzmacniacz 13 i filtr czescio¬ wego wytlumienia pierwszej harmonicznej 14 pola¬ czone sa z wejsciem sygnalu mierzonego y(t).Wejscie III dyskryminatora 12 polaczone jest z wyjsciem przetwornika cyfrowo-analogowego 15 i przez rezystor 16 z wejsciem III dyskryminatora 11 i z wyjsciem generatora pradu 17.Wyjscia dyskryminatorów 11 i 12 polaczone sa -bezposrednio z wejsciami I i II sumatorów 18 i 19, a przez rejestry przesuwajace 8 i 9 z wejsciami I i II sumatora 20.Wyjscie generatora liczb pseudolosowych 10 po¬ laczone jest z wejsciem przetwornika cyfrowo-ana¬ logowego 15 i z wejsciem III sumatora 18, którego wyjscie przylaczone jest do wejscia II bloku obli¬ czen 7.Wyjscie przetwornika analogowo-cyfrowego 3 jest polaczone z III wejsciami sumatorów 19 i 20 a do IV wejsc tych sumatorów przylaczone sa I i II wyjscia pamieci stalej 5.Wyjscia sumatorów 19 i 20 sa polaczone przez kwadratory 21 i 22 z wejsciami sumatora 23, któ¬ rego wyjscie polaczone jest z III wejsciem bloku obliczen 7, Przedstawiony miernik dziala w nastepujacy spo¬ sób. Estymator Kh wspólczynnika znieksztalcen nieliniowych sygnalu mierzonego y(t) okreslany jest zgodnie z wzorem KH= 4/ Pt« —P«i a y ; gdzie: Pa i Paj — odpowiednie estymatory sred¬ niej mocy przetworzonego sygnalu mierzonego y(t) i sredniej mocy pierwszej harmonicznej tego sygna¬ lu, « — wspólczynnik wytlumienia pierwszej har¬ monicznej w filtrze 14 i równowazny mu wspól¬ czynnik wzmocnienia wzmacniacza 13.Wymuszajacy sygnal sinusoidalny x(t) o czesto¬ tliwosci fx wchodzi na wejscie powielacza czesto¬ tliwosci 1, na wyjsciu którego pojawia sie ciag impulsów o czestotliwosci nfx, gdzie n — zadana liczba próbek w kazdym okresie sygnalu mierzo¬ nego y(t) majacego czestotliwosci fy — fx. Ten stru¬ mien impulsów wchodzi na wejscie I generatora impulsów strobujacych 4 i synchronizuje jego prace.5 Sygnal x rowania 2, który generuje impulsy w momentach przechodzenia sygnalu x(t) przez zero, okresla po¬ czatek i koniec pomiaru droga zliczania liczby pró¬ bek i okresla kolejnosc pracy przetwornika analo- gowo-cyfrowego 3, generatora impulsów strubuja- cych 4, pamieci .stalej 5, ukladu zgodnosci 6 i bloku obliczen 7. W stanie wyjsciowym generator impul¬ sów strobujacych 4 jest zablokowany, wszystkie sumatory i rejestry sa wolne.Proces pomiaru zaczyna sie w momencie zmiany polaryzacji sygnalu wymuszajacego z ujemnej na dodatnia, przy czym blok sterowania 2 inicjuje dzialanie przetwornika analogowo-cyfrowego 3, ge¬ neratora impulsów strobujacych 4 i ukladu zgod¬ nosci 6, daje rozkaz do pamieci stalej 5 wydziele¬ nia poprawek yx i y2 odpowiednio dla sumatorów 19 i 20 i wstrzymuje dzialanie bloku obliczen 7.W tym momencie impuls strobujacy z wyjscia ge¬ neratora impulsów strobujacych 4 przez uklad zgodnosci 6 przechodzi na wejscia dyskryminato- sygnalu mierzonego y rów 11 i 12, które dokonuja porównania wielkosci sygnalu mierzonego y moniczne wzmocnione sa « razy w ukladach 14 i 13 z sygnalami pomocniczymi odpowiednio U0<+) = qfi i U0<—=q(fi—*) wystepujacymi na wejsciach III dyskryminatorów, przy czym sygnal U0(—) tworzy sie bezposrednio na wyjsciu przetwornika cyfrowo- -analogowego 15, a sygnal U0<+ tworzony jest z sygnalu U0(—) droga dodania spadku napiecia o wielkosci q na rezystorze wzorcowym 16, zgodnie z wzorem q = R * Igp gdzie, Igp — prad wytwarzany w generatorze pradu 17. Wyjsciowy sygnal przetwornika cyfro- wo-analogowego 15 jest jednoznacznie przyporzad¬ kowany liczbie pseudolosowej fi, podawanej z wyj¬ scia generatora liczb pseudolosowych 10.Sygnaly wyjsciowe dyskryminatorów 11 i 12 po¬ dawane sa na wejscia I i II sumatorów 18 i 19 i poprzez wejscia II zapisywane sa w pierwszych komórkach rejestrów 8 i 9 majacych dlugosc m ko¬ mórek kazdy. Równoczesnie impuls strobujacy z wyjscia generatora impulsów strobujacych 4 po¬ biera próbke sygnalu wymuszajacego x(t) = xt do przetwornika analogowo-cyfrowego 3 i przesuwa 0 jeden krok stan rejestrów przesuwajacych 8 i 9, z wyjscia przetwornika analogowo-cyfrowego 3 na wejscia III sumatorów 19 i 20 przechodzi estyma¬ tor sygnalu wymuszajacego x t. Sumatory 19 i 20 sa algebraicznymi sumatorami akumulujacymi i usredniajacymi, przy czym znak kazdego przy¬ rostu sumy okreslany jest lacznie przez znak esty¬ matora Xk i wartosci sygnalów wyjsciowych dys¬ kryminatorów 11 i 12.Poczatkowo pracuje tylko sumator 19, poniewaz na wejscia I i II sumatora 20 z wyjsc rejestrów 8 i 9 wychodza sygnaly zerowe i sumator 20 przyj¬ muje tylko wartosc poprawki y2. Sumator 19 reali¬ zuje sumowanie poprawki ylf podawanej z wyjscia 1 pamieci stalej 5 i pierwszego estymatora sygnalu wymuszajacego x,.Uzyskana suma przez kwadrator 21 podawana jest na wejscie I sumatora 23, przy czym z wyjscia 4 840 6 sumatora 20 przez kwadrator 22 na wejscie II su¬ matora 23 podawany jest tylko sygnal odpowiada¬ jacy wartosci poprawki y2, z wyjscia tego sumatora na wejscie III bloku obliczen 7 podawany jest 5 pierwszy estymator posredni Pav Równoczesnie z wyjscia sumatora 18 na wejscie II bloku obliczen 7 podawany jest pierwszy esty¬ mator posredni Pa, jednak dzialanie tego bloku jest wstrzymane i nie przyjmuje on sygnalów po- 10 dawanych na wejscia II i III. W dalszym ciagu impuls z wyjacia generatora liczb pseudolosowych 4 przenosi do nowego stanu generator liczb pseudo¬ losowych 10 i nowa liczba pseudolosowa na jego wyjsciu tworzy na wyjsciu przetwornika cyfrowo- 15 -analogowego 13 nowa wartosc pomocniczego syg¬ nalu U0(—) i przez rezystor 16 — nowa wartosc sygnalu U0(+).Nastepny impuls z wyjscia generatora impulsów strobujacych 4 inicjuje pobranie nowej pr6bki 20 sygnalu x U0<+) i U0<"~ i proces powtarza sie. W taki sposób urzadzenie dziala w ciagu pierwszych m taktów generatora impulsów strobujacych 4.Poczynajac od m + 1 taktu pojawiaja sie sygnaly 25 na wyjsciach rejestrów przesuwajacych 8 i 9 i za¬ czyna dzialac takze sumator 20. Taki rodzaj pracy trwa do momentu osiagniecia ogólnej liczby N tak¬ tów wlacznie. Po takcie N-tym blok sterowania wstrzymuje dzialanie ukladu zgodnosci 6 i w N + 1 30 i w nastepnych taktach dyskryminatory 11 i 12 nie dzialaja i sumator 19 nie realizuje nowych przy¬ rostów sumy, a na jego wyjsciu zachowane sa syg¬ naly, odpowiadajace sumie zgromadzonej do taktu N + l, przy czym, sumator 20 kontynuuje groma¬ dzenie sumy jeszcze w ciagu m taktów, do osia¬ gniecia ogólnej liczby taktów N + m wlacznie.W nastepstwie wymienionych operacji, w suma¬ torach 19, 20 i 23 w pelni zgromadzony jest esty¬ mator P«! a w sumatorze 18 estymator Pa, rejestry 40 8 i 9 sa wolne, blok sterowania 2 odblokowuje dzialanie bloku obliczen 7, z wyjscia którego uzys¬ kiwany jest cyfrowy kod estymatora wspólczynni¬ ka znieksztalcen nieliniowych KH.Na tym proces pomiaru konczy sie.(Zastrzezenie patentowe Cyfrowy stochastyczny miernik wspólczynnika znieksztalcen nieliniowych skladajacy sie z prze- so twornika analogowo-cyfrowego, dwóch kwadrato- rów, sumatora, powielacza czestotliwosci, bloku obliczen, bloku sterowania, filtru do wytlumienia pierwszej harmonicznej i wzmacniacza, znamienny tym, ze wejscie powielacza czestotliwosci (1) 55 i wejscie bloku sterowania (2) oraz pierwsze wej¬ scie przetwornika (3) analogowo-cyfrowego .pola¬ czone sa z wejsciem sinusoidalnego sygnalu x(t) wymuszajacego a wyjscie powielacza czestotliwosci polaczone jest z pierwszym wejsciem generatora 60 (4) impulsów strobujacych, wyjscie bloku sterowa¬ nia (2) polaczone jest z drugim wejsciem genera¬ tora i drugim wejsciem przetwornika analogowo- -cyfrowego, wejsciem pamieci stalej <5) Oraz wej¬ sciem pierwszym ukladu zgodnosci (6) i wejsciem 65 pierwszym bloku obliczen (7), wyjscie generatora i114 840 8 impulsów strobujacych polaczone jest z drugim wejsciem ukladu zgodnosci (6) i z pierwszymi wej¬ sciami dwóch rejestrów (8 i 9) i wejsciem genera¬ tora (10) liczb pseudolosowych, a wejscie ukladu zgodnosci <6) polaczone jest z pierwszymi wejscia¬ mi dwóch dyskryminatorów (11 i 12), których wej¬ scia drugie przez wzmacniacz (13) i filtr (14) pierw¬ szej harmonicznej polaczone sa z wejsciem sygnalu mierzonego, wejscie trzecie pierwszego dyskrymi- natora polaczone jest z wyjsciem przetwornika (15) cyfrowo-analogowego i przez rezystor (16) z wej¬ sciem trzecim drugiego dyskryminatora i z wyj¬ sciem generatora pradu, gdzie wyjscia obu dyskry¬ minatorów polaczone sa bezposrednio i z pierwszy¬ mi i drugimi wejsciami dwóch sumatorów (18 i 19) 10 15 pierwszego i drugiego oraz przez dwa rejestry przesuwajace (8 i 9) z pierwszym i drugim wej¬ sciem trzeciego sumatora (20), wyjscie generatora (H) liczb pseudolosowych polaczone jest z wej¬ sciem przetwornika (15) cyfrowo-analogowego i wejsciem trzecim pierwszego sumatora, którego wyjscie polaczone jest z wejsciem drugim bloku obliczen (7), gdzie wyjscie przetwornika (3) analo- gowo-cyfrowego polaczone jest z wejsciami trzeci¬ mi sumatorów <19 i 20), do których wejsc czwar¬ tych przylaczone sa wyjscia pamieci stalej (5), wyjscia sumatorów (19 i 20) przez kwadratory (21, 22) polaczone sa z wejsciami sumatora (23), które¬ go wyjscie przylaczone jest do wejscia trzeciego bloku obliczen.RSW Zakl. Graf. W-wa, Srebrna 16, z. 40-82/O — 105 + 20 egz.Cena 100 zl PL