PL114401B1 - Method for data collecting and processing - Google Patents

Method for data collecting and processing Download PDF

Info

Publication number
PL114401B1
PL114401B1 PL20403778A PL20403778A PL114401B1 PL 114401 B1 PL114401 B1 PL 114401B1 PL 20403778 A PL20403778 A PL 20403778A PL 20403778 A PL20403778 A PL 20403778A PL 114401 B1 PL114401 B1 PL 114401B1
Authority
PL
Poland
Prior art keywords
memory
buses
arithmometer
address
operating memory
Prior art date
Application number
PL20403778A
Other languages
English (en)
Other versions
PL204037A1 (pl
Inventor
Janusz Starosta
Jan Broda
Mieczyslaw Ziolkowski
Piotr Trelinski
Jan Hajduk
Andrzej Kolodziejak
Andrzej Socha
Jan Matras
Edward Siekierski
Franciszek Szawlowski
Original Assignee
Os Bad Rozwojowy Urzadzen Info
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Os Bad Rozwojowy Urzadzen Info filed Critical Os Bad Rozwojowy Urzadzen Info
Priority to PL20403778A priority Critical patent/PL114401B1/pl
Publication of PL204037A1 publication Critical patent/PL204037A1/pl
Publication of PL114401B1 publication Critical patent/PL114401B1/pl

Links

Landscapes

  • Read Only Memory (AREA)

Description

Przedmiotem wynalazku jest sposób zbierania i przetwarzania danych, zwlaszcza danych finan¬ sowo-ksiegowy eh.Znany jest sposób zbierania i przetwarzania da¬ nych w ukladzie sterowanym przez jednostke cen¬ tralna skladajacym sie z pamieci operacyjnej, asor¬ tymentu, urzadzen zewnetrznych i ukladu odmie¬ rzania czasu oraz jednostek sterujacych pamiecia operacyjna, arytmometrem i urzadzeniami ze¬ wnetrznymi polegajacy na tym, ze przy wspólpra¬ cy rejestru buforowego pamieci informacja z pa¬ mieci operacyjnej podawana jest na szyny danych wspólne dla rozkazów i operandów. Informacja z szyn danych jest dostepna dla jednostek steruja¬ cych urzadzeniami zewnetrzymi za posrednic¬ twem rejestru wejscia-wyjscia.Jezeli informacja na szynach danych jest roz¬ kazem, zostaje on zapisany w rejestrze rozkazów.Operacyjna czesc rozkazu zostaje zdekodowana i wykorzystana w celu generowania sygnalów sterujacych dla rejestrów. Natomiast czesc adreso¬ wa rozkazu jest uzywana do odczytywania operah- du z pamieci lub innych funkcji podanych w de¬ finicji rozkazu. W tym celu czesc adresowa roz¬ kazu jest podawana na rejestr adresu rozkazu lub rejestr adresowy pamieci. Gdy z pamieci opera¬ cyjnej odczytywany jest rozkaz, rejestr adresowy pamieci otrzymuje informacje z rejestru adresu rozkazu, natomiast, gdy z pamieci operacyjnej od¬ czytywany jest operand, rejestr adresowy pamieci 10 15 20 otrzymuje informacje bezposrednio z czesci adre¬ sowej rejestru rozkazów. Informacja z szyn danych jest dostepna równiez dla akumulatora tworzacego wraz z rejestrem buforowym pamieci arytmometr ukladu, z którego dane wynikowe podawane sa na szyny danych. Informacja pobierana z szyn da¬ nych jest przekodowywana z postaci znaku gra¬ ficznego do przedstawienia wewnetrznego arytmo¬ metru do postaci znaku graificznegoi Znany sposób zbierania, i przetwarzania danych w praktycznym stosowaniu wymaga ukladów roz¬ rózniajacych rózne rodzaje informacji przesylanych na szyny danych oraz powoduje zlozonosc takto¬ wania oraz programowania ukladu zbierajacego i przetwarzajacego dane. Wymaga równiez prowa¬ dzenia operacji nad adresami.Sposób zbierania i przetwarzania danych w ukladzie sterowanym przez jednostke centralna, który sklada sie z wspólpracujacych z soba pa¬ mieci operacyjnej, arytmometru, urzadzen zew¬ netrznych d ukladu odmierzania czasu oraz z jedno¬ stek sterujacych pamiecia operacyjna, arytmome¬ trem i urzadzeniami zewnetrznymi wedlug wyna¬ lazku polega na tym, ze sygnal operandów z pa¬ mieci operacyjnej, arytmometru, i jednostek ste¬ rujacych urzadzeniami zewnetrznymi podaje sie przy wspólpracy akumulatora jednostki centralnej na szyny informacyjne. Informacja z szyn infor¬ macyjnych jest bezposrednio dostepna dla wszy¬ stkich jednostek sterujacych urzadzeniami ze- 114 4013 114 401 4 wnetrznynii lub dla urzadzen zewnetrznych oraz dla pamieci operacyjnej i arytmometru. Natomiast sygnaly rozkazów podaje sie z pamieci operacyj¬ nej za posrednictwem rejestru rozkazów jednostki centralnej na szyny rozkazowe. Informacja ta jest bezposrednio dostepna dla dekoderów wszystkich jednostek sterujacych.Dzieki temu osiagnieto, ze w ukladzie stosuja¬ cym sposób wedlug wynalazku akumulator jed¬ nostki centralnej jest uniwersalnym rejestrem bu¬ forowym dla wszystkich bloków ukladu. Zbedne sa równiez uklady rozrózniajace rózne rodzaje in¬ formacji na szynach danych.¦-W. ¦korzystnym oraipelnieniu wynalazku jednost- ia*,steri|jaca panuedi operacyjnej adresuje pamiec iperacyjna za pomoca licznika adresowego pamie- li i licznika adresowego bufora, które sa nieza¬ lezne i realizjij| operacje zwiekszania lub zmniej- Dzieki temu zbedne jest stosowanie specjalnego urzadzenia arytmetycznego do modyfikacji adresu lub stosowanie ukladu, który umozliwia modyfi¬ kacje adresu w arytmometrze ukladu. Uzyskuje sie równiez oszczednosci czasowe w pracy ukladu.W dalszym korzystnym uzupelnieniu wynalazku realizacje podprogramów prowadzi sie wykorzy¬ stujac licznik adresowy programu, którego stan zapamietywany jest w stosie adresowym podpro¬ gramów z dekoderem posiadajacym bezposredni dostep do szyn rozkazowych. Ostatni z zapamieta¬ nych w stosie programowych adresów moze byc programowo modyfikowany.Dzieki temu mozliwe jest modyfikowanie adresu powrotu z podprogramu. Pozwala to realizowac podprogramy decyzyjne, gdyz mozliwe jest zakon¬ czenie realizacji danego podprogramu z wyjsciem na okreslona kolejna instrukcje za instrukcja wy¬ wolania podprogramu. Dzieki temu uzyskuje sie uproszczenie programowania.W innym korzystnym uzupelnieniu wynalazku do obydwu rejestrów wejsciowych arytmometru po¬ daje sie jedynie ta czesc bajtu z szyn informacyj¬ nych, która stanowi kod binarny cyfry, zas wy¬ nik z arytmometru podaje sie na szyny informa¬ cyjne uzupelniajac kod cyfry do pelnego bajtu i wprowadzajac korekte dziesietna w ukladzie pa¬ mieci PROM.Dzieki temu osiagnieto, ze zbedny jest rejestr re¬ zultatu w arytmometrze. Zbedne jest równiez przekodowywanie cyfry z przedstawienia graficz¬ nego do przedstawienia wewnetrznego arytmome¬ tru oraz przekodowywanie wyniku z przedstawie¬ nia wewnetrznego arytmometru do przedstawie¬ nia graficznego.Wynalazek zostal przedstawiony w przykladzie wykonania ukladu realizujacego sposób wedlug wynalazku na rysunku, w którym fig. 1 i fig. 2 przedstawia schemat ideowy ukladu, a fig. 3 przedstawia przebiegi czasowe generatora jed¬ nostki centralnej.W opisie przykladu oznaczono dwa wystepujace poziomy napiec: L odpowiadajacy niskiemu prze¬ dzialowi napiec i poziom H odpowiadajacy wy¬ sokiemu przedzialowi napiec. Sygnaly, które sa traktowane jako wazne gdy maja poziom L ozna¬ czone z kreska nad odpowiednim symbolem, na przyklad ZER.Uklad ma stan poczatkowy w momencie wla¬ czenia, poniewaz jednostka centralna JC generuje wtedy sygnal ZER o poziomie L. Mozliwe jest ze¬ rowanie w kazdym momencie przez nacisniecie klawisza ZERKL zerowania w drukarce DRUK.Praca ukladu jest synchronizowana generatorem jednostki centralnej JC przez sygnaly tego genera¬ tora GEN, zegarowymi ZEG i strobujacymi STB.Sygnal zegarowy ZEG moze byc blokowany przez podawanie przez jedna, z jednostek sterujacych poziomu L na linie blokady zegara BLOCZ. Sy¬ gnal strobujacy STB jest blokowany podobnie jak sygnal zegarowy ZEG.Zaleznosci czasowe tych sygnalów przedstawione sa na fig. 3 rysunku. Sygnal strobujacy STB jed¬ nostki centralnej JC po przejsciu przez jednostke sterujaca pamieci operacyjnej JSPA wyslany zo¬ staje do ukladu jako sygnal strobujacy systemu STROB.Praca kazdej z jednostetk sterujacych mozliwa jest po jej odpowiednim wysterowaniu poprzez szyny rozkazowe SZR oznaczone cyframi od 0 do 7. Kazda jednostka sterujaca wyposazona jest w dekoder DEK rozkazów, którego dzialanie jest mo¬ zliwe jezeli indentyfikator blokada rozkazu BLOCR ma poziom H. W przeciwnym przypadku rozkaz nie bedzie dekodowany.Kombinacja sygnalów szyn rozkazowych SZR wysylana przez jednostke centralna JC odpowiada odpowiedniemu rozkazowi, który jest dekodowany tylko przez jedna z jednostek sterujacych JSDK, JSKL, JSLS, JSAT, JSPA, JSPK, albo uklad tran¬ smisji danych ONLINE, uklad odmierzania czasu I lub stos programowy LA. Jednostka sterujaca pamieci operacyjnej JSPA po odebraniu odpo¬ wiedniego sygnalu moze wyslac na linie indentyfi¬ katora BLOCR poziomu L, co powoduje, ze stany szyn rozkazowych SZR nie beda dekodowane jako rozkazy, lecz potraktowane jako adresy strony i komórki pamieci operacyjnej.Na specjalny rozkaz z szyn SZR uklad powoduje wysterowanie linii blokady zegara BLOCZ pozio- miem L na okreslony czas, czyli zablokowanie ze¬ gara systemu ZEG na ten czas. Czas ten moze byc w znacznym zakresie regulowany w zaleznosci od potrzeb.Obieg informacji w ukladzie odbywa sie za po¬ srednictwem szyn informacyjnych SZI oznaczo¬ nych cyframi od 0 do 7, które sa dostepne dla wszystkich jednostek sterujacych lub urzadzen zewnetrznych. Kazda z jednostek sterujacych moze wymuszac na tych szynach swoje stany i sa one wówczas traktowane jako stany wyjsciowe danej jednostki sterujacej. Kazda wymiana informacji miedzy poszczególnymi jednostkami sterujacymi odbywa sie za posrednictwem rejestru Rl w jed¬ nostce centralnej JC. Wpisanie bajtu informacji z szyn informacyjnych SZI do rejestru Rl odbywa sie przez wysterowanie linii wejsciowej rejestru WER1 przy wspóldzialaniu sygnalu strobujacego STROB. Wystawienie tej informacji na szyny in¬ formacyjne SZI nastepuje przez wysterowanie linii wyjsciowej rejestru WYR1 poziomem L. Obie linie 10 15 20 25 30 35 40 45 50 55 60114 401 6 rejestru WER1 i WYRl sa dostepne dla wszyst¬ kich jednostek sterujacych jako linie typu otwarty kolektor.Jezeli jednostka sterujaca drukarki JSDK odbie¬ rze odpowiedni sygnal z szyn rozkazowych SZR to zablokuje zegar ZEG wysylajac sygnal blokady ze¬ gara BLOCZ o poziomie L, otworzy rejestr Rl przez sygnal WYRl o poziomie L, co spowoduje wystawienie jego wartosci na szyny informacyjne SZI i wysle sygnal akceptacji SE o pozornie L do drukarki DRUK, Jezeli drukarka DRUK przyjmuje informacje z szyn informacyjnych SZI do swego bufora to wysle sygnal akceptacji ACK o pozio¬ mie L co powoduje zdjecie sygnalu linii wyjscio¬ wej rejestru WYRl oraz odblokowanie zegara ZEG przez zdjecie z linii blokady zegara BLOCZ po¬ ziomu L. Uklad moze wykonywac dalsze rozkazy.Jezeli jednostka sterujaca klawiatury JSKL od¬ bierze odpowiednie sygnaly z szyn rozkazowych SZR to zablokuje zegar ZEG system wysylajac po¬ ziom L na linie blokady zegara BLOCZ i wysle sygnal zadania kodu AC o poziomie L do klawia¬ tury KLAW. Po nacisnieciu klawisza klawiatura wystawia kod danego znaku na szyny informacyj¬ ne SZI oraz wysyla sygnal potwierdzenia kodu — znaku SC o poziomie L». Jednostka sterujaca kla¬ wiatury JSKL wystawia ten kod na szyny infor¬ macyjne SZI i przez podanie poziomu L na linie wejsciowa rejestru WER1 spowoduje jej wpisanie przez najblizszy sygnal strobujacy STROB do re¬ jestru Rl. Odebranie sygnalu potwierdzenia kodu znaku SC przez jednostke sterujaca klawiatury JSKL powoduje zdjecie sygnalu L z linii blokady zegara BLOCZ i odblokowanie zegara.Sygnal blokady klawiatury AO zalezny jest od sygnalu zerujacego ZER. Jezeli sygnal ZER na po¬ ziom L to sygnal blokady klawiatury AO ma po¬ ziom H i klawiatura KLAW jest zablokowana.Stan pracy ukladu moze byc kontrolowany przez zespól lampek sygnalizacyjnych ZLS, których za¬ palenie i zgaszenie mozna uzyskac przez podanie na szyny rozkazowe SZR odpowiednich rozkazów dekodowanych przez jednostke sterujaca lampek sygnalizacyjnych JSLS, Wszystkie lampki gaszone sa podaniem na linie zerowania ZER poziomu L.Odebranie odpowiednich rozkazów przez jednost¬ ke sterujaca pamieci kasetowej JSPK umozliwia wspólprace z pamiecia kasetowa PK. W zaleznosci od potrzeb jednostka sterujaca pamieci kasetowej JSPK moze wymuszac blokade zegara ZEG przez podanie poziomu L na linie BLOCZ, wpisanie sta¬ nu szyn informacyjnych SZI do rejestru Rl w jed¬ nostce centralnej JC przez wysterowanie pozio¬ mem L linii wejsciowej rejestru WER1, co ma miejsce przy odczycie tasmy lub tez wystawienie zawartosci rejestru Rl na szyny informacyjne SZI przez wysterowanie linii wyjsciowej rejestru WYRl poziomem L. Jednostka sterujaca pamieci kasetowej JSPK zamienia informacje szeregowa podana z pamieci kasetowej PK linia odczytu IO na informacje równolegla i wystawia ja na szyny imformacyijne SZI na informacje szeregowa podana do pamieci kasetowej PK linia zapisu IZ. Jed¬ nostka sterujaca pamieci kasetowej JSPK umozli¬ wia realizacje wszystkich koniecznych dla pracy pamieci kasetowej PK sygnalów PR2, RE2, CZYT,, RP, RW, PS2, PO, RS zwiazanych ze sterowaniem, pamieci i ruchu tasmy.Dzialanie arytmometru A przebiega nastepujaco: 5 odrebny rozkaz zakodowany przez jednostke ste¬ rujaca arytmometru JSAT decyduje o tym, czy zrealizowane bedzie dodawanie czy odejmowanie^ Kolejny rozkaz z szyn rozkazowych SZR powo¬ duje wpisanie stanu szyn informacyjnych SZI do- 10 pierwszego rejestru arytmometru RA. Stan czte¬ rech najmlodszych bitów na tych szynach jest traktowany jako cyfra od 0 do 9. Kolejny rozkaz: wpisuje stan szyn informacyjnych SZI do drugiego rejestru arytmometru RB. Wystawiona powinna 15 byc na nich druga cyfra, która dodaje sie do pier¬ wszej. Zawartosc obu rejestrów arytmometru jest porównywana i wynik porównania podawany jest na wyjscia XB. Równoczes¬ nie wykonana zostaje odpowiednia operacja aryt- 20 metyczna.Specjalnym rozkazem wynik zostaje wystawiony na szyny informacyjne SZI, przy czym przez pcda¬ wanie poziomu L na linie wejsciowa rejestru WER1 stan tych szyn zostaje wpisany przez aryt- 25 mometr A do rejestru Rl. Stan tych szyn SZI od¬ powiada cyfrze wyniku operacji arytmetycznej wykonanej • w systemie dziesietnym, przy czym arytmometr A pamieta przeniesienie. Zmiana 4-bi- towego kodu cyfry na 8-bitowy kod znaku dzie- 30 sietnego wraz z korekta dziesietna jest przepro¬ wadzona w ukladzie pamieci PROM stanowiacej integralna czesc arytmometru. Przez posluzenie sie- pamiecia operacyjna PAO i zastosowanie odpo¬ wiedniego ciagu rozkazów mozliwe jest dodawanie 35 lub odejmowanie liczb o wielkosci ograniczonej tylko wielkoscia pamieci. Operacja odbywa sie w systemie dziesietnym i mozliwe jest wprowadzenie liczb na przyklad z klawiatury KLAW i drukowa¬ nie wyniku przez drukarke DRUK. 40 Jednostka sterujaca pamieci operacyjnej JSPA umozliwia wspólprace z pamiecia operacyjna PAO o maksymalnej pojemnosci 64 kilobajty. Jednostka JSPA zawiera dwa liczniki: licznik adresowy pa¬ mieci i licznik adresowy bufora. Liczniki te moga 45 byc ladowane w sposób nastepujacy: przyjecie przez dekoder jednostki sterujacej pamieci opera¬ cyjnej JSPA odpowiedniego rozkazu, okreslaja¬ cego czy ladowany bedzie licznik adresowy pa¬ mieci czy licznik adresowy bufora, jednostka ste- 50 rujaca pamieci operacyjnej JSPA wysyla na linie identyfikatora BLOCR poziom L i w dwu nastep¬ nych tempach zegara ZEG stan szyn rozkazowych SZR traktowany jest jako adres strony i komórki, pamieci lub bufora. Po zaladowaniu liczników blo- 55 kada rozkazów BLOCR zostaje zdjeta i system, moze przejsc do nastepnych rozkazów.Jednostka sterujaca pamieci operacyjnej JSPA umozliwia adresowanie pamieci PAO z szyn adre¬ sowych programowanych SZAN i SZAA, przy 60 czym szyny adresowe SZAN okreslaja strone pa¬ mieci, zas szyny SZAA odpowiednia komórke. W tak;m stanie informacja z wyjscia pamieci opera¬ cyjnej PAO podawana jest na szyny promowe SZPO. Realizowane jest to przez podanie poziomu 65 H na linie przelaczania IP do pamieci.7 114 491 8 Adresowanie pamieci z obydwu liczników adre¬ sowych odbywa sie na specjalny rozkaz z szyn rozkazowych SZR zakodowany przez DEK jednost¬ ki sterujacej pam.aci operacyjnej JSPA. Odebra¬ nie przez te jednostke osobnego rozkazu z szyn rozkazowych SZR powoduje wystawienie komórki pp.mieci PAO okreslonej stanem jednego z liczni¬ ków adresowych na szyny informacyjne SZI i wpisanie stanu do rejestru Rl. W tym stanie linia „czytaj-pisz" — R/W pozostaje w stanie L, równiez linia przelaczania IP wysterowana jest poziomem L.Osobny rozkaz powcduje zaladowanie stanem z szyn informacyjnych SZI komórki pamieci wybra¬ nej stanem licznika adresowego pamieci lub licz¬ nika adresowego bufora przez wysterowanie linii „czytaj-pisz" — R/W poziomem H. Uprzednio zo¬ staje wysterowana poziomem L linia wyjsciowa rejestru WYR1, czyli do pamieci PAO zostaje za¬ pisana zawartosc rejestru Rl. Jednostka sterujaca pamieci JSPA umozliwia zwiekszenie lub zmniej¬ szenie zawartosci licznika adresowego pamieci i licznika adresowego bufora i 1 dowolna ilosc razy przez podanie odpowiednich rozkazów na szy¬ ny rozkazowe SZR. Adresowanie pamieci PAO od¬ bywa sie przez podanie na szyny adresowe pamie¬ ci SAS adresu stron pamieci i na szyny adresowe SPA adresu komórki pamieci. Pamiec PAO moze byc organizowana w ten sposób, ze czesc moze stanowic pamiec typu stalego — tylko odczyt ROM, zas reszta moze stanowic pamiec typu od- czyt-zapis (RAM). Sklad pamieci PAO zalezy od potrzeb wymaganych od ukladu. W pamieci stalej ROM zapisane sa stale powtarzalne programy.Wybieralnosc stron pamieci moze byc blokowana podaniem poziomu L na linie blokady promów BLOCP.W urzadzeniu mozliwa jest realizacja zlozonych podprogramów, gdyz w stosie adresowym LA mo¬ zliwe jest zapamietanie pieciu kolejnych stanów z szyn adresowych SZAN i SZAA na specjalny rozkaz zdekodowany z szyn rozkazowych SZR. Na inny specjalny rozkaz mozliwe jest wystawienie tych zapamietanych stanów na szyny promowe SZP w dwu tempach zegara — najpierw strony a potem komórki. Przez ten czas na linie blokady promów BLOCP wysylany jest poziom L. W trak¬ cie tych operacji kazdorazowo stan zapamietany z szyn adresowych SZAA moze byc zwiekszony o je¬ den zadana ilosc razy. Gdy stan szyn adresowych komórek SZAA przekroczy liczbe stanowiaca po¬ jemnosc strony to zwiekszy siQ o jeden stan szyn adresowanych stron SZAN.Uklad ma równiez blok transmisji szeregowej w linie ON LINE. Transmisja odbywa sie na spe¬ cjalne rozkazy zdekodowane z szyn rozkazowych SZR. Blok ON LINE zamienia informacje szerego¬ wa z linii na informacje równolegla wystawiona na szyny informacyjne SZl i odpowiednio przeko- dowuje stan szyn informacyjnyclj SZI na szerego¬ wa i wysyla ja na linie. Blok ON LINE zawiera równiez programowany interfejs transmitujacy in- 5 formacje z róznymi predkosciami okreslonymi ge¬ neratorem wewnetrznym lub zewnetrznym.Zastrzezenia patentowe 10 1. Sposób zbierania i przetwarzania danych w ukladzie sterowanym przez jednostke centralna skladajacym sie z wspólpracujacych z soba pa¬ mieci operacyjnej, arytmometru, urzadzen ze- ^ wnetrznych i ukladu odmierzania czasu oraz z jednostek sterujacych pamiecia operacyjna, aryt¬ mometrem i urzadzeniami zewnetrznymi, znamien¬ ny tym, ze przy wspólpracy akumulatora (Rl) jed¬ nostki centralnej (JC) sygnaly operaridcw z pa- 20 mieci operacyjnej (PAO), arytmometru (A) i jed¬ nostek sterujacych urzadzeniami zewnetrznymi (JSKL, JSPK, ON LINE) podaje sie na szyny informacyjne (SZI), z których sygnaly te sa bez¬ posrednio dostepne dla wszystkich jednostek ste- 25 rujacych urzadzeniami zewnetrznymi (JSPK) lub urzadzen zewnetrznych (DRUK) oraz dla arytmo¬ metru (A) pamieci operacyjnej (PAÓ), natomiast sygnaly rozkazów podaje sie z pamieci operacyj¬ nej (PAO) za posrednictwem rejestru rozkazów jednostki centralnej (JC) na szyny rozkazowe (SZR), z których sygnaly te sa bezposrednio do¬ stepne dla dekoderów (DEK) wszystkich jednostek sterujacych (JSDK, JSKL, JSLS, JSAT, JSPA, JSPK, ON LINE). 2. Sposób wedlug zastrz. 1, znamienny tym, ze jednostka sterujaca pamieci operacyjnej (JSPA) adresuje sie pamiec operacyjna (PAO) za pomoca licznika adresowego pamieci i licznika adresowego bufora, które sa niezalezne i realizuja operacje zwiekszania lub zmniejszania zawartosci o 1. 3. Sposób wedlug zastrz. 1, znamienny tymy ze realizacje podprogramów prowadzi sie wykorzy¬ stujac licznik adresowy programu jednostki cen¬ tralnej (JC), którego stan zapamietywany Jest w stosie adresowym podprogramów (LA) z dekode¬ rem (DEK) posiadajacym bezposredni dostep do szyn rozkazowych (SZR), przy czym ostatni z ad¬ resów zapamietanych w stosie adresowym pod¬ programów (LA) moze byc programowo modyfiko¬ wany. 4. Sposób wedlug zastrz. 1, znamienny tym, ze do obydwu rejestrów wejsciowych (RA, RB) aryt¬ mometru (A) podaje sie jedynie ta czesc bajtu z szyn informacyjnych (SZI), która stanowi kod; bi¬ narny cyfry, zas wynik z arytmometru (A) po¬ daje sie na szyny informacyjne (SZI) uzupelniajac kod cyfry do pelnego bajtu i wprowadzajac korek¬ te dziesietna w ukladzie pamieci PROM.114 401 MAXÓ I, wnj \m\ hl i, *-* . bas I wtti .1 | {irrlf | II tsS *e* J^JTJTJTjTJTJTTL^^ 2E& STB 9LOCZ | T Fig.2 PL

Claims (4)

  1. Zastrzezenia patentowe 10 1. Sposób zbierania i przetwarzania danych w ukladzie sterowanym przez jednostke centralna skladajacym sie z wspólpracujacych z soba pa¬ mieci operacyjnej, arytmometru, urzadzen ze- ^ wnetrznych i ukladu odmierzania czasu oraz z jednostek sterujacych pamiecia operacyjna, aryt¬ mometrem i urzadzeniami zewnetrznymi, znamien¬ ny tym, ze przy wspólpracy akumulatora (Rl) jed¬ nostki centralnej (JC) sygnaly operaridcw z pa- 20 mieci operacyjnej (PAO), arytmometru (A) i jed¬ nostek sterujacych urzadzeniami zewnetrznymi (JSKL, JSPK, ON LINE) podaje sie na szyny informacyjne (SZI), z których sygnaly te sa bez¬ posrednio dostepne dla wszystkich jednostek ste- 25 rujacych urzadzeniami zewnetrznymi (JSPK) lub urzadzen zewnetrznych (DRUK) oraz dla arytmo¬ metru (A) pamieci operacyjnej (PAÓ), natomiast sygnaly rozkazów podaje sie z pamieci operacyj¬ nej (PAO) za posrednictwem rejestru rozkazów jednostki centralnej (JC) na szyny rozkazowe (SZR), z których sygnaly te sa bezposrednio do¬ stepne dla dekoderów (DEK) wszystkich jednostek sterujacych (JSDK, JSKL, JSLS, JSAT, JSPA, JSPK, ON LINE).
  2. 2. Sposób wedlug zastrz. 1, znamienny tym, ze jednostka sterujaca pamieci operacyjnej (JSPA) adresuje sie pamiec operacyjna (PAO) za pomoca licznika adresowego pamieci i licznika adresowego bufora, które sa niezalezne i realizuja operacje zwiekszania lub zmniejszania zawartosci o 1.
  3. 3. Sposób wedlug zastrz. 1, znamienny tymy ze realizacje podprogramów prowadzi sie wykorzy¬ stujac licznik adresowy programu jednostki cen¬ tralnej (JC), którego stan zapamietywany Jest w stosie adresowym podprogramów (LA) z dekode¬ rem (DEK) posiadajacym bezposredni dostep do szyn rozkazowych (SZR), przy czym ostatni z ad¬ resów zapamietanych w stosie adresowym pod¬ programów (LA) moze byc programowo modyfiko¬ wany.
  4. 4. Sposób wedlug zastrz. 1, znamienny tym, ze do obydwu rejestrów wejsciowych (RA, RB) aryt¬ mometru (A) podaje sie jedynie ta czesc bajtu z szyn informacyjnych (SZI), która stanowi kod; bi¬ narny cyfry, zas wynik z arytmometru (A) po¬ daje sie na szyny informacyjne (SZI) uzupelniajac kod cyfry do pelnego bajtu i wprowadzajac korek¬ te dziesietna w ukladzie pamieci PROM.114 401 MAXÓ I, wnj \m\ hl i, *-* . bas I wtti .1 | {irrlf | II tsS *e* J^JTJTJTjTJTJTTL^^ 2E& STB 9LOCZ | T Fig.2 PL
PL20403778A 1978-01-17 1978-01-17 Method for data collecting and processing PL114401B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL20403778A PL114401B1 (en) 1978-01-17 1978-01-17 Method for data collecting and processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL20403778A PL114401B1 (en) 1978-01-17 1978-01-17 Method for data collecting and processing

Publications (2)

Publication Number Publication Date
PL204037A1 PL204037A1 (pl) 1979-04-09
PL114401B1 true PL114401B1 (en) 1981-01-31

Family

ID=19987084

Family Applications (1)

Application Number Title Priority Date Filing Date
PL20403778A PL114401B1 (en) 1978-01-17 1978-01-17 Method for data collecting and processing

Country Status (1)

Country Link
PL (1) PL114401B1 (pl)

Also Published As

Publication number Publication date
PL204037A1 (pl) 1979-04-09

Similar Documents

Publication Publication Date Title
US3940745A (en) Data processing unit having a plurality of hardware circuits for processing data at different priority levels
EP0185258B1 (en) Microprocessor system
US4403284A (en) Microprocessor which detects leading 1 bit of instruction to obtain microcode entry point address
US4694391A (en) Compressed control decoder for microprocessor system
US4402044A (en) Microprocessor with strip layout of busses, ALU and registers
GB2171230A (en) Using 8-bit and 16-bit modules in a 16-bit microprocessor system
US5657484A (en) Method for carrying out a boolean operation between any two bits of any two registers
US4300195A (en) CMOS Microprocessor architecture
US3351909A (en) Information storage and transfer system for digital computers
US4402043A (en) Microprocessor with compressed control ROM
US4460972A (en) Single chip microcomputer selectively operable in response to instructions stored on the computer chip or in response to instructions stored external to the chip
US6052522A (en) Method and apparatus for extracting data stored in concatenated registers
JPH0155499B2 (pl)
US4667285A (en) Microcomputer unit
US3568158A (en) Program and subroutine data storage and retrieval equipment
US4153942A (en) Industrial control processor
JPS6042966B2 (ja) デ−タ処理システム
PL114401B1 (en) Method for data collecting and processing
US6795911B1 (en) Computing device having instructions which access either a permanently fixed default memory bank or a memory bank specified by an immediately preceding bank selection instruction
EP0020972A1 (en) Program controlled microprocessing apparatus
EP0114683A2 (en) Arithmetic unit
US5619714A (en) Microcomputer having an instruction decoder with a fixed area and a rewritable area
US4630194A (en) Apparatus for expediting sub-unit and memory communications in a microprocessor implemented data processing system having a multibyte system bus that utilizes a bus command byte
US3290655A (en) Program control for data processing machine
GB2156551A (en) Data processor