Opis patentowy opublikowano: 30.11.1981 111309 Int.CL2H02H3/06 CZYTELNIA V--«Klb Polotowego I Twórcy wynalazku: Jan Lyskanowski, Piotr Rzemieniewski Uprawniony z patentu: Instytut Elektrotechniki, Warszawa (Polska) Uklad do samoczynnego ponownego zalaczania linii elektroenergetycznych zwlaszcza linii srednich napiec Wynalazek dotyczy ukladu do samoczynnego po¬ nownego zalaczania linii elektroenergetycznych zwlaszcza linii srednich napiec.Znane dotychczasowe uklady do samoczynnego ponownego zalaczania maja jako czlony czasowe mechanizmy zegarowe lub zestawy przekazników programowych. Znane sa tez uklady w których ja¬ ko czlony czasowe zastosowano uklady RC, w któ¬ rych czas opóznienia jest czasem ladowania lub rozladowania kondensatora przez opornik. Plynna regulacj? czasu opóznienia ukladów RC przepro¬ wadza sie zmianami rezystancji w obwodzie RC lub zmianami napiecia zasilajacego. Uklady tego typu skladaja sie z przekazników czasowych, przekazni¬ ków posredniczacych, liczników cykli dzialania i sa budowane niezaleznie do jednokrotnego lub dwu¬ krotnego dzialania, bez mozliwosci przyspieszania dzialania zabezpieczenia.Celem wynalazku jest uzyskanie uniwersalnego ukladu samoczynnego ponownego zalaczania, a za¬ daniem technicznym jest opracowanie ukladu sa¬ moczynnego ponownego zalaczania linii energetycz¬ nych, zwlaszcza srednich napiec, zawierajacego no¬ woczesne uklady elektroniczne i przekazniki po¬ sredniczace, a tym samym uniwersalnego i proste¬ go, przystosowanego do jednokrotnego i dwukrot¬ nego samoczynnego ponownego zalaczania.Cel ten osiagnieto w ukladzie wedlug wynalazku, którego istote stanowi polaczenie pierwszego wej¬ scia bloku logicznego generujacego impuls na za^ 2 kaczanie i odmierzajacego czasy przerw beznapie- ciowych oraz czasy blokad, a takze sterujacego licznikami cykli dzialania, z siódmym wyjsciem bloku przyspieszenia dzialania zabezpieczenia i jed- 5 noczesnie z wyjsciem czlonu zwlocznego zabezpie¬ czenia. Drugie wejscie bloku logicznego jest przy¬ laczone do zestyku zwiernego pierwszego przekaz¬ nika i zestyku rozwiernego trzeciego przekaznika, przy czym cewka przekaznika pierwszego jest 10 przylaczona do zestyków drugiego i trzeciego ste¬ rownika, a cewka przekaznika trzeciego — do ze¬ styków czwartego i piatego lacznika. Wejscie trzecie bloku logicznego jest polaczone z zestykiem zwier- nym przekaznika piatego, którego cewka jest przy- 15 laczona do szóstego zestyku lacznika. Wyjscia pierwsze i drugie bloku logicznego sa przylaczone do wejsc siódmego i ósmego bloku przyspieszania dzialania zabezpieczenia, natomiast wejscie trzecie bloku logicznego jest przylaczone do cewki prze- 20 kaanika czwartego, dostarczajacego impulsu na za¬ laczenie wylacznika. Wyjscie czwarte bloku logicz¬ nego jest dolaczone do uzwojen liczników cykli wylacz-zalacz i wylacz-zalacz-wylacz, natomiast wyjscie piate — do uzwojen liczników cykli wy- 25 lacz-zalacz-wylacz-zalacz oraz wylacz-zalacz-wy- lacz-zalacz-wylacz.Drugie konce liczników wylacz-zalacz i wylacz- -zalacz-wylacz-zalacz sa przylaczone do zestyku rozwiernego styku przelacznego szóstego przekazni- M ka, którego zestyk zwiemy tego styku przelacznego 111 309111 309 jest polaczony przez styk przelaczny przekaznika piatego z drugimi koncami uzwojen liczników wy- lacz-zalacz-wylacz oraz wylacz-zalacz-wylacz-za- lacz-wylacz. Cewka przekaznika szóstego jest pola¬ czona z zestykiem rozwiernym wylacznika, nato¬ miast piate wejscie bloku przyspieszania dzialania zabezpieczenia jest polaczone z wyjsciem czlonu nadpradowego zabezpieczenia.Blok logiczny, którego pierwsze wejscie jest po¬ laczone z wejsciem pierwszym czlonu pamieciowo- -czasowego pierwszego i wejsciem drugim elemen¬ tu logicznego, którego wejscie pierwsze stanowi trzecie wejscie bloku logicznego.Pierwsze wyjscie czlonu pamieciowo-czasowego pierwszego jest przylaczone do drugiego wejscia czlonu wyjsciowego i pierwszego wejscia czlonu pamieciowo-czasowego drugiego, którego wyjscie pierwsze polaczone z wejsciem trzecim elementu logicznego stanowi pierwsze wyjscie bloku logicz¬ nego ,a drugie wyjscie czlonu pamieciowo-czaso¬ wego' drugiego jest przylaczone do trzeciego wej¬ scia czlonu pamieciowo-czasowego pierwszego i do pierwszego wejscia pierwszego czlonu liczników.Wyjscie elementu logicznego jest dolaczone do dru¬ giego wejscia czlonu pamieciowo-czasowego trzecie¬ go, którego drugie wyjscie jest dolaczone do pierw¬ szych wejsc czlonów wyjsciowego, blokady i dru¬ giego czlonu liczników.Drugie wejscie czlonu blokady stanowi drugie wejscie bloku logicznego, natomiast drugie wyjscie czlonu blokady polaczone z drugim wejsciem dru¬ giego czlonu liczników stanowi drugie wyjscie blo¬ ku logicznego, a pierwsze wyjscie czlonu blokady jest polaczone z pierwszym wejsciem trzeciego czlonu pamieciowo-czasowego. Pierwsze wyjscia czlonów pamieciowo-czasowego trzeciego oraz blo¬ kady sa polaczone przez diody z drugimi wejsciami pierwszego czlonu pamieciowo-czasowego i pierw¬ szego czlonu liczników. Pierwsze wyjscia czlonów wyjsciowego oraz pierwszego i drugiego czlonu liczników stanowia kolejno trzecie, czwarte i piate wyjscie bloku logicznego. Blok przyspieszania dzia¬ lania zabezpieczenia, którego piate wejscie jest po¬ laczone przez piaty element logiczny z pierwszym wejsciem drugiego elementu logicznego, którego wyjscie jest dolaczone przez diode do siódmego wyjscia tego bloku. Drugie wejscie drugiego ele¬ mentu logicznego jest przylaczone przez zestyk roz- wierny do wyjscia czwartego elementu logicznego i pierwszego wejscia trzeciego elementu logicznego, którego drugie wejscie stanowi siódme wejscie tego bloku.Wyjscie trzeciego elementu logicznego jest pola¬ czone przez drugi zestyk rozwierny z trzecim wej^ sciem drugiego elementu logicznego, natomiast wej¬ scie czwartego elementu logicznego stanowi ósme wejscie tego bloku. Blok logiczny wyposazony jest w czlon sygnalizacji, którego pierwsze wyjscie jest polaczone poprzez szóste wyjscie tego bloku z siód¬ mym przekaznikiem, natomiast pierwsze wejscie czlonu sygnalizacji jest przylaczone do drugiego wyjscia drugiego czlonu liczników, a drugie wej¬ scie czlonu sygnalizacji jest polaczone poprzez czwarte wejscie tego bloku z zestykiem rozwier¬ nym szóstego przekaznika.Zaleta ukladu wedlug wynalazku jest to, ze za¬ stosowano w nim elektroniczne elementy logiczne i czasowe, zwlaszcza w bloku logicznym i bloku przyspieszania dzialania zabezpieczenia, dzieki cze- 5 mu uzyskuje sie duza dokladnosc i pewnosc dzia¬ lania, przyspieszenie dzialania zabezpieczenia, maly pobór mocy i male gabaryty oraz mozliwosc uzys¬ kania jednokrotnego lub dwukrotnego dzialania.Przedmiot wynalazku przedstawiono w przykla- io dowym wykonaniu na rysunku, na którym fig. 1 przedstawia schemat ideowo-blokowy ukladu samo¬ czynnego ponownego zalaczania linii elektro-ener- getycznych, a fig. 2 przedstawia schemat ideowo- -blokowy bloku logicznego, natomiast fig. 3 sche- 15 mat ideowy bloku przyspieszania dzialania zabez¬ pieczenia.Uklad samoczynnego ponownego zalaczania przedstawiony na rysunku — fig. 1 — zawiera blok logiczny I, blok przyspieszania dzialania zabezpie- 20 czenia II, przekazniki oraz liczniki i wspólpracuje z wylacznikiem W, sterownikiem St, lacznikiem LA i zabezpieczeniem nadpradowo-zwlocznym III.Wyjscie Wy7 bloku przyspieszania dzialania za¬ bezpieczenia II oraz wejscie Wel bloku logiczne- 25 go I sa polaczone z wyjsciem czlonu zwlocznego t zabezpieczenia nadpradowo-zwlocznego III, nato¬ miast bezposrednio do wyjscia czlonu nadprado¬ wego J zabezpieczenia III przylaczone jest wejscie We5 bloku przyspieszania dzialania zabezpiecze- *o nia II, którego wejscia We7 i We8 sa polaczone z wyjsciami Wyl i Wy2 bloku logicznego I. Wej¬ scia We6 bloku II i We2 bloku I sa polaczone i przylaczone do zestyków zwiernego i rozwiernego przekazników Pi i Ps, których uzwojenia przyla- 35 czone sa do zestyków ZS2, ZS3 sterownika St i ze¬ styków ZS4, ZS5 lacznika LA. Do zestyku ZS6 lacznika LA dolaczone jest uzwojenie przekaznika Ps. Drugie styki zestyków ZS4, ZS5 i ZS6 lacznika LA sa dolaczone do przekaznika KZ. 40 Uzwojenie przekaznika Pe jest przylaczone do zestyku rozwiernego wylacznika W. Uzwojenia przekazników P4 i P7 polaczone sa z wyjsciami Wy3 i Wy6 bloku logicznego I. Uzwojenie przekaz¬ nika Ps przylaczone jest do polaczonych szeregowo 45 zestyków zwiernych przekazników Ps i P4, nato¬ miast zestyk zwiemy przekaznika Pt polaczony jest z zestykiem ZS1 sterownika St oraz poprzez zestyk rozwierny z cewka CZ wylacznika W. Zestyki zwiemy przekaznika Ps i rozwierny przekaznika 50 Pe sa polaczone z wejsciami We3 i We4 bloku lo¬ gicznego I. Wyjscia Wy4 i Wy5 bloku logicznego I sa przylaczone do zacisków liczników wylacz-za- lacz WZ i wylacz-zalacz-wylacz WZW oraz wylacz- -zalacz-wylacz-zalacz WZWZ i wylacz-zalacz-wy- 55 lacz-zalacz-wylacz WZWZW.Drugie zaciski liczników wylacz-zalacz WZ i wy- lacz-zalacz-wylacz-zalacz WZWZ sa zwarte i dola¬ czone do zestyku rozwiernego styku przelaeznego przekaznika Pe, natomiast drugie zaciski liczników 60 wylacz-zalacz-wylacz WZW i wylacz-zalacz-wylacz- -zalacz-wylacz WZWZW dolaczone sa przez styk przelaczny przekaznika Ps do zestyku zwiernego styku przelaeznego przekaznika Pe. Cewka prze¬ kaznika Pe polaczona jest z zestykiem kontroli gg stanu zbrojenia napedu wylacznika.111 309 Schemat ideowo-blokowy bloku logicznego I przedstawiony jest na rysunku fig. 2. Blok zawiera czlony pamieciowo-czasowe C, czlony liczników L, czlon blokady B, czlon sygnalizacji S, element lo¬ giczny NI oraz czlon wyjsciowy G. Wejscie Wel 5 bloku logicznego I dolaczone jest do wejscia 1 czlonu pamieciowo-czasowego Cl oraz do wejscia 2 elementu logicznego NI, którego wejscie 1 polaczo¬ ne jest z wejsciem We3 bloku logicznego I, nato¬ miast wejscie 3 polaczone jest z wyjsciem Wyl 10 bloku I oraz wyjsciem a czlonu pamieciowo-czaso¬ wego C2, którego wyjscie b polaczone jest z wej¬ sciem 3 czlonu pamieciowo-czasowego Ci i wej¬ sciem 1 czlonu liczników LI. Wyjscie a czlonu LI stanowi wyjscie Wy4 bloku logicznego I, a wejscie 15 2 polaczone jest z wejsciem 2 czlonu Cl i poprzez diody Dl i D2 przylaczone jest do wyjscia a czlonu C3 oraz do wyjscia a czlonu blokady B i wejscia 1 czlonu C3« Wejscie 2 czlonu pamieciowo-czasowe¬ go C3 polaczone jest z wyjsciem a elementu logicz- 20 nego* NI, natomiast wyjscie b czlonu C3 polaczone jest z wejsciami 1 czlonu blokady B, czlonu licz¬ ników L2 i czlonu wyjsciowego G. Wejscie 2 czlo¬ nu G przylaczone jest do wyjscia a czlonu Cl oraz wejscia 1 czlonu C2, natomiast wyjscie a czlonu 25 G stanowi wyjscie Wy3 bloku I. Wyjscie b czlonu blokady B stanowi wyjscie Wy2 bloku logicznego I i jest równoczesnie dolaczone do wejscia 2 czlonu liczników L2, którego wyjscie b polaczone jest z wejsciem 1 czlonu sygnalizacji S. Wyjscia a czlo- 30 nów L2 i S stanowia wyjscia Wy5 i Wy6 bloku lo¬ gicznego I, którego wejscia We2 i We4 polaczone sa odpowiednio z wejsciami 2 czlonów B i S. Na ry¬ sunku fig. 3 przedstawiono schemat ideowy bloku przyspieszania dzialania zabezpieczenia II, zlozony 35 z elementów logicznych N. Wejscie We5 bloku przyspieszania dzialania zabezpieczenia II jest po¬ laczone przez element logiczny N5 z wejsciem 1 elementu logicznego N2, którego wyjscie jest dola¬ czone przez diode do wyjscia Wy7 tego bloku. 40 Wejscie 2 elementu logicznego N2 jest przylaczo¬ ne przez rozwierny zestyk b do wyjscia elementu logicznego N4 i do wejscia 1 elementu logicznego N3, którego wejscie 2 stanowi wejscie We7 tego bloku. Wyjscie elementu logicznego N3 jest przyla- 45 czone przez zestyk rozwierny a z wejsciem 3 ele¬ mentu logicznego N2, którego wejscie 4 stanowi wejscie We6 bloku przyspieszania dzialania zabez¬ pieczenia II. Wejscie elementu logicznego N4 sta¬ nowi wejscie We8 blokuII. 50 Blok logiczny I zawiera czlon wyjsciowy G gene¬ rujacy impuls na zalaczenie, do którego sa przyla¬ czone czlon pami^ciowo-czasowy Cl odmierzajacy czas pierwszej przerwy beznapieciowej, oraz czlon pamieciowo-czasowy C3 odmierzajacy czas drugiej 55 przerwy beznapieciowej. Do czlonu wyjsciowego G jest równiez przylaczony czlon czasowy C2, który steruje czlonem LI liczników WZ i WZW, a takze czlon blokady B, do którego jest przylaczony czlon L2 liczników WZWZ i WZWZW, sterujacy czlonem 60 sygnalizacji S wylaczenia definitywnego. Blok przyspieszania dzialania zabezpieczenia II sklada sie z elementów logicznych typu NOR oraz z dwóch przelaczników a i b i polaczony jest bezposrednio z czlonem J nadpradowym zabezpieczenia III oraz 65 z wyjsciem czlonu t czasowego zabezpieczenia III, a takze z czlonem blokady B i czlonem czaso¬ wym C2.Pobudzenie ukladu nastepuje przez podanie im¬ pulsu napieciowego z zabezpieczenia na wejscie Wel bloku I. Pobudza sie wtedy czlon Cl. Czlon C3 nie moze zostac pobudzony, gdyz jego wejscie jest blokowane przez „1" logiczne z wyjscia czlonu C2. Po czasie tPi na wyjsciu czlonu Cl nastepuje zmiana stanu z „0" na „1" logiczne, wzbudzaja sie wiec czlony G i C2. Czlon G generuje impuls o czasie trwania ti, który przez przekaznik posredni¬ czacy podawany jest na cewke zalaczajaca wylacz¬ nika, natomiast czlon C2 ze swojego wyjscia blo¬ kuje natychmiast czlon Cl, natomiast z drugiego wyjscia odblokowuje wejscie czlonu C3.Jezeli jednak zalaczenie bylo udane, zabezpiecze¬ nie nie zadziala ponownie i czlon C3 nadal nie zo¬ stanie pobudzony. Po czasie tc czlon C2 wzbudza sie. Nastepuje wtedy zmiana stanu na jego wyj¬ sciach, odblokowuje sie wiec czlon Cl, natomiast pobudza czlon LI, który wysyla impuls do liczni¬ ków WZ i WZW. Licznik WZW nie moze zadzia¬ lac, gdyz jego obwód jest rozwarty przez styki przekaznika Pe, który nie dziala w przypadku za¬ laczenia wylacznika, zadziala'natomiast licznik WZ.Czlony B i L2 nie zostana pobudzone.Uklad wraca do stanu poczatkowego. W przypad¬ ku negatywnego wyniku pierwszej próby zalacze¬ nia zabezpieczenie dziala ponownie. Warunkiem wystapienia dwukrotnego samoczynnego ponowne¬ go zalaczania jest, aby powtórny impuls z zabez¬ pieczenia nadszedl w czasie tc to jest wtedy, gdy pobudzony jest czlon C2.Element logiczny NI jest wtedy odblokowany.Impuls z zabezpieczenia przechodzi wiec na wejscie czlonu C3, który blokuje natychmiast czlon LI licz¬ ników WZ i WZW oraz dodatkowo blokuje czlon Cl (w czasie tc czlon Cl jest blokowany przez czlon C2). Po czasie tPn (czas ponownego zalaczania) na wyjsciu czlonu C3 pojawia sie impuls, który jest rejestrowany przez wejscie pamietajace czlonu. L2.Pobudza sie czlon G generujacy impuls na zalacza¬ nie wylacznika, a takze czlon B, który na czas tb blokuje czlon C3 oraz w dalszym ciagu zapewnia blokowanie czlonów Cl i LI. Po czasie tb czlon B pobudza czlon L2 sterujacy licznikami WZWZ i WZWZW. W zaleznosci od tego, czy drugie zala¬ czenie bylo skuteczne czy tez nie, zadziala jeden z tych liczników. Przestawienie urzadzenia na prace jednokrotna jest realizowane przez podanie napie¬ cia na poziomie logicznym wysokim (logicznego „1") na wejscie We3.Uklad dziala tak, jak w przypadku dwukrotnego samoczynnego ponownego zalaczania przy pozy¬ tywnym wyniku pierwszej próby zalaczenia, z tym ze nie ma mozliwosci pobudzenia czlonu C3, gdyz wejscie tego czlonu jest zablokowane. Czas blokady jest wtedy równy tc. Dzialaja liczniki WZ lub WZW zaleznie od tego, czy zalaczenie bylo udane czy tez nie. Zaden impuls z zabezpieczenia, który nadejdzie w czasie tc, nie pobudzi urzadzenia, na¬ tomiast jesli nadejdzie po czasie tc uklad zadziala w cyklu jednokrotnym z czasem ponownego zala¬ czania tPi.111 309 3 Przy zalaczaniu recznym przez jeden ze styków sterownika St za posrednictwem przekaznika Pi podawane jest logiczne „1" na wejscie We2 bloku logicznego. Pobudza sie czlon B, który blokuje czlony Cl, LI oraz C3. Uklad nie moze zostac wte- s dy pobudzony, jak równiez nie zadziala zaden z liczników. Stan blokady trwa tak dlugo, jak dlugo podawane jest napiecie na wejscie We2, a na¬ stepnie po zaniku tego napiecia jeszcze przez czas tb. Przyspieszenie dzialania zabezpieczenia po 10 pierwszym lub po drugim nieudanym zalaczeniu realizuje blok II. Blok ten zapewnia skracanie czasu dzialania zabezpieczenia nadpradowego J zawsze przed cyklem dzialania, kiedy uklad nie jest odstawiony, a takze po pierwszym nieudanym 15 zalaczeniu, jezeli zestyk a przelacznika jest roz¬ warty i b zwarty, oraz po drugim nieudanym za¬ laczeniu, jezeli zestyk b jest rozwarty i a zwarty.Dzialanie bloku II polega na eliminowaniu opóz¬ nienia wprowadzanego przez czlon zwloczny za- 20 bezpieczenia ,poprzez podawanie impulsu zabezpie¬ czenia nadpradowego J za posrednictwem elementu N5 i N2 bezposrednio na wylacznik oraz na wej¬ scie Wel bloku logicznego w odpowiednich prze¬ dzialach czasowych cyklu dzialania zabezpieczenia 25 zaleznie od nastawienia zestyków a i b przelacz¬ nika bloku przyspieszania dzialania zabezpiecze¬ nia II. PL