PL108585B2 - Programmable system for controlling binary manufacturing processes - Google Patents

Description

Przedmiotem wynalazku jest programowalny uklad sterowania procesów technologicznych binarnych zbu¬ dowany na bezstykowych elementach logicznych, posiadajacy n + 2 wyjsc, oraz n(n + 1) + 1 wejsc, przy czym* w stanie stabilnym tylko jedno wyjscie znajduje sie w stanie wyróznionym.Znane dotychczas programowalne automaty cyfrowe sa ukladami synchronicznymi zawierajacymi genera¬ tor taktujacy oraz elementy reagujace na zbocze impulsów taktujacych, a przez to malo odporne na zaklócenia o charakterze impulsowym.Celem wynalazku jest zastapienie ukladów synchronicznych ukladami asynchronicznymi , a przez to wy¬ eliminowanie niedogodnosci ukladów synchronicznych.Uklad wedlug wynalazku zawiera szereg bloków kombinacyjnych objetych sprzezeniami zwrotnymi. Posia¬ da n + 1 wyjsc ponumerowanych od Qo do Qn oraz wyjscie W i n (n+1) wejsc sterujacych ponumerowanych. xoi, x°2 x()n,xio,xi2,xi3 xin,x20,x21,x23 .......X2n xn0,xnl,xn2 -xn,n -1, oraz wejscie zerujace z.W stanie stabilnym jedno z wyjsc Q i jest rózne od pozostalych co oznacza, ze uklad jest w stanie i -tym. Podanie sygnalu na wejscie xij powoduje przejscie ukladu ze stanu i -tego do stanu j-tego, to znaczy, ze podanie sygnalu na wejscie zmienia stan ukladu pod warunkiem, ze uklad znajduje sie w scisle okreslonym stanie. Natomiast podanie sygnalu na wejscie z spowoduje przejscie ukladu w stan zerowy.Uklad wedlug wynalazku umozliwia latwa realizacje sterowania procesem binarnym, którego algorytm sterowania jest przedstawiony przy pomocy asynchronicznej sieci dzialan.Kazda klatke operacyjna sieci dzialan nalezy przyporzadkowac jednemu wyjsciu , a sygnaly wystepujace w klatkach warunkowych nalezy wprowadzic na odpowiednie wejscia. Dwa lub wiecej ukladów wedlug wyna¬ lazku mozna laczyc ze soba podajac sygnal z wyjscia W jednego ukladu na wejscie z drugiego ukladu co pozwala zastosowac uklad o n stanach do realizacji algorytmów sterowania opisanych siecia dzialan zawierajaca ponad n klatek operacyjnych. Wynalazek przedstawiono na rysunku na którym fig. 1 przedstawia schemat blokowy, a fig. 2 schemat ideowy ukladu dla n=4. Uklad zawiera bloki kombinacyjne BK ponumerowane od 0 do n, blok zerowania BZ, blok wzbudzenia BW i bloki negacji BN. Blok i-ty BKj realizuje funkcje2 108585 Qi = Q0X0i+]«JQjXji+ !V + 1 QjXji * = n=l §jxjO Qi = 0 gflzieiM-2:.. .Qi - wyjscie i-tego bloku BK xji — wejscie ukladu powodujace jego przejscie do stanu i-tego pod warunkiem, ze uklad znajdowal sie w staniej—tym.BlokfiZ realizuje funkcje Qo = z + §0 a blok BW funkcje W = ^ (5i.Dzialanie ukladu jest nastepujace: Uklad znajduje sie w stanie i-tym, to znaczy, zeQi = 0, a pozostale wyjscia Qj = 1 oraz wszystkie sygnaly xij (j = 0,1»2,..ji; j £ 1) sa równe 1. Opisany stan ukladu jest stabilny. SygnalyQj = 1 i xy = 1 powoduja, ze pozo¬ stale bloki BK maja na wyjsciu sygnal zera logicznego, co powoduje, ze blok BKj ma na wyjsciu sygnal jedynki logicznej. Jezeli na wejscie xij podamy sygnal O to na wyjsciu BKj pojawi sie jedynka, która wyzeruje blok BKi.Podanie sygnalu zera logicznego na wejscie z powoduje wyzerowanie sygnalów? Qo wszystkich bloków BK z wyjatkiem BKo co powoduje, ze na wyjsciu BKo pojawia sie jedynka logiczna.Zastrzezenia patentowe 1. Programowalny uklad sterowania binarnych procesów technologicznych skladajacy sie z n+1 bloków kombinacyjnych ponumerowanych od 0 do n, bloku zerowania, bloku wzbudzenia i bloków negacji, znamien¬ ny t y m, ze wyjscie kazdego bloku kombinacyjnego (BK) z wyjatkiem bloku (BKo) polaczone jest z wejsciami pozostalych bloków kombinacyjnych (BKO i do bloku wzbudzenie (BW), a z wejsciami wszystkich bloków (BK) zwyjatkiem (BKo)jest polaczone wyjscie bloku zerowania (BZ), którego jedno wejscie jest podlaczone do wyjscia bloku (BKo) a d° drugiego podany jest sygnal (Z), przy czym wyjscia ukladu sa polaczone z wyjsciami bloku kombinacyjnego (BK) za posrednictwem bloków negaqi (BN). 2. Uklad wedlug zastrz. 1,znamienny tym, ze blok kombinacyjny (BK) realizuje funkcje negacji sumy dwu-wejsciowych iloczynów sygnalów wyjsciowych pozostalych bloków kombinacyjnych (BK) i sygnalów wejsciowych, natomiast blok zerowania (BZ) realizuje funkcje sumy logicznej, blok wzbudzenia (BW) realizuje funkqe iloczynu logicznego, a blok negacji (BN) realizuje funkcje negacji, przy czym podane funkcje sa wlas¬ ciwe, gdy niski poziom napiecia odpowiada sygnalowi „zera logicznego" a wysoki poziom napiecia odpowiada sy¬ gnalowi Jedynki logicznejJ*oraz gdy niski poziom napiecia odpowiada sygnalowi „jedynki logicznej" . a wysoki poziom napiecia odpowiada sygnalowi „zera logicznego".00 Oj 108585 i°2 On BW W BN BN BN BN BZ W ?/ BK, BK2 U] B*n *t*x ** w* *nf wg *n2 *0n*tn*2n Fig.1 Crt-" *10 *20 *S» fy *01 *21 *3i %1 x02 *Q *32 *42 *03 *13 *23 \s *(X *H *26 *# Fig. 2 PL

Claims (2)

1. Zastrzezenia patentowe 1. Programowalny uklad sterowania binarnych procesów technologicznych skladajacy sie z n+1 bloków kombinacyjnych ponumerowanych od 0 do n, bloku zerowania, bloku wzbudzenia i bloków negacji, znamien¬ ny t y m, ze wyjscie kazdego bloku kombinacyjnego (BK) z wyjatkiem bloku (BKo) polaczone jest z wejsciami pozostalych bloków kombinacyjnych (BKO i do bloku wzbudzenie (BW), a z wejsciami wszystkich bloków (BK) zwyjatkiem (BKo)jest polaczone wyjscie bloku zerowania (BZ), którego jedno wejscie jest podlaczone do wyjscia bloku (BKo) a d° drugiego podany jest sygnal (Z), przy czym wyjscia ukladu sa polaczone z wyjsciami bloku kombinacyjnego (BK) za posrednictwem bloków negaqi (BN).
2. 2. Uklad wedlug zastrz. 1,znamienny tym, ze blok kombinacyjny (BK) realizuje funkcje negacji sumy dwu-wejsciowych iloczynów sygnalów wyjsciowych pozostalych bloków kombinacyjnych (BK) i sygnalów wejsciowych, natomiast blok zerowania (BZ) realizuje funkcje sumy logicznej, blok wzbudzenia (BW) realizuje funkqe iloczynu logicznego, a blok negacji (BN) realizuje funkcje negacji, przy czym podane funkcje sa wlas¬ ciwe, gdy niski poziom napiecia odpowiada sygnalowi „zera logicznego" a wysoki poziom napiecia odpowiada sy¬ gnalowi Jedynki logicznejJ*oraz gdy niski poziom napiecia odpowiada sygnalowi „jedynki logicznej" . a wysoki poziom napiecia odpowiada sygnalowi „zera logicznego".00 Oj 108585 i°2 On BW W BN BN BN BN BZ W ?/ BK, BK2 U] B*n *t*x ** w* *nf wg *n2 *0n*tn*2n Fig.1 Crt-" *10 *20 *S» fy *01 *21 *3i %1 x02 *Q *32 *42 *03 *13 *23 \s *(X *H *26 *# Fig. 2 PL