Przedmiotem wynalazku jest urzadzenie do numeryczne¬ go zwielokrotnienia, nalezy ono do dziedziny transmisji cyfrowech.Zasada zwielokrotniania numerycznego jest znana: n cia¬ gów numerycznych, o danych rytmie, doprowadzonych poprzez n kanalów, nazwywanych wejsciowymi jest zwie¬ lokrotniane i przeplatane w czasie, celem utworzenia jed¬ nego ciagu o szybkim rytmie, doprowadzonego do kanalu, nazwanegowychodzacym.Dla przeprowadzeniatej operacji zwielokrotnienia — prze¬ platania, niezbedne jest zapewnienie ciagom wejsciowym wzajemnej pomiedzy soba synchronizacji. Ciagi te w istocie sa jedynie plesiochroniczne, to znaczy, ze maja ten sam rytm nominalny lecz pochodza od niezaleznych zegarów, które miedzy soba nie sa zsynchronizowane, stad momenty wyste¬ powania poszczególnych taktów, nie moga byc scisle takie same. Te ciagi plesiochroniczne zostaja zsynchronizowane przez nadanie im wszystkim nieco szybszego rytmu, od tego jaki moze wystapic w kazdym z przychodzacych ciagów. Ta róznica przelotnosci zostaje skompensowana przez wlaczanie do kazdego ciagu dodatkowych bitów, czyli tak zwanego dopelniania. Po stronie odbioru kanalu, tu nazwanego wychodzacym, krotnica odbiorcza powinna rozpoznawac w ciagu zwielokrotnionym (szybkim) bity dopelniania, przynalezne do kazdego z wlasciwych kanalów przychodzacych i wydzielic je z niego, aby móc prawidlowo odtworzyc ciagi powolne. Dla przeprowadzenia tego, bity dopelniania w zwielokrotnionym ciagu musza zajmowac scisle ustalone polozenia a ponadto konieczne jest równiez umieszczenie w ustalonych polozeniach sygnalów informa- 10 15 20 25 30 cyjnych, zwanych oznaczeniami dopelniania, które informu¬ ja, czy dopelnianie bylo w istocie stosowane.Ciag zwielokrotniony, o rytmie nieznacznie szybszym od n razy powiekszonego, najwiekszego z rytmów, osia¬ ganych w ciagach powolnych, dzieli sie na kolejne ramki, charakteryzujace sie wystepowaniem szczególnego, powta¬ rzanego w kazdej ramce sygnalu, zwanego blokowaniem tamki, ramki te zawieraja zestaw przekazywanych elemen¬ tów binarnych o okreslonej liczbie bitów.Kazda ramka zawiera: elementy binarne, zawierajace in- formaqe, które maja byc przekazane i które pochodza z ciagów powolnych, w tym przypadku mówi sie o elemen¬ tach binarnych, czyli o bitach informacyjnych.Elementy binarne wypelniajace zawieraja: systematy¬ cznie wlaczane elementy tworzone przez: sygnaly bloko¬ wania ramki, ewentualnie razem z pomocniczymi bitami, calosc takiego zespolu nosi nazwe poczatkuwego znaku identyfikacji ramki, sygnaly oznaczania dopelniania, wlas¬ ciwe dla kazdego z kanalów wejsciowych oraz ewentualne sygnaly dopelniania dla róznych kanalów wejsciowych.W znanych systemach zwielokrotniania kazde z urzadzen kanalowych odbiera ciag numeryczny powolny, poczem wszystkie te ciagi zostaja doprowadzone do synchronizmu przez dodawanie odpowiednich bitów dopelniania, urzadze¬ nia zwielokrotnienia na podstawie tych ciagów zsynchroni¬ zowanych wytwarzaja ciag zwielokrotniony.Urzadzenia kanalowe dysponuja srodkami niezbednymi dla dokonania w powolnych ciagach dopelniania i wprowadzania bitów oznaczania dopelniania w ciagach juz zsynchronizo¬ wanych w ten sposób, azeby te ostatnie, dochodzace do 108 542108 542 3 urzadzenia zwielokrotniajacego, byly przystosowane do przeplatania pomiedzy soba elementów binarnych.Dla wykonania tego potrzebne jest, aby kazdy z zespolów kanalowych otrzymywal od urzadzenia zwielokrotniania informacje, co do rytmu ciagu zwielokrotnionego, co do czestotliwosci ramki, umieszczania elementów binarnych oznaczenia dopelnienia, przynaleznych odpowiedniemu kanalowi wejsciowemu.W takim wykonaniu liczba polaczen pomiedzy urzadze- niami kanalowymi i urzadzeniami zwielokrotniania jest duza, co sprawia, ze przy duzej przelotnosci wejsciowej i duzej liczbie kanalów wejsciowych, realizacja okablowania jest trudna.Celem wynalazku jest zmniejszenie tej liczby polaczen a zatem, co z tego wynika — zwiekszenie mozliwosci zwielokrotniania. \ "* ] Urzadzenie wedlug wynalazku równiez zawiera urzadze¬ nia? kanalowe, polaczone; z urzadzeniem zwielokrotnienia lecz dla uzyskania zamierzonego celu urzadzenia, zastoso¬ wane w tych dwóch typach sprzetu, sa rózne od uzywanych poprzednio.Wedlug wynalazku, kazde z urzadzen kanalowych, prze¬ syla do urzadzenia zwielokrotnienia sygnal zadania dopelnie¬ nia, wlaczonego do zsynchronizowanego ciagu w okreslo¬ nym polozeniu, sygnal ten odczytany przez urzadzenie zwielokrotniajace spowoduje, ze to ostatnie wlaczy do ciagu zwielokrotnionego bity oznaczania dopelnienia i zezwoli odpowiedniemu urzadzeniu kanalowemu na wykonanie dopelnienia.Wynalazek dotyczy szczególnie urzadzenia do zwielo¬ krotnienia n ciagów numerycznych plesiochronicznych o indywidualnych rytmach Ri przy czym i = 1,..., n, uzyskujac ciag numeryczny o rytmie R, dzielacy sie na kolejne ramki, zawierajace w okreslonych polozeniach znak identyfikacyjny, co najmniej jeden zespól, zlozony z n bitów oznaczania dopelnienia i najwyzej jednego bitu dopelnienia na kazdy doprowadzony ciag. Urzadzenie za¬ wiera n urzadzen kanalowych i jedno urzadzenie zwielo¬ krotnienia a wyliczajac szczególowo, zlozone z ukadu zwielokrotnienia dla utworzenia szybkiego ciagu i srodków do wypracowania, w oparciu o rytm R, sygnalu zegara o rytmie równym n-tej czesci rytmu R, stwarzajac w ten sposób „dziury" dla systematycznego rozmieszczania bitów wypelnienia i sygnalu, synchronizujacego ramke, gdzie kazde z urzadzen kanalowych jest zaopatrzone w uklad wstrzymujacy dzialanie zegara, zespól pamieciowy, dziala¬ jacy buforowo, sterowany dla zapisu zegarem o rytmie Ri oraz dla odczytu przez sygnal wyjsciowy z ukladu wstrzy¬ mywania dzialania w celu umozliwienia przejscia ciagu numerycznego, wchodzacego z rytmem Ri i wydawa¬ nego z innym rytmem, komparator fazy pomiedzy zegarem oraz zegarem o rytmie Ri, i uklad rozkazów dopelnienia dla potwierdzenia wyniku dokonanego porównania na podstawie pierwszego pojawiajacego sie sygnalu oraz jesli wynik tego wymaga dla opracowania sygnalu sterowania ukladu wstrzy¬ mywania dzialania. Urzadzenie charakteryzuje sie tym, ze kazde z urzadzen kanalowych zawiera srodki dla wlaczania do wychodzacego ciagu ukladu pamieciowego w czasie trwania sygnalu, sygnalu zadania dopelnienia w zaleznosci od potwierdzonego wyniku, gdy ciag numeryczny wycho¬ dzacy zostaje przeslany do ukladu zwielokrotnienia oraz charakterystyczne tym, ze uklad zwielokrotniania zawiera srodki potrzebne do odczytania kazdego z n sygnalów zada¬ nia dopelnienia, gdy elementy odczytu polecaja ukladowi zwielokrotnienia rozkazu wtracenia bitów oznaczenia 4 dopelnienia w szybkim ciagu numerycznym i zawiera elementy do opracowania w zaleznosci od wyników odczytu sygnalów zezwolenia na przeprowadzenie dopelnienia wy¬ dajac ukladom odpowiednie polecenia. 5 Przedmiot wynalazku przedstawiony jest w przykladzie wykonania na rysunku, który przedstawia urzadzenie zlozone z czterech kanalów wejsciowych o normalnej przelotowosci 2,048 M bit/s, przy czym odpowiadajacy im ciag zwielo¬ krotniony pracuje z rytmem 8,448 M bit/s, w szczególnosci io fig. 1 przedstawia budowe znormalizowanej ramki w zwielo¬ krotnionym ciagu o przelotnosci 8,448 M bit/s, fig. 2 — schemat urzadzenia, fig. 3 — urzadzenie kanalowe, pola¬ czone z urzadzeniem zwielokrotnienia, fig. 4 — szczegól urzadzenia z fig. 2 i 3, fig. 5 — wykres przebiegów czaso- 15 wych.Na fig. 1 przedstawiona jest ramka ciagu 8.448 M bit/s, zwielokrotnionego powstala z czterech skladowych ciagów po 2,048 M bit/s. Ramka tego ciagu liczy 848 elementów binarnych i jest podzielona na cztery odcinki Sa...Sd, 20 kazdy po 212 elementów binarnych. Pierwszy odcinek za¬ czyna sie 10 bitami blokowania bramki VT z nastepujacymi po nich dwoma bitami pomocniczymi BS, te 12 bitów sta¬ nowi slowo o charakterze indentyfikacyjnym.Odcinki Sb, Sc i Sd zaczynaja sie odpowiednio od grup 25 Ib, Ic oraz Id, kazda z nich zawiera cztery bity dopelnienia przy czym pierwszy bit kazdej z tych grup dotyczy pierw¬ szego ciagu skladowego, drugi bit drugiego ciagu sklado¬ wego itd., jak pokazano na fig. 1 z oznaczeniami 1, 2, 3 i 4 umieszczonymi ponizej przedstawionych polozen bitów. 30 Bity dopelnienia, zajmuja cztery miejsca bitowe, two¬ rzace grupe J, nastepujac po miejscach przeznaczonych dla bitów oznaczenia dopelnienia czwartego odcinka Sd.Pierwsze miejsce grupy J jest przydzielane pierwszemu skladowemu ciagowi, drugie miejsce drugiemu skladowemu 35 ciagowi, itd Jest równiez co najwyzej jeden bit dopel¬ nienia na ramke i na jeden kanal wejsciowy. Gdy w danej ramce jeden, lub kilka, kanalów wejsciowych nie ma (nie maja) bitu dopelnienia, przydzielone temu kanalowi miejsce w grupieJ zostaje zajete przez bit informacyjny, pochodzacy 40 z odpowiedniego wejsciowego ciagu.Pierwszy odcinek Sa zawiera zatem 200 bitów informa¬ cyjnych, czyli po 50 na kanal wejsciowy, odcinki Sb i Sc zawieraja 208 bitów, czyli po 52 na kanal wejsciowy, dla czwartego odcinka Sd, ilosc ta zmienia sie od 204 do 208 45 w zaleznosci od ramki, czyli po 51 do 52 na jeden kanal wejsciowy.Na fig. 2, cztery ciagi numeryczne plesiochroniczne Tl—T4, o rytmach odpowiednio od RI—R4 i o znamiono¬ wej przelotowosci 2,048 M bit/s doplywaja do czterech 50 urzadzen kanalowych 11, 12, 13 i 14, które otrzymuja poza tym inna droga odpowiednio rytmy RI—R4. Urzadzenie zwielokrotnienia 5 tworzy szybki ciag T, o przelotnosci 8,448 M bit/s, wielokrotny z ciagów Tl, T2, T3 i T4.Urzadzenie zwielokrotnienia 5 przesyla do urzadzen ka- 55 nalowych 11—14 odpowiednio grupe sygnalów FI—F4, jak równiez sygnal zegara HL.Kazdy z sygnalów FI—F4 jest sygnalem zlozonym, zawierajacym sygnal synchronizacji ramki a gdy dla odpo¬ wiedniego kanalu potrzebne jest dopelnianie, sygnal zez- eo wolenia dopelniania.Sygnal HL otrzymywany jest z zegara o rytmie R* 2,112 M bit/s stanowiacym jedna czwarta rytmu 8,448 M bit/s, przy czym zostaja usuniete impulsy odpowiadajace elementom binarnym o charakterze identyfikacyjnym i oz- 65 naczania dopelniania.108 542 Dwanascie bitów charakteru identyfikacyjnego w ciagu zwielokrotnionym T o rytmie R odpowiada trzem impulsom zegara o rytmie R* tak samo kazda z grup trzech grup Ib, Ic oraz Id o czterech bitach okreslajacych dopelnianie (fig. 1) odpowiada jednemu impulsowi zegara o rytmie R\ Zegar HL zawiera zatem „dziure" trzyimpulsowa na po¬ czatku ramki i „dziure"jednoimpulsowa na poczatku drugie¬ go, trzeciego i czwartego odcinka ramki.Urzadzenia kanalowe od 11—14 wysylaja w kierunku urzadzenia zwielokrotnienia 5 ciagi T*l—"F4, uzyskiwane odpowiednio przez synchronizacje ciagów Tl—T4, które maja rytm R*. Umieszczenie znaku identyfikaqi powoduje wtracanie sygnalu zadania dopelnienia do kazdego z ciagów Tl—T'4.Nafig. 3 przedstawiono szczególowo strukture urzadzenia kanalowego 11 oraz urzadzenia zwielokrotnienia 5.Urzadzenie kanalowe 11 zawiera uklad 15, odbierajacy na pierwszym wejsciu sygnal zegara HL i na drugim wejsciu sygnal OJ1 rozkazu dopelnienia, którego zadaniem jest wstrzymac impuls zegara HL, gdy zachodzi potrzeba do¬ pelniania. Z ukladu 15 wyplywa sygnal HL1. Zespól pa¬ mieciowy 16 otrzymujacy ciag Tl i sterowany dla zapisu z zegara o rytmie Rl i dla odczytu z zegara HL1, ma za zadanie wytworzenie ciagu T"l wyszukujac w rytmie R* dziury, pojawiajace sie przy odczycie przy pomocy zegara I-IL1, co w ciagu T'1 wyraza sie powtórzeniem binarnego elementu poprzedniej informacji.Znany fest sposób realizacji takiego zespolu pamiecio¬ wego f/rzy uzyciu pamieci buforowej 17, przyjmujacej ciag Tl, utworzonej z grupy przerzutników i grupy ukladów logicznych (bramek), ukladu polecen zapisu pamieci 18, otrzymujacego zegarowy rytm Rl i ukladu polecen odczy¬ tów pamieci 19, dzialajacego od impulsów zegara HL1, uklady 16 i 19 utworzone sa przy uzyciu liczników Johnsona.Dla uwzglednienia odchylen w kanalach wejsciowych w odniesieniu do przelotowosci nominalnej a takze wejscio¬ wego jittera korzystne jest stosowanie ósemkowych liczni¬ ków typu Johnsona, na osmiu wyjsciach których uzyskuje sie osiem sygnalów, oznaczanych podwójnymi kreseczkami przesunietych w czasie przy czestotliwosci zegara steruja¬ cego, to znaczy w stosunku do rytmu Rl dla licznika 18 i do rytmu HL1 dla licznika 19.Dzialanie takiego zespolu jest nastepujace, kazdy z prze¬ rzutników pamieci buforowej 17, w liczbie osmiu przyj¬ muje na wejsciu ciag Tl i jest sterowany jednym z osmiu wyjsc licznika 18. Takie wykonanie pozwala zarejestrowac pierwszy a nastepnie dziewiaty i jeszcze pózniej siedemnasty bit z sekwencji ciagu Tl na pierwszym ukladzie przerzut- nikowym. Bit drugi a nastepnie, dziesiaty i dalej osiemnasty, ...na drugim przerzutniku itd. przy czym kazdorazowo informaqa zostaje przechowywana w czasie osmiu impulsów zegara. W ten sposób realizuje sie transformate szeregowo- -równolegla. Bramka I sterowana osmioma sygnalami wyjs¬ ciowymi licznika 19 jest skojarzona z kazdym z przerzut¬ ników. Bramki te na wyjsciu przekazuja wartosc, pobrana przez przerzutnik, w trakcie odcinka czasowego, okreslo¬ nego przez licznik 19. Wszystkie sygnaly odczytu zostaja zgromadzone przez funkcje LUB, która umozliwia doko¬ nanie transformacji równoleglo-szeregowej i wytwarza na wyjsciu ciag numeryczny T"l.Komparator fazy 20 pomiedzy zegarami Rl i HL1 na pierwszej grupie wejsc otrzymuje sygnaly wyjsciowe licz¬ nika 18 a na drugiej grupie wejsc otrzymuje sygnaly wyjscio¬ we licznika 19. Komparator ten, znanego typu, pozwala na wykrywanie kazdego przypadku zachodzenia na siebie sygnalu progresji zapisu dzialajacego na przerzutnik ukladu pamieciowego 17 i sygnalu progresji odczytu, dzialajacego na bramke skojarzona z przerzutnikiem.Z wyjscia C komparatora 20 sygnal rozkazu dopelnienia 5 zostaje doprowadzony do ukladu 21, do którego doprowa¬ dzony zostaje ponadtosygnal FI i który z pierwszego wyjscia wysyla sygnal OJ1 a z drugiego i trzeciego wyjscia sygnaly U i V, doprowadzane do ukladu 22, przeznaczonego do wlaczania rozkazu dopelniania. Uklad 22 odbiera ponadto 10 ciag T"l i wydaje ciag Tl.W sklad urzadzenia do zwielokrotnienia 5 wchodzi uklad odczytu sygnalów zadania dopelnienia 23, uklad do opracowania sygnalów sterowania rozkazów 24, uklad do opracowania sygnalów FI—F4 25 i uklad zwielokrotniania 15 25. Sygnaly dotycza jedynie kanalów 2,3,4 zostaly przedsta¬ wione liniami przerywanymi. Uklad 23 w pierwszej grupie wejsc przyjmuje ciagi T'1^T4 i w drugiej grupie wejsc synchronizacyjne sygnaly L oraz M, pochodzace z ukladu 24, który ze swej strony otrzymuje rytm R i wysyla rytm 20 zegara HL.Uklad 26 opracowuje sygnaly FI—F4 na podstawie pierwszej grupy czterech sygnalów Zl—Z4, dostarczanych prez uklad 23 oraz informacji pochodzacych z ukladem 24 a dotyczacych z jednej strony synchronizacji ramki a z dru- 25 giej strony umieszczenia dopelnien. Druga grupa czterech sygnalów PI—P4, pochodzacych z ukladu 23 zostaje wyslana do ukladu zwielokrotniania 25, który ponadto otrzmymuje ciagi "PI—T*4 a takze rytm R oraz informacje dotyczaca czestotliwosci ramki z ukladu 24. Ciag zwielo- 30 krotniony T jest wydawany przez uklad zwielokrotnien 25.Sygnaly L, M, Zl oraz PI beda szczególowo opisane w zwiazku z fig. 4 i 5. Sygnaly Z2—Z4 sa oczywiscie analo¬ giczne do sygnalu Zl a sygnaly P2—P4 do sygnalu PI.Na fig. 4 przedstawiono szczególowo uklady 15, 21 i 22 35 urzadzenia kanalowego 11 jak równiez uklad 231, który odpowiada czesci ukladu 23, dotyczacej kanalu 1 oraz uklad 261 do opracowania sygnalu FI a stanowiacy fragment ukladu 26. Sygnaly F2, F3 oraz F4 sa opracowywane za pomoca ukladów identycznych do ukladu 261, a uklad 23 40 zawiera dla kazdego kanalu uklad identyczny do ukladu 231.Uklad rozkazów dopelniania 21 zawiera pierwszy prze¬ rzutnik 27, do wejscia którego D jest stale doprowadzana jedynka „1" logiczna, a jego zegarowe wejscie jest polaczone 45 z wyjsciem C komparatora fazy 20 (fig. 3). Wyjscie Q przerzutnika 27, które dostarcza sygnalu X jest z jednej strony polaczone z pierwszym wejsciem pierwszej bramki 28 NIE, I, która na drugim wejsciu otrzymuje sygnal FI, i z drugiej strony z wejsciem D drugiego przerzutnika 29, 50 którego wejscie zegarowe otrzymuje odwrócony sygnal FI za pomoca drugiej bramki negacyjnej 30 NlE I. Wyjscie Q przerzutnika 29 polaczone jest z trzecia bramka negacyjna 31 NIE/I, która na drugim wejsciu otrzymuje sygnal FI.Wyjscie Q przerzutnika 29 wydaje sygnal Y doprowadzony 55 do pierwszego wejscia czwartej bramki 32 NIE/I do której drugiego wejscia doprowadzony zostaje sygnal FI. Wyjscie bramki 32 nakazuje ustawianie na zero przerzutnika 29.Uklad wstrzynania 15 impulsów zegarowych HL jest utworzony przez pierwsza bramke negacyjna 33 NIE/I, 60 otrzymujaca z jednej strony impulsy zegarowe HL, a z dru¬ giej strony sygnal z wyjscia bramki 32, oraz z bramki od¬ wracajacej 34, która odwraca sygnal wyjsciowy bramki 33 i dostarcza sygnalu HL1.Uklad do wlaczania sygnalu zadania dopelnienia 22 65 zawiera pierwsza bramke negacyjna NIE/I 35, otrzymujaca103 542 7 z jednej strony ciag numeryczny T"l i z drugiej strony sygnal wyjsciowy V z bramki 31, przy czym wyjscie bramki 35 pozostaje w polaczeniu z wejsciem drugiej bramki negacyjnej 36 NIE/I, której drugie wejscie otrzymuje sygnal wyjsciowy U z bramki 28.Bramka 36 wytwarza na wyjsciu ciag "PI.Uklad odczytu sygnalu zadania dopelniania 231 zawiera przerzutnik 37 do wejscia którego D doprowadzony zostaje ciag "FI i który jest synchronizowany przez sygnal L, wy¬ pracowany przezuklad 241 ma czestotliwosc ramki.Sygnal ramki zostanie opisany dalej w zwiazku z fig. 5.Wyjscie Q przerzutnika 37, które dostarcza sygnalu Zl do bramki negacyjnej NIE/I, która otrzymuje pozatem z ukladu 24 sygnal M, który ma czestotliwosc ramki i w jednym okre¬ sie zawieratrzy impulsyznajdujace sie w miesjcach odpowia¬ dajacych oznaczaniu dopelniania. Sygnal wyjsciowy PI z bramki 38 zostaje podany do ukladu zwielokrotnienia 25 i pozwala na wtracenie do ciagu wielokrotnego T bitów oznaczenia dopelniania, przynaleznych do kanalu 1.Uklad 261 opracowuje sygnal FI na podstawie sygnalu sygnalizacji ramki S i sygnalu umieszczenia dopelniania E, obydwa te sygnaly wytwarzane w ukladzie 24, maja czestotliwosc ramki i zostaja umieszczone w polozeniach czasowych przewidzianych w ciagu zwielokrotnionym dla odpowiedniego znaku identyfikacyjnego grupy bitów ewentualnego dopelniania. Uklad 261 jest utworzony z pierwszej bramki negaqi 39 NIE/I, otrzymujacej z jednej strony sygnal Zl i z drugiej strony sygnal E oraz z drugiej bramki negacji 40 NIE/I, która dostarcza sygnalu FI na podstawie sygnalu wyjsciowego El z bramki 39 i z negowa¬ nego sygnalu S, przy czym sygnal El stanowi sygnal zez¬ walajacy na dopelnianie, w kanale 1.Na fig. 5 przedstawiono wykres czasowy odnoszacy sie do podstawowych sygnalów pokazanych na fig. 4, które to sygnaly dotycza ramki z zastosowaniem dopelniania, przy czym w nastepnej z kolei rozpatrywanej, tytulem przy¬ kladu, ramce dopelniania nie znajduje zastosowania.Litera a oznaczono ciag impulsów zegara HL, w którym na poczatku pierwszej ramki wystepuje „dziura" t wielkosci trzech impulsów, odpowiadajaca znakowi o charakterze identyfikacyjnym i dalej trzy „dziury" tl, t2 oraz t3, kazda po jednym impulsie, odpowiadajace odpowiednio grupom bitów oznaczania dopelniania Ib, Ic i Id. Dla drugiej bramki zostaly przedstawione jedynie „dziury" t', analogiczna do t i „dziura" t'3, analogiczna do t3.Litera b oznaczono sygnal C wypylywajacy z kompara¬ tora fazy 20, a litera c sygnal X z bezposredniego wyjscia przerzutnika 27. Gdy przerzutnik 27 znajduje sie w pozycji „0" logicznego, pojawienie sie sygnalu pochodzacego z komparatora przedstawia go do polozenia „1" logicznej, przy czym pojawienie sie sygnalu nastepuje w trakcie pokrywania sie sygnalu progresji zapisu, pochodzacego z licznika 18, z odpowiednim sygnalem progresji odczytu, pochodzacego z licznika 19. Sygnal zlozony, który oznaczo¬ no litera d, zawiera pierwszy impuls synchronizacyjny podczas trwania „dziury" tl i odpowiada sygnalowi S oraz drugi impuls polozony bezposrednio po „dziurze" t3 a odpowiadajacy sygnalowi zezwalajacemu na dopelnianie El.Literami e, f, g, h oznaczono odpowiednio sygnal Y bezposredniego wyjscia z bramki 29, sygnal wyjsciowy U z bramki 28, sygnal wyjsciowy V z bramki 31 i ciag nume¬ ryczny Tl, podczas gdy znak 0 oznacza, ze bity moga odpowiadac „0" lub „1" logicznej. 8 Wyniki porównania faz zapamietane w przerzutniku 27 potwierdzone nastepnie przez sygnal S, który podczas swego trwania anuluje sygnal U, co zmusza wyjscie bramki 36 do zachowania stanu „1" logicznej. 5 Ciag "PI zawiera wiec w ten sposób „1" logiczna dla rozciaglosci sygnalu S, jesli dopelnianie okazuje sie niezbed¬ ne. Wychodzac z sygnalu odczytu L, przedstawionego litera i, który jest analogiczny do sygnalu S lecz nieco prze¬ suniety w czasie, przerzutnik 37 zapamietuje wspomniana io „1" logiczna ciagu T*l, oznaczajaca zadanie dopelniania, na co wlasnie wskazuje sygnal Zl przedstawiony litera j.Podczas swego trwania sygnal S anuluje równiez sygnal V a swa krawedzia opadajaca powoduje przejscie przerzutnika 29 ze stanu „0" do stanu „1" logicznej co na fig. 5 zostalo 15 oznaczone strzalka.Zadanie dopelniania potwierdza sygnal E umieszczenia dopelniania przedstawiony litera k, co w ciagu numerycz¬ nym FI tlumaczy sie wystepowaniem impulsu zezwalaja¬ cego dopelnienie ET. Impuls ten, który anuluje odpowiednie 20 sygnaly X i Y po stronie czola lub po stronie opadania wstrzymuje impuls zegara HL, który nastepuje po t3, zez¬ walajac w ten sposób zespolowi pamieciowemu, sterowane¬ mu impulsami zegara HL1, przedstawionymi pod literal, na dokonanie dopelnienia. 25 Dla nastepnej ramki, skoro nie pojawia sie przed sygna¬ lem S zaden sygnal porównania, sygnaly X i Y zachowuja wartosci zerowe i zostaje utrzymany sygnal U. W czasie trwania sygnalu S, sygnal V zostaje anulowany, zmuszajac wyjscie bramki 35 do przyjecia stanu „1" logicznej, a wkon- 30 sekwenqi doprowadzajac wyjscie bramki 36 do stanu „0" logicznego. Zatem ciag numeryczny T'l bedzie za¬ wierac „0" logiczne podczas trwania sygnalu S, a zatem nie wystepuje zadanie dopelniania. W tych warunkach sygnal odczytu L po stronie (wznoszacego sie) narastaja- 35 cego czola anuluje sygnal Zl, co wstrzymuje powstanie sygnalu E. Sygnal FI nie zawiera zatem impulsu zezwalaja¬ cego na dopelnianie i wskutek tego impulsy zegara HL1 sa identyczne z impulsami zegara HL. 40 Zastrzezenia patentowe 1. Urzadzenie do zwielokrotnienia n ciagów numerycz¬ nych plesiochronicznych o indywidualnych rytmach Ri 45 gdzie i = 1,..., n, w jeden ciag plesiochroniczny wydawany w szybszym tempie R, dzielacy sie na kolejne ramki, zawie¬ rajace w okreslonych polozeniach znak oznaczenia dopel¬ nienia, co najmniej jeden zespól o n bitach oznaczenia dopelnienia, co najmniej jeden zespól o n bitach oznaczenia 50 dopelnienia na kazdy z wejsciowych ciagów, zawierajace n urzadzen kanalowych i jedno urzadzenie zwielokrotnienia, a w szczególnosci uklad zwielokrotnienia dla wytwarzania szybkiego ciagu oraz srodki do wypracowania na podstawie rytmu R, zegara dajacego impulsy w rytmie, równym n-tej 55 czesci rytmu R, zapewniajac tworzenie sie „dziur" w roz¬ mieszczeniu odpowiadajacym bitom systematycznego wy¬ pelnienia i sygnalu synchronizacji ramki, a kazde urzadzenie kanalowe zawiera uklad do wstrzymywania impulsów ze¬ gara, uklad pamieciowy dzialajacy buforowo, sterowany przy 60 zapisie impulsami zegara o rytmie Ri oraz przy odczycie sygnalem wyjsciowym ukladu do wstrzymywania impulsów dla umozliwienia przekazania ciagu numerycznego weno* dzacego z rytmem Ri i wychodzacego z innym rytmem,, komparator fazy pomiedzy zegarem HL1 i zegarem orytmie 65 Ri oraz uklad rozkazów dopelniania w celu potwierdzenia108 542 9 wyniku tego porównania na podstawie pierwszego naplywa¬ jacego sygnalu S dla wypracowania sygnalu polecenia dla rzeczonego ukladu wstrzymywania dzialania, znamienne tym, ze kazdy z ukladów kanalowych zawiera srodki (22) dla wtracania do wychodzacego z zespolu pamieciowego ciagu (T"l), w czasie trwania impulsu (S) sygnalu zadania dopelnienia w zaleznosci od potwierdzenia wyniku, przy czym ciag numeryczny (Tl) wychodzacy ze srodków (22) zostaje wyslany do ukladu zwielokrotnienia (25) oraz, ze urzadzenie zwielokrotniania (5) jest wyposazone w srodki (23) do odczytania kazdego z n sygnalów zadania dopelnie¬ nia, srodki (23) zlecajace ukladowi zwielokrotniania (25) wlaczenie bitów oznaczenia dopelnienia do ciagu szybkiego, 10 10 a srodkom (39) wypracowanie w zaleznosci od wyniku rzeczonego odczytu sygnalów (El) zezwolenia na dopel¬ nienie dla wydania rozkazów dopelnienia odpowiednim ukladom (21). 2. Urzadzenia wedlug zastrz. 1, znamienne tym, ze urzadzenie zwielokrotnienia (5) zawiera srodki (40) do uzyskania logicznej sumy kazdego z sygnalów zezwolenia na przeprowadzanie dopelnienia (El) i sygnalu synchroni¬ zacji (S), przy czym kazdy z ukladów rozkazów dopelnienia (21) jest wlasciwym do uzyskania odpowiedniego sygnalu zezwolenia na dopelnienie (El) i gdzie rzeczony sygnal (S) jest przesylany, w postaci zlozonego sygnalu (FI) z urza¬ dzenia zwielokrotnienia (5) po jednym tylko przewodzie.FIG.1 ci VI _| IIIIIUIIII BS Ib ?tewr—h^ fi !T1 JlilUJlIIIII h 234 _SiJ FIG.2 11 Tl -BU 12 T2 R2_ 13 T3 -Bu 14 T4 R4 a r~ rr~ \ t V \ r~ V A t , V , Fi J2 Ji F4 Th T* HL T'J A\ ; f T108 542 rf9- ! 15 V 17\ ¦ti : lRll iHLii HL 21 0J1 V L JJL-J '16 -| V20 T"i.V l l 22 11 FIG.3 i Fi l 26- n i F4H \ 3.0 5) t'i ' n ¦ 11 iii; i +rH rtf ! i ! ! £4 ^ SrfeTirUi 25' m P3j J4_ A 23 P4 lR108 542 M.!Y -3r^£L HL -^M5 j2\_ -D QA X4 r [D Q -H-H ) Q 27J 30- 29 28^_F~1 ^32 F1 ^ L li J L I T"i!" 35 ^L L 36; | FIG.4 •22108 542 FIG.5 r 1_r ii _e_i L -n- Ei ^t ~5Yt jl a) HL nnnnnn t nnn jini2JUl._...JUlHrui......JUlHnin. JUl_j!_JUl Jl^OR b)C ^LILJUL c)X d) Fi.•)Y. nu ¦ WTh: 0 l j) zi. k)E . 1)HLl JUinJUlH—JUUL..JUl_JUl_.JULJUL.....JULi^ JUT TUL JUlUl "I r-T LZG Z-d 3, z. 646/1400/80, n. 100 + 20 egz.Cena 45 zl PL