Przedmiotem wynalazku jest analogowo-cyfrowy uklad mnozacy, stosowany zwlaszcza do mnozenia dwóch wiel¬ kosci napiec stalych lub wolnozmiennych w czasie.Znany jest analogowo-cyfrowy uklad mnozacy, który realizuje iloczyn dwóch wielkosci napiec stalych lub wolno¬ zmiennych w czasie, zawierajacy dwa wejsciowe przetwor¬ niki, z których jeden jest przetwornikiem napiecia w czas, na wejscie którego jest podawane napiecie stale bedace mnozna iloczynu, zas drugi jest przetwornikiem napiecia w czestotliwosc, na wejscie którego jest podawane napiecie stale, bedace mnoznikiem iloczynu.Wspólpraca obu przetworników jest korelowana przez czlon sterujacy, skladajacy sie z wzorcowego generatora, którego wyjscie jest polaczone z jednym wejsciem logicz¬ nego ukladu sterujacego. Wyjscie logicznego ukladu ste¬ rujacego jest polaczone poprzez licznik sterujacy z wejsciem taktujacym przetwornika napiecia w czas oraz z-wejsciem kluczujacym logicznego ukladu kluczowanego. Ponadto czlon sterujacy zawiera taktujacy generator polaczony z wejsciami zerujacymi przetwornika napiecia w czas, przetwornika napiecia w czestotliwosc oraz z wejsciem logicznego ukladu kluczowanego, licznika sterujacego i licznika impulsów.Natomiast wyjscie przetwornika napiecia w czas jest polaczone z wejsciem wpisujacym rejestru iloczynu, zas wyjscie przetwornika napiecia w czestotliwosc jest pola¬ czone z wejsciem glównym logicznego ukladu kluczowa¬ nego, którego wyjscie jest polaczone z wejsciem zliczaja¬ cym licznika impulsów, zas wyjscia cyfrowe tego licznika impulsów sa polaczone bezposrednio z wejsciami glównymi 10 li 20 30 rejestru iloczynu. Wada tego ukladu jest mozliwosc reje¬ stracji odczytu tylko jednej wielkosci wyjsciowej, która stanowi wartosc iloczynu wejsciowych napiec stalych.Uklad wedlug wynalazku charakteryzuje sie tym, ze zawiera rejestr wartosci napiecia stalego stanowiacego mnozna iloczynu, którego wejscie wpisujace jest polaczone z wyjsciem przetwornika napiecia w czas, zas wyjscia glówne tego rejestru sa polaczone z wyjsciami cyfrowymi licznika sterujacego. Ponadto uklad zawiera rejestr wartosci napiecia stalego stanowiacego mnoznik iloczynu, którego wejscie wpisujace jest polaczone poprzez element dwu¬ stanowy z wyjsciem sterujacym Hcznika sterujacego, zas wyjscia glówne tego rejestru sa polaczone z wyjsciami cyfrowymi licznika impulsów.Analogowo-cyfrowy uklad mnozacy wedlug wynalazku umozliwia rejestracje i cyfrowy odczyt jednoczesnie trzech wielkosci, z których jedna jest wartoscia napiecia stalego lub wolnozmiennego w czasie stanowiaca mnozna iloczynu, zas druga jest wartoscia napiecia stalego lub wolnozmien¬ nego w czasie stanowiaca mnoznik iloczynu oraz trzecia wartosc stanowiaca iloczyn tych wielkosci wejsciowych.Ponadto obserwacja jednoczesnie tych trzech wielkosci pozwala stwierdzic prawidlowosc przebiegu mnozonych wartosci.Przedmiot wynalazku jest blizej objasniony w przykla¬ dzie wykonania na rysunku, który przedstawia analogowo- -cyfrowy uklad mnozacy w schemacie blokowym.Analogowo-cyfrowy uklad mnozacy zawiera przetwornik (1) napiecia w czas, na wejscie którego jest podawana wartosc napiecia stalego Uz stanowiaca mnozna iloczynu 107 9473 oraz zawiera przetwornik 2 napiecia w czestotliwosc, na wejscie którego jest podawana wartosc napiecia stalego Uy stanowiaca mnoznik iloczynu. Wspólpraca obu przetwor¬ ników jest korelowana przez czlon sterujacy CS skladajacy sie z wzorcowego generatora 7, którego wyjscie jest pola¬ czone z jednym wejsciem logicznego ukladu 8 sterujacego.Wyjscie logicznego ukladu 8 sterujacego jest polaczone poprzez licznik 9 sterujacy ; z wejsciem taktujacym prze¬ twornika 1 napiecia w czas oraz wejsciem kluczujacym logicznego ukladu 3 kluczowanego. Ponadto czlon CS sterujacy zawiera taktujacy generator 6 polaczony z wej¬ sciami zerujacymi przetwornika 1 napiecia w czas, prze¬ twornika 2 napiecia w czestotliwosc oraz z wejsciem lo¬ gicznego ukladu 3 kluczowanego i licznika 9 sterujacego oraz, licznika 4 impulsów.Natomiast wyjscie przetwornika 1 napiec a w czas jest polaczone z wejsciem ^pisujacym rejestru 5 iloczynu, zas wejscie przetwornika 2 naciecia w czestotliwo jest po¬ laczone poprzez wejscie glówne logicznego ukladu 3 klu¬ czowanego i• wejsciem^ zliczajacym licznika 4 impulsów, którego wyjscia cyfrowe sa polaczone z wejsciami glównymi rejestru 5 ilocaytfu* Ponadto wyjsaia cyfrowe licznika 9 sterujacego sa polaczone z wejsciami glównymi rejestru 10 wartosci napiecia Ux rejestrujacego stan tego licznfkr w chwili pojawiehia sit impuhti na wyjsciu przetwornika 1 napiecia w czas, którego wyjscie jest polaczone z wejsciem wpisujacym rejestru 10. Natomiast wyjscie sterujace licznika 9 sterujacego polaczone z wejsciem elementu 12 dwustanowego wypracowuje na jego wyjsciu impuls wpi¬ sujacy stan licznika 4 impulsów do rejestru 11 wartosci napieciaUy. '¦¦;*¦* Uklad dziala w nastepujacy sposób. Napiecie stale Ux jest podawane na wejscie przetwornika 1 napiecia w czas, zas napiecie stale Uy jest podawane na wejscie przetwor¬ nika 2 napiecia w czestotlwosc. Sygnal wyjsciowy z prze¬ twornika 1 napiecia w czas wyznacza odstep czasowy, w którym logfomy uklad B kluczowany przepuszcza sygnal wyjsciowy a przetworniki 2 napiecia w czestotliwosc.'JPrzy czym odstep czasu jest proporcjonalny do wartosci napiecia fjfe* natotniast sygnal wyjsciowy z przetwornika 2 napiecia w ttestoUiwofc jest triajiem impulsów o czesto¬ tliwosci chwilowej proporcjonalnej do wartosci chwilowej napiecia Uy.Foaadco pojawiafccy sie na wtfsckjlogicznego aadethi 3 IdoezowsKego a^tjrtal w postaci ciagu impulsów* których ilosc jest zrnaena w liczniku 4 impulsów* jest esuporcjonalny do ttoczysm istfwzonych napiec Uz i Uf.HajHfmk eta* lidas** 4 impulsów jest wpisywany do rejestru $ {lotnym aa patnoca Impulsu wytwarzanego na jednym z wyjsc czlonu CS sterujacego* pray czym obwila Wystapimia impuls* fest okreslana przta koniec odstepu czasowego nefzwcoMBje przez przetwornik 1 napiecia w tsaa, zas etan rejestru $iloczynu jestwyswietlfenytltzaz Cefcl pUKf anaiagowo ¦ cyfrowego oklada mnozacego Wyznacza czlon. C8 starajacy* który wytwarza impuls zorujacy stan licznika 4 impulsów oraz zunyka logiczny sstted i klucosowany i {etf&ocaeanie sprowadza do sera Wyjscie przetwornika 1 napiecia w czas. IflBfpeds test,jest wytwarzany przez taktujacy generator 6 polaczony swym wyjsciem z wejsciem zerujacym licznika 9 sterujacego, oraz z jednym z wejsc logicznego ukladu sterujacego t, 947 4 ' z wejsciem którego jest polaczone wyjscie wzorcowego generatora 7, wytwarzajacego ciajj impulsów o bzestótliWOSCi wzorcowej wiekszej od czestotliwosci tygnefu taktujacego.Sygnal z wyjscia sterujacego licznika 9 jest podawany na 5 jedno z wejs^ przetwornika 1 napiecia w czas oraz na drugie z wejsc logicznego ukladu 3 kluczowanego i jednoczesnie na wejscie elementu 12 dwustanowego.Impulsy wzorcowe przepuszczane przez logiczny uklad 8 sterujacy sa zliczane w sposób ciagly przez licznik 9 id sterujacy, W chwili zapelnienia pojemnosci licznika 9 nastepny impuls wzorcowy sprowadza stan licznika 9 do zera i wytwarza na jego wyjsciu impuls wyznaczajacy po¬ czatek sygnalu przetwornika 1 napiecia w czas i poczatek otwarcia logicznego ukladu 3 kluczowanego óraz jednoczes- 15 nie stanowi impuls startujacy dla elementu 12 dwustano¬ wego. Po przepelnieniu licznika 9 sterujacego nastepuje wyzerowanie tego licznika i ponowne zliczanie impulsów Wzorcowych. Z chwila pojawienia sie sygnalu Wpisujacego stan licznika 4 impulsów do rejestru 5 iloczynu nastepuje 20 jednoczesnie przepisanie aktualnego stanu licznika 9 ste¬ rujacego do rejestru 10 wartosci napiecia Ux. Poniewaz odstep czasu jaki uplynalód chwili przepelnienia licznika 9 sterujacego do chwili pojawienia sie impulsu wyjsciowego przetwornika 1 jest proporcjonalny do wartosci mnozonego 25 napiecia Tji, to ilosc zliczonych w tym czasie impulsów wzorcowych jest proporcjonalna do wartosci napiecia Ux.Zarejestrowana wartosc napiecia Ux w rejestrze 10 jest jednoczesnie wyswietlana na cyfrowym wskazniku swietl¬ nym. 30 Po zaniku impulsu wyjsciowego przetwornika 1 napiecia W wzorcowe osiagajac po pewnym czasie stan przepelnienia.Z chwila przepelnienia licznika 9 zostaje wytworzony drugi impuls przepelnienia wytwarzajacy na wyjsciu elementu 35 12 dwustanowego impuls wpisujacy aktualny stan licznika 4 impulsów do rejestru 11 wartosci napiecia Uy. Przepi¬ sany stan licznika 4 impulsów jest proporcjonalny do sredniej czestotliwosci impulsów wyjsciowych z przetwor¬ nika 2 napiecia w czestotliwosc^ a jednoczesnie do wartosci lo napiecia Uy, Zarejestrowana wartosc napiecia Uy w re¬ jestrze 11 jest jednoczesnie wyswietlana na cyfrowym wskaznikuswietlnym.Zastrzezenie patentowe «s AnalogarwoK:yfruwy uklad mnozacy zawierajacy jttze- twomik napiecia w czas i przetwornik napiecia w czesto¬ tliwosc, logiczny uklad kluczowany oraz licznik impulsów 6o i rejestr stanu licznika, oraz czlon sterujacy skladajacy sie z generatora taktujacego i generatora wzorcowego oraz logicznego uklada sterujacego i licznika sterujacego, zna- *»l—i«ty tym, te zawiera rejestr (10) wartosci napiecia (U*)* któreap wejscie wpamjsjCfc jest polaczone zwyjsciem 95 ptaetwornika (1) napiecia w czas, zas wejscia glówne re¬ jestru (10) sa polaczone a wyjsciami cyfrowymi licznika (9) sterujacego oraz zawiera rejestr (11) wartosci napiecia (Ux), którego wejscie wpisujace jest polaczone poprzez element (12) dwustanowy z wyjsciem sterujacym licznika to (9) sterujacego, aas wejscia glówne rejestru (11) sa pola¬ czone z wyjsciami cyfrowymi licznika (4) impulsów.107 947 PL