Przedmiotem wynalazku jest uklad zabezpieczajacy przy zaniku napiecia wielofazowego sieci elektroenergetycznej, stosowa¬ ny zwlaszcza do zabezpieczenia w przypadku za¬ niku napiecia na wyjsciu falownika wielofazo¬ wego.Stan techniki. Znany jest uklad przyrzadu do kontroli napiecia fazowego w celu ochrony urza¬ dzen przemyslowych pradu trójfazowego przy za¬ niku lub zmianie napiecia fazowego jednej lub dwóch faz, który zawiera uklad trzech rezystorów polaczonych w gwiazde. Z punktem zerowym tego ukladu sa polaczone poprzez prostownik równole¬ gle rezystor oraz kondensator, przy czyim rezyistoir ten sluzy jaiko oponmi/k uplywowy siaitki sterujacej tyratronu, w którego obwodzie anodowym jest umieszczony elektromagnetyczny przekaznik. Wada tego ukladu jest to, ze ze wzgledu na uklad trzech rezystorów polaczonych w gwiazde nie moze byc stosowany do ochrony urzadzen przemyslowych n-fazowych. Ponadto uklad ten jest galwanicznie polaczony z urzadzeniem trójfazowym, powoduje to bezposrednie przedostawanie sie zaklócen i wra¬ zliwosc na wszelkiego rodzaju przepiecia, zwairoia itp. oraz nie uwzglednia niesyimetrii napiec jaika moze wystapic przy nierównomiernym obciazeniu faz. Dalsza wada tego ukladu jest to, ze nie moze byc stosowany w przypadku regulowanego na¬ piecia fazowego, jak równiez w przypadku zródel napiecia polaczonych w trój*kat, oraz wymaga sto- 10 15 20 25 30 sowania elementów ukladu przystosowanych do pracy na napiecie fazowe zródla.Istota wynalazku. Uklad wedlug wynalazku charakteryzuje sie tym, ze posiada w kazdej fazie sieci elektroenergetycznej czlon przetwarzajacy napiecie fazowe sieci na napiecie sygnalu poziomu logicznego, polaczony poprzez element logiczny NAND z czlonem wykonawczym, którego wyjscie jest polaczone z siecia elektroenergetyczna. Ko¬ rzystne jest jesli czlon przetwarzajacy napiecie fazowe sieci na napiecie sygnalu logicznego posia¬ da transformator na wyjsciu którego sa polaczone szeregowo rezystor z dioda Zenera, przy czym na wyjsciu diody Zenera wlaczony jest poprzez diode zwrotna filtr wygladzajacy, skladajacy sie z rów¬ nolegle polaczonych rezystora i kondensatora oraz szeregowego rezystora ograniczajacego. Korzystne jest równiez jesli czlon wykonawczy posiada na wejsciu rezystor polaczony z baza tranzystora, z którego kolektorem sa polaczone cewka przekaz¬ nika oraz czlon przeciwprzepieciowy skladajacy sie z polaczonego szeregowo rezystora oraz diody pól¬ przewodnikowej, zas emiter jest polaczony z masa ukladu.Korzystne skutki techniczne wynalazku. Uklad zgodnie z wynalazkiem zabezpiecza w szerokim zakresie regulacje napiecia sieci elektroenergetycz¬ nej. Dzieki zastosowaniu elementu logicznego n- -wejsciowego mozliwe jest stosowanie jednego czlo¬ nu wykonawczego niezaleznie od ilosci faz sieci, 107 2523 107 252 4 co pozwala zmniejszyc gabaryty ukladu zabezpie¬ czajacego. Ponadto uklad umozliwia stosowanie przekaznika i transformatorów malej mocy pra¬ cujacych napieciowo, oraz jest niewrazliwy na chwilowe przepiecia jak równiez jest bezpieczny ze wzgledu na oddzielenie galwaniczne sieci elek¬ troenergetycznej od ukladu zabezpieczajacego za pomoca transformatorów.Objasnienie rysunku. Przedmiot wynalazku jest blizej objasniony w przykladzie wykonania na ry¬ sunku, na którym fig. 1 przedstawia schemat blo¬ kowy ukladu zabezpieczajacego przy zaniku na¬ piecia wielofazowego falownika, zas fig. 2 przed¬ stawia schemat ideowy czlonu przetwarzajacego napiecie fazy falownika na napiecie sygnalu lo¬ gicznego, a fig. 3, przedstawia schemat ideowy czlonu wykonawczego.Przyklad wykonania wynalazku." Jak uwidocz¬ niono na fig. 1 rysunku, z siecia elektroenergetycz¬ na 1 jest polaczony falownik 2 o wyjsciu trójfa¬ zowym R S T napiecia sinusoidalnie zmiennego.Kazda z faz R S T falownika 2 jest polaczona poprzez czlon 3 przetwarzajacy napiecie fazowe falowmiika 2 na mapiecie sygnalu poziomu logicz¬ nego z wejsciem elementu 4 logicznego NAND, którego wyjscie jest polaczone z czlonem 5 wy¬ konawczym. Wyjscie czlonu 5 wykonawczego jest polaczone z siecia elektroenergetyczna 1. Przed¬ stawiony na fig. 2 rysunku, czlon 3 przetwarzajacy napiecie fazowe falownika 2 na napiecie sygnalu poziomu logicznego, zawiera transformator TR na wyjsciu którego sa polaczone szeregowo rezy¬ stor Ri z dioda DZ Zenera, przy czym na wyjsciu diody DZ poprzez diode zwrotna Dt wlaczony jest filtr wygladzajacy skladajacy sie z równolegle po¬ laczonych rezystora R2 i kondensatora Cj oraz szeregowego rezystora ograniczajacego R3. Przed¬ stawiony na fig. 3 rysunku, czlon 5 wykonawczy posiada na wejsciu rezystor R4 polaczony z baza tranzystora T mocy, z którego kolektorem sa po¬ laczone cewka przekaznika PR oraz czlon przeciw- przepieciowy skladajacy sie z polaczonych szere¬ gowo rezystora R5 z dioda D2, zas emiter tego tranzystora jest polaczony z masa ukladu.Uklad wedlug wynalazku dziala w sposób nizej opisany. Z sieci elektroenergetycznej 1 jest za¬ silany falownik 2, na wyjsciu R S T którego uzy¬ skiwane jest sinusoidalne napiecie trójfazowe.Napiecie fazowe kazdej z faz falownika 2 jest podawane na wejscie czlonu 3, który posiada transformator TR oddzielajacy galwanicznie uklad zabezpieczajacy od obwodu zabezpieczanego falow¬ nika 2. Na diodzie DZ Zenera ustalane jest napie¬ cie poziomu logicznego 1. Nastepnie napiecie po¬ ziomu logicznego jest wygladzane za pomoca filtru wygladzajacego, skladajacego sie z równolegle po¬ laczonych rezystora R* i kondensatora Cx i poda¬ wane jest przez rezystor R3 ograniczajacy prad na trzywejsciowy element 4 logiczny NAND, który realizuje funkcje negacji iloczynu i tak przy syg¬ nale napieciowym o poziomie logicznym 1 na wszystkich wejsciach elementu NAND, uzyskiwa¬ ny jest na wyjsciu tego elementu sygnal napiecio¬ wy o poziomie logicznym O i tranzystor T mocy nie przewodzi. W przypadku zaniku napiecia na którejkolwiek z faz R S T falownika 2 na wyjsciu czlonu 3 wlaczonego w faze, w której wystapil zanik napiecia, wystepuje równiez zanik napiecia i na wejsciu elementu 4 logicznego NAND pojawi sie sygnal napieciowy o poziomie logicznym O, co spowoduje pojawienie sie na wyjsciu tego ele¬ mentu sygnalu napieciowego o poziomie logicznym 1 i przejscie tranzystora T usytuowanego na wej¬ sciu czlonu 5 wykonawczego, w stan przewo¬ dzenia.W stanie przewodzenia tranzystora T poplynie prad w obwodzie skladajacym sie z cewki prze¬ kaznika PR, zlacza kolektor—emiter tego tranzy¬ stora, który spowoduje zadzialanie przekaznika PR i otwarcie styków podtrzymujacych napiecie na cewce stycznika zalaczajacego siec elektroener¬ getyczna 1 zasilajaca falownik 2 oraz wylaczenie tego falownika. Ponadto rezystor R5 polaczony sze¬ regowo z dioda D2 ma na celu wytlumienie prze¬ piec powstajacych wskutek istnienia indukcyjnosci cewki przekaznika PR w obwodzie kolektora tran¬ zystora T.Zastrzezenia patentowe 1. Uklad zabezpieczajacy przy zaniku napiecia wielofazowego sieci elektroenergetycznej zawiera¬ jacy elektromagnetyczny przekaznik, znamienny tym, ze posiada w kazdej fazie sieci elektroener¬ getycznej czlon (3) przetwarzajacy napiecie fazo¬ we sieci na napiecie sygnalu poziomu logicznego, polaczony poprzez element (4) logiczny NAND z czlonem (5) wykonawczym, którego wyjscie jest polaczone z siecia (1) elektroenergetyczna. 2. Uklad wedlug zastrz. 1, znamienny tym, ze czlon (3) zawiera transformator (TR) na wyjsciu którego sa polaczone szeregowo rezystor (Rt) z dioda (DZ) Zenera, przy czym na wyjsciu diody Zenera (DZ) poprzez szeregowa diode zwrotna (Dt) wlaczony jest filtr wygladzajacy skladajacy sie z równolegle polaczonych rezystora (Rg) i kondensa¬ tora (Cj), oraz szeregowego rezystora ograniczaja¬ cego (R3). 3. Uklad wedlug zastrz. 1, znamienny tym, ze czlon (5) wykonawczy posiada na wejsciu rezy¬ stor (Rt) polaczony z baza tranzystora (T), z któ¬ rego kolektorem sa polaczone cewka przekaznika (PR) oraz czlon przeciwprzepieciowy skladajacy sie z polaczonego szeregowo rezystora (R5) z dioda (D2), zas emiter Jest polaczony z masa ukladu. 10 15 20 25 30 35 40 45 50107 252 Fig.1 -o/? -or TR R1 01 R3 DZ \R2 ¦ C1 1 Fig. 2 02 R5 R4 T\ ZD— X PR Fig.3 PL