PL106754B1 - Uklad regulatora predkosci napedu - Google Patents

Uklad regulatora predkosci napedu Download PDF

Info

Publication number
PL106754B1
PL106754B1 PL19376576A PL19376576A PL106754B1 PL 106754 B1 PL106754 B1 PL 106754B1 PL 19376576 A PL19376576 A PL 19376576A PL 19376576 A PL19376576 A PL 19376576A PL 106754 B1 PL106754 B1 PL 106754B1
Authority
PL
Poland
Prior art keywords
regulator
pulses
pulse
digital
speed
Prior art date
Application number
PL19376576A
Other languages
English (en)
Other versions
PL193765A1 (pl
Inventor
Ryszard Stachowiak
Roman Lubasz
Original Assignee
Os Bad Rozwojowy Automat I
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Os Bad Rozwojowy Automat I filed Critical Os Bad Rozwojowy Automat I
Priority to PL19376576A priority Critical patent/PL106754B1/pl
Publication of PL193765A1 publication Critical patent/PL193765A1/pl
Publication of PL106754B1 publication Critical patent/PL106754B1/pl

Links

Landscapes

  • Feedback Control In General (AREA)

Description

Opis patentowy opublikowano: 30.04.1980 106754 Int. Cl.2 H02P 5/16 / Twórcy wynalazku: Ryszard Stachowiak, Roman Lubasz Uprawniony z patentu: Osrodek Badawczo-Rozwojowy Automatyki i Urzadzen Precyzyjnych „MERA-POLTIK", Lódz (Polska) Uklad regulatora predkosci napedu Przedmloteiii wynalazku jest uklad regulatora predkosci napedu zwlaszcza silników pradu stalego zasilanych impulsowo lub w sposób ciagly.Wsród znanych ukladów regulacji predkosci na¬ pedów jedynie uklady analogowo-cyfrowe spelnia¬ ja wysokie wymagania, a mianowicie zapewnienie stabilizacji predkosci i duzej szybkosci regulacyj¬ nej, jakie stawia sie obecnie przed ukladami regu¬ lacji predkosci. Czlon analogowy tych ukladów za¬ pewnia szybka korekcje dynamiczna wystepujacych w czasie pracy zaklócen, zas czlon dyskretny za¬ pewnia wysoka dokladnosc dzialania w stanie u- stalonym.Znane analogowo-cyfrowe uklady regulacji pred¬ kosci napedu posiadaja w czlonie analogowym sprzezenie predkosciowe zrealizowane za pomoca wysokostabilnej pradnicy tachometrycznej oraz a- nalogowy uklad zadajacy i uklady posredniczace.Czlon cyfrowy posiada impulsator sluzacy do cy¬ frowego pomiaru predkosci i cyfrowy uklad zada¬ jacy np. w postaci generatora impulsów, których impulsy wyjsciowe sa podawane na dwa wejscia ukladu antykoincydencyjnego przepuszczajacego impulsy wejsciowe tylko wtedy gdy nie pojawia sie jednoczesnie w czasie.Impulsy wyjsciowe z ukladu antykoincydencyj¬ nego podawane sa na dwa wejscia wielobitowego licznika rewersyjnego sterujacego przetwornikiem analogowo-cyfrowym. Sygnaly z czesci analogowej i cyfrowej poprzez uklady posredniczace sa poda- 10 15 20 25 30 wane na wejscie wzmacniacza regulatora napedu ksztaltujacego odpowiednio charakterystyke regu¬ latora, gdzie w petli sprzezenia zwrotnego znajdu¬ je sie kondensator polaczony szeregowo z rezysto¬ rem. Sygnal wyjsciowy z wzmacniacza poprzez modulator szerokosci impulsu taktowany z'oddziel¬ nego generatora steruje wzmacniaczem mocy na¬ pedu.Znany uklad regulatora wymaga stosowania skomplikowanych i precyzyjnych podzespolów, co podraza koszt urzadzenia, a rozbudowana kon¬ strukcja ukladu zmniejsza niezawodnosc dzialania.Czlon cyfrowy wymaga stosowania ukladu anty- koincydencyjnego, wielobitowego licznika rewer¬ syjnego i przetwornika analogowo-cyfrowego, któ¬ rego rozdzielczosc uzalezniona jest od stabilnosci temperaturowej i czasowej poszczególnych podze¬ spolów przetwornika jak drabinki rezystorowej, precyzyjnego zródla napiecia odniesienia wraz z ukladem kompensacji termicznej, niesymetrycznych zródel pradowych, przelaczników pradu w liczbie równej ilosci bitów licznika rewersyjnego oraz u- kladu sumujacego jakim jest najczesciej wzmac¬ niacz operacyjny.Przetwornik analogowo-cyfrowy cechuje duza bezwladnosc — zmiany predkosci napedu powodu¬ ja powolne i bardzo male zmiany sygnalu na jego wyjsciu. Powolna reakcja ukladu nawet na male zaklócenia zmusza do stosowania czlonu analogo¬ wego, który zapewnia odpowiednia charakterysty- 106 754a ióc 754 ke dynamiczna regulatora w stanach przejsciowych, zwozonego z wysokostabilnej pradnicy tachome- tryfehej i, analogowego ukladu zadajacego, przy czym zmiany predkosci napedu wymagaja jedno¬ czesnej i wspólbieznej zmiany nastawy w analo¬ gowym i cyfrowym czlonie zadajacym, co dodat¬ kowo komplikuje nawet mechaniczne rozwiazanie czlonu zadajacego.Uklad regulatora predkosci napedu wedlug wy¬ nalazku posiada taktowany z generatora standa- ryzator impulsów o dwóch wejsciach i wyjsciach.Do jednego z wejsc sa doprowadzone impulsy z u- kladu zadajacego a do drugiego z impulsatora wy¬ twarzajacego impulsy proporcjonalne do rzeczywi¬ stej predkosci napedu. Sygnaly wyjsciowe ze stan- daryzatora stanowiace dwa ciagi impulsów o cze¬ stotliwosciach równych czestotliwosciom impulsów wejsciowych, a szerokosciach równych okresowi drgan generatora taktujacego steruja przelaczni¬ kami pradu przetworników cyfrowo-analogowych, które stanowia dwa przeciwsobne, symetryczne Wzgledem siebie zródla pradowe, zbudowane ko¬ rzystnie kazde na dwóch tranzystorach komple¬ mentarnych, zawierajacych polaczone szeregowo re¬ zystory polaryzujace bazy tranzystorów.W wyniku kluczowania zródel pradowych impul¬ sami wyjsciowymi standaryzatora otrzymane im¬ pulsy pradu na wyjsciu przetwornika stanowia dwa ciagi impulsów o identycznym czasie trwania i o stalym stosunku ich wartosci a o przeciwnych kierunkach. Impulsy pradowe sa doprowadzone do wejscia odwracajacego wzmacniacza regulatora predkosci. Regulator posiada dwie petle sprzeze¬ nia zwrotnego: glówna dopasowujaca transmitacje regulatora do transmitacji obciazenia oraz dodat¬ kowa ksztaltujaca czasy * narastania i opadania predkosci. Sygnal wyjsciowy z regulatora poprzez modulator szerokosci impulsu, sterowany potencjo¬ metrem ustalajacym wartosc pradu wejsciowego na drugim wejsciu modulatora, steruje wzmacniaczem mocy napedu.Zastosowanie w ukladzie regulacji predkosci na¬ pedu standaryzatora impulsów zamieniajacego im¬ pulsy wejsciowe na impulsy o identycznym czasie trwania, oraz przetworników stanowiacych dwa przeciwstawne, symetryczne elektrycznie wzgledem siebie zródla pradowe pozwolilo uzyskac identycz¬ ne Czasy trwania kazdego impulsu zadajacego jak i pomiarowego niezaleznie od predkosci napedu o- raz. identyczna wartosc pradów otrzymywanych ze zródel pradowych. Dzieki temu o sygnale bledu ja¬ ki pojawia sie na wejsciu wzmacniacza regulatora decyduje tylko róznica ilosci impulsów jaka przy¬ chodzi na obydwa wejscia standaryzatora, a wiec róznica miedzy predkoscia zadana a rzeczywista.Uklad wedlug wynalazku o prostej, taniej budowie wykonany z dostepnych elementów, zwlaszcza u- klad zródel pradowych nie wymaga stosowania wysokostabilizowanych napiec zasilajacych oraz u- kladÓw kompensacji termicznej, gdyz zmiany za¬ chodzace w jednym zródle sa takie same jak w drugim i kompensuja sie wzajemnie.Uklad wedlug wynalazku porównuje wszystkie sygnaly przychodzace do standaryzatora, co daje impulsu pradowego z przetwornika, dzieki czemu nawet mala róznica miedzy wartoscia zadana a rzeczywista powoduje duza zmiane napiecia na wejsciu wzmacniacza regulatora, powodujac szyb- 5 ka reakcje regulatora na wszelkie zaklócenia i sta¬ ny przejsciowe. Powyzsze oraz zastosowanie sprze¬ zen zwrotnych wedlug wynalazku w regulatorze ksztaltujacych charakterystyke wzmacniacza po¬ zwolilo uzyskac w stanach przejsciowych charak- 10 terystyke ukladu typowa dla czlonów analogowych regulatorów napedu. Zas w stanie ustalonym uzy¬ skano wysoka dokladnosc regulacji dzieki cyfro¬ wemu pomiarowi predkosci i wlasciwosciom ukla¬ du odpowiadajacym czlonom cyfrowym ^egulato- 15 rów napedu. Zastosowanie dodatkowo potencjome¬ tru sterujacego modulatorem szerokosci impulsu rozszerza mozliwosci ksztaltowania charakterystyk calego ukladu.Wynalazek jest blizej objasniony na podstawie 20 przykladu wykonania pokazanym na rysunku, któ¬ ry przedstawia uproszczony schemat ideowy regu¬ latora predkosci wraz z modulatorem i napedem.Uklad regulatora posiada taktowany z genera¬ tora 1 standaryzator impulsów 2 o dwóch wej- 25 sciach i wyjsciach. Jedno wejscie jest polaczone z ukladem zadajacym 3 wytwarzajacym sygnal im¬ pulsowy fa o czestotliwosci proporcjonalnej do za¬ danej predkosci. Drugie wejscie jest polaczone z impulsatorem 4 w torze sprzezenia zwrotnego pred- 30 kosci, stanowiacym generator impulsów fb o cze¬ stotliwosci proporcjonalnej do rzeczywistej predko¬ sci napedu N. Standaryzator impulsów 2 przetwa¬ rza sygnaly wejsciowe fa i fb na impulsy fa i ne¬ gowany sygnal f\ o czestotliwosciach impulsów 35 wejsciowych, lecz o szerokosciach jednakowych, równych okresowi drgan generatora taktujacego 1.Impulsy wyjsciowe f'a i f'b ze standaryzatora sa doprowadzone odpowiednio do przelaczników pra¬ du 5 i 6 przetworników cyfrowo-analogowych 7 40 i 8 (na rysunku sygnal f'a do przelacznika 5 prze¬ twornika 7, a sygnal f\ do przelacznika 6 prze¬ twornika 8) zasilanych napieciem stabilizowanym dioda Zenera Dj. Przetworniki 7 i 8 stanowia dwa przeciwsobne, symetryczne wzgledem siebie zródla 45 pradowe. Zbudowane sa kazdy z dwóch komple¬ mentarnych tranzystorów Ti i T2 i odpowiednio T3 i Tj stanowiacych wraz z rezystorami sprzeze¬ nia zwrotnego zródla Ri i odpowiednio R2 zródla pradowe, oraz posiadaja polaczone szeregowo rezy- 50 story polaryzujace R3, R4, R5 wlaczone równolegle do diody Di stabilizujacej napiecie.Bazy tranzystorów Ti i T4, do których emite¬ rów sa przylaczone rezystory sprezenia zwrotnego zródla Ri i odpowiednio R2, sa przylaczone odpo- 55 wiednio miedzy rezystory polaryzujace, a miano¬ wicie baza tranzystora Ti miedzy rezystor skraj¬ ny R3 a srodkowy R4, a baza tranzystora T4 mie¬ dzy rezystor srodkowy R4 a drugi skrajny R5.Prady wyjsciowe przetworników 5, 7 i 8 klu- 60 czowane impulsami wyjsciowymi standaryzatora impulsów 2 doprowadzone sa na wejscie odwraca¬ jace wzmacniacza W regulatora predkosci 9, który poprzez modulator szerokosci impulsu 10 o dwóch wejsciach, taktowany z generatora 11 i sterowany ciaglosc regulacji i umozliwia znaczne zwiekszenie W dodatkowo potencjometrem Pi steruje wzmacnia-166 754 6 czem mocy 12 n&pedu. Wyjscie z regulatora pred¬ kosci 9 moze, bezposrednio sterowac wzmacniaczem mocy 12 napedu.Regulator predkosci 9, zawierajacy wzmacniacz W o mozliwie malym wejsciowym pradzie polary^ zujacym, posiada dwie petle ujemnego sprzezenia zwrotnego. Jedna stanowi glówny obwód sprzeze¬ nia zwrotnego dopasowujacy transmitancje regu¬ latora do transmitancji obciazenia, feklada sie z obwodu szeregowego zlozonego z rezystora Rg i kondensatora C2 polaczonego równolegle z kon¬ densatorem Ci, którego glównym zadaniem jest zamiana impulsowych sygnalów pradowych z kon¬ werterów na sygnal ciagly. Druga, dodatkowa pe¬ tla sprzezenia zwrotnego ksztaltujaca czasy nara¬ stania i opadania predkosci jest zbudowana z dwóch równoleglych galezi zlozonych kazda z dio¬ dy i potencjometru D2, P2 i D3, P3 oraz z kon¬ densatora C3 i posiada dodatkowy rezystor R7 przylaczony do punktu wspólnego kondensatora C3 z galeziami D2, P2, D3, P3 i do wejscia nieodwra¬ cajacego wzmacniacza W regulatora.Uklad regulatora wedlug wynalazku dziala na¬ stepujaco: Sygnal z ukladu zadajacego 3 w posta¬ ci ciagu impulsów fa o okreslonej czestotliwosci proporcjonalnej do wymaganej predkosci obrotowej jest przekazywany na jedno wejscie standaryzato- ra impulsów 1. Natomiast sygnal sprzezenia zwrot¬ nego predkosci, którym sa impulsy fb otrzymywa¬ ne z impulsatora 4, o czestotliwosci proporcjonal¬ nej do rzeczywistej predkosci napedu jest przeka¬ zywany na drugie wejscie standaryzatora 1.Na wyjsciach standaryzatora taktowanego z ge¬ neratora 2 otrzymujemy dwa ciagi impulsów f'a i negowany sygnal fb o czestotliwosciach sygnalów wejsciowych fa i fb, lecz o szerokosciach równych okresowi drgan generatora taktujacego. Uformo¬ wane w ten sposób sygnalyf a i f'b poprzez prze¬ laczniki pradu 5 i 6 kluczuja prady wyjsciowe przetworników 7 i 8, dzieki czemu na wyjsciu kazdego z przetworników otrzymujemy impulsy pradowe identyczne co do wartosci i czasu trwa¬ nia, lecz o przeciwnych kierunkach. Impulsy te do¬ prowadzone sa do wejscia odwracajacego wzmac¬ niacza regulatora predkosci 9, który formuje swa transmitancja sygnal powstajacy z róznicy czesto¬ tliwosci sygnalów wejsciowych fa i f'b. Nielinio¬ we, dodatkowe, ujemne sprzezenie zwrotne regu¬ latora formuje czasy: narastania — galaz z P2 i opadania — galaz z P3 — predkosci przy skoko¬ wej zmianie predkosci zadanej. W stanie ustalo¬ nym diody D2 i D3 odlaczaja dodatkowa petle sprzezenia zwrotnego, dzieki czemu uklad zacho¬ wuje duza szybkosc regulacyjna. Dodatkowy re¬ zystor R7 tej petli eliminuje wplyw pradu uply¬ wowego kondensatora C3 o duzej pojemnosci na blad ukladu.Sygnal wyjsciowy z regulatora 8 zalezny od pred¬ kosci napedu i momentu obciazenia steruje bez¬ posrednio wzmacniaczem mocy napedu 12 lub w przypadku wyposazenia ukladu w modulator sze¬ rokosci impulsów 10 podawany jest na wejscie modulatora 10 taktowanego z drugiego generato¬ ra 11. Na wyjsciu modulatora otrzymujemy ciag impulsów prostokatnych o czestotliwosci drugiego generatora taktujacego 11 i szerokosci zaleznej od sygnalu wyjsciowego regulatora i nastawionej war¬ tosci potencjometru Pi modulatora, który umozli¬ wia niezalezna regulacje szerokosci impulsów wyj- 5 sciowych modulatora.W ukladzie regulacji predkosci wedlug wynalaz¬ ku dzieki elektrycznie symetrycznej wzgledem sie¬ bie budowie toru zadajacego i toru sprzezenia zwrotnego predkosci wszelkie zmiany i zaklócenia 10 wystepujace w jednym torze sa automatycznie kompensowane przez podobne zmiany w drugim torze. Dzieki temu regulator jest w duzym stopniu niewrazliwy na zmiany takich czynnosci jak tem¬ peratura, czas, napiecie zasilajace, zmiany parame- 15 trów elementów itp. i zapewnia utrzymanie z du¬ za dokladnoscia predkosci^ napedu oraz bardzo do¬ kladne zadawanie predkosci przy zachowaniu w stanach ustalonych duzych szybkosci regulacyjnych.Uklad znajduje zastosowanie wszedzie tam, gdzie 20 uklady analogowe nie spelniaja wymagan odnosnie dokladnosci stabilizacji i zadawania predkosci o- brotowej, a uklady cyfrowe nie zapewniaja odpo¬ wiednich charakterystyk dynamicznych napedu. 25 PL

Claims (5)

  1. Zastrzezenia patentowe 1. Uklad regulatora predkosci napedu zawieraja- 30 cy uklad zadajacy, impulsator, generator taktuja¬ cy, przetworniki cyfrowo-analogowe oraz polaczo¬ ne kolejno regulator predkosci z petla sprzezenia zwrotnego posiadajaca polaczony szeregowo kon¬ densator z rezystorem, modulator szerokosci impul- 35 su taktowany z drugiego generatora i wzmacniacz mocy, znamienny tym, ze posiada taktowany z ' generatora <1) standaryzator impulsów (2 o dwóch wejsciach i wyjsciach kluczujacy poprzez przelacz¬ niki pradu (5 i 6) wyjsciowe impulsy pradowe 40 przetworników cyfrowo-analogowych (7 i 8) sta¬ nowiacych dwa przeciwsobne, symetryczne wzgle¬ dem siebie zródla pradowe, których wyjscia sa przylaczone bezposrednio do wejscia odwracajace¬ go wzmacniacza regulatora predkosci (9) posiada- 45 jacego dwie petle sprzezenia zwrotnego — glówna i dodatkowa.
  2. 2. Uklad regulatora wedlug zastrz. i, znamien¬ ny tym, ze sygnaly wyjsciowe, kluczujace standary¬ zatora impulsów (2) stanowia dwa ciagi impulsów 50 o czestotliwosciach równych czestotliwosciom im¬ pulsów wejsciowych, a o szerokosciach równych okresowi drgan generatora taktujacego (1) stan¬ daryzator, a impulsy pradowe z przetworników cyfrowo-analogowych (7 i 8) stanowia dwa ciagi 55 impulsów o takim samym czasie trwania i o sta¬ lym stosunku ich wartosci, a o przeciwnych kie¬ runkach.
  3. 3. Uklad regulatora wedlug zastrz. 1, znamienny tym, ze przetworniki cyfrowo-analogowe (7 i 8) 60 zbudowane korzystnie kazdy na dwóch tranzysto¬ rach komplementarnych cych zródla pradowe, zawieraja polaczone szerego¬ wo rezystory (R3, R4, R5), polaryzujace bazy tych tranzystorów, wlaczone równolegle do diody stabili- 65 zujacej napiecie zasilajace przetworniki.r 106 m 8
  4. 4. Uklad regulatora wedlug zastrz. 1, znamienny tym, ze glówna znana petla ujemnego sprzezenia zwrotnego (Re, C2) regulatora predkosci (9) po¬ siada wlaczony równolegle kondensator (Ci) a do¬ datkowa petla ujemnego sprzezenia zwrotnego sklada sie z dwóch równoleglych galezi zbudowa¬ nych kazda z diody i potencjometru (D2, P2 i D3» P3) polaczonych szeregowo z kondensatorem (C3) i posiada rezystor (R7) wlaczony miedzy wej¬ scie nieodwracajace wzmacniacza (W) regulatora a punkt wspólny galezi z kondensatorem (C3).
  5. 5. Uklad regulator wedlug zastrz. 1, znamienny tym, ze modulator szerokosci impulsu (10) o dwu wejsciach w czlonie wyjsciowym polaczony jest z potencjometrem (Pi) sterujacym tym modulato¬ rem (10). LN-3, zarn. 1091/73 Cena 45 zl PL
PL19376576A 1976-11-17 1976-11-17 Uklad regulatora predkosci napedu PL106754B1 (pl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL19376576A PL106754B1 (pl) 1976-11-17 1976-11-17 Uklad regulatora predkosci napedu

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL19376576A PL106754B1 (pl) 1976-11-17 1976-11-17 Uklad regulatora predkosci napedu

Publications (2)

Publication Number Publication Date
PL193765A1 PL193765A1 (pl) 1978-05-22
PL106754B1 true PL106754B1 (pl) 1980-01-31

Family

ID=19979407

Family Applications (1)

Application Number Title Priority Date Filing Date
PL19376576A PL106754B1 (pl) 1976-11-17 1976-11-17 Uklad regulatora predkosci napedu

Country Status (1)

Country Link
PL (1) PL106754B1 (pl)

Also Published As

Publication number Publication date
PL193765A1 (pl) 1978-05-22

Similar Documents

Publication Publication Date Title
KR20050061493A (ko) 제어 신호 발생 디지털 제어기 및 이를 포함한 디지털제어형 파워 컨버터
PL106754B1 (pl) Uklad regulatora predkosci napedu
US4947102A (en) Feedback loop gain compensation for a switched resistor regulator
US7123179B1 (en) Apparatus and method for duty cycle conversion
KR100270792B1 (ko) 가변 지연 장치
SU1552290A1 (ru) Устройство дл управлени и стабилизации параметров выходного напр жени преобразовател
JP2841085B2 (ja) 安定化したループ利得を有するスイッチング電圧調整器
KR0155280B1 (ko) 펄스폭 변조방식을 이용한 디지탈 펄스 발생회로
SU483759A1 (ru) Адаптивное устройство дл управлени вентильным преобразователем
KR0153237B1 (ko) 다기기 접속용 무한대 모선 모델장치
SU1541577A1 (ru) Импульсный стабилизатор напр жени
SU1348796A1 (ru) Способ стабилизации выходного напр жени импульсного стабилизатора
RU2290738C2 (ru) Преобразователь напряжения
SU762116A1 (ru) Вентильный электропривод постоянного тока 1
SU1437843A1 (ru) Стабилизатор переменного напр жени
SU746407A1 (ru) Широтно-импульсный регул тор
KR920004818Y1 (ko) 사운드 출력의 리니어 콘트롤 회로
SU1550475A1 (ru) Линейный интерпол тор
SU892430A1 (ru) Многофазный импульсный стабилизатор посто нного напр жени
KR0173251B1 (ko) 1축 모터제어기의 선형 가감속 펄스 발생회로
Ivanov et al. Instrumental resistance-frequency converter chip
SU1192089A1 (ru) Устройство для формирования сигнала задания, скорости электропривода
KR100550716B1 (ko) 원자력 발전소 제어계통에서 사용되는 합산 증폭기
SU1467710A1 (ru) Устройство дл управлени преобразователем электрической энергии
SU853624A1 (ru) Регулируемый стабилизатор мощности

Legal Events

Date Code Title Description
LAPS Decisions on the lapse of the protection rights

Effective date: 20080214