PL104205B1 - Cyfrowy sposob stabilizacji napiecia stalego oraz cyfrowy stabilizator napiecia stalego o dzialaniu dyskretnym - Google Patents

Description

Przedmiotem wynalazku jest cyfrowy sposób oraz cyfrowy stabilizator napiecia stalego, o dzialaniu dyskretnym.

Stan techniki. Znane sa stabilizatory napiecia stalego zawierajace elementy o dzialaniu dyskretnym pracujace w ukladzie mostkowym porównywania napiecia wzorcowego wytwarzanego cyfrowo z napieciem wyjsciowym stabilizatora. Jedna galaz ukladu mostkowego zawiera zródlo napiecia wzorcowego bedace przetwornikiem cyfrowo-analogowym i rezystor, a druga sklada sie z rezystora nastawnego, elementu regulacyjnego i zasilacza sieciowego. W przekatna mostka wlaczony jest wzmacniacz sygnalu bledu oddzialujacego na element regulacyjny. Wartosc stabilizowanego napiecia wyjsciowego nastawia sie cyfrowo przez zmiane slowa wejsciowego cyfrowego zródla napiecia wzorcowego. Rezystor nastawny sluzy do zmiany * zakresu napiecia wyjsciowego. Ze wzgledu na analogowe wytwarzanie sygnalu bledu poprzez porównywanie napiecia wyjsciowego z napieciem wzorcowym przy uzyciu dzielnika rezystorowego sygnal bledu w takim stabilizatorze w stanie ustalonym jest rózny od zera. Wartosc sygnalu bledu zalezy od wartosci napiecia zasilacza sieciowego i od wartosci pradu obciazenia. Próby wyeliminowania tej zaleznosci nie daly dotychczas w pelni zadawalajacych rezultatów. Wszystkie proponowane dotad rozwiazania polegaly na starannym stabilizowaniu napiecia wzorcowego i powiekszaniu wzmocnienia wzmacniacza sygnalu bledu. Prowadzi to tylko do zmniejszenia sygnalu bledu, a nie do jego pelnej•eliminacji. \, Istota wynalazku. Cyfrowy sposób stabilizacji wedlug wynalazku, polega na tym, ze napiecie wyjsciowe stabilizatora przetwarza sie w przetworniku analogowo-cyfrowym w slowo cyfrowe, które nastepnie porównuje ' sie w komparatorze cyfrowym ze slowem cyfrowym odniesienia. Otrzymany w wyniku porównania znak sygnalu bledu stabilizacji poprzez zmiane kierunku zliczania licznika rewersyjnego zliczajacego impulsy z pomocniczego generatora impulsów zmienia sie stan licznika rewersyjnego, który nastepnie przetwarza sie w przetworniku cyfrowo-analogowym na sygnal korygujacy napiecie wyjsciowe stabilizatora.

Cyfrowy stabilizator napiecia stalego wedlug wynalazku, posiada przetwornik analogowo-cyfrowy, którego wejscie jest polaczone z wyjsciem stabilizatora, a wyjscie jest polaczone z jednym z wejsc komparatora2 104 205 cyfrowego, przy czym drugie wejscie komparatora jest polaczone ze zródlem slów cyfrowych odniesienia, a pierwsze wyjscie komparatora jest polaczone z wejsciem zliczania wstecz licznika rewersyjnego, zas drugie wyjscie komparatora jest polaczone z wejsciem zliczania w przód licznika rewersyjnego.

Natomiast wyjscie trzecie komparatora cyfrowego jest polaczone z pierwszym wejsciem elementu kombinacyjnego NAND, którego drugie wejscie jest polaczone z pomocniczym generatorem impulsów. Wyjscie elementu kombinacyjnego NAND jest polaczone z wejsciem liczacym prostym licznika rewersyjnego, którego wyjscie jest polaczone z wejsciem przetwornika cyfrowo-analogowego. Wyjscie przetwornika cyfrowo-analogowego jest polaczone z równoleglym wejsciem dzielnika rezystancyjnego wzmacniacza sygnalu bledu.

Korzystne jest jesli komparator cyfrowy posiada dodatkowe wyjscie progowe polaczone z wejsciem sterujacym generatora zwiekszajace czestotliwosc generatora impulsów.

Korzystne skutki techniczne wynalazku. Zarówno sposób stabilizacji napiecia stalego jak i stabilizator napiecia stalego umozliwia okreslenie w postaci cyfrowej znaku bledu stabilizacji. Zaleznie od znaku bledu licznik rewersyjny zlicza impulsy z generatora impulsów w przód lub wstecz, zas stan licznika koryguje napiecie wyjsciowe stabilizatora. Taki sposób korygowania bledu stabilizacji jest znacznie prostszy zas stabilizator charakteryzuje sie prostym ukladem i wymaga mniej elementów skladowych. Dzieki zwiekszeniu czestotliwosci generatora impulsów uzyskano skrócenie czasu dochodzenia do stanu zerowego sygnalu bledu stabilizacji.

Objasnienie rysunku. Przyklad stosowania sposobu jest blizej objasniony w oparciu o rysunek pozwalajacy lepiej zrozumiec proces jego stosowania, przedstawiajacy na fig. 1 schemat blokowo-ideowy stabilizatora napiecia stalego, zas stabilizator napiecia stalego uwidoczniony jest w przykladzie wykonania na fig. 2 rysunku, która przedstawia schemat blokowo-ideowy stabilizatora napiecia stalego z krótkim czasem ustalania sie wartosci napiecia wyjsciowego.

Przyklady wykonania. Jak uwidoczniono na fig. 1 rysunku, tranzystor Tp regulacyjny polaczony jest swym kolektorem z dodatnim biegunem zasilacza Eu sieciowego, emiterem z masa przetwornika cyfrowo-analogowego CA, masa wzmacniacza A sygnalu bledu i dodatnia koncówka wyjsciowa stabilizatora a baza z wyjsciem wzmacniacza A sygnalu bledu. Wejscie przetwornika analogowo-cyfrowego AC jest dolaczone do koncówek wyjsciowych stabilizatora, a wyjscie do jednego z wejsc komparatora KC cyfrowego. Z drugim wejsciem koparatora KC polaczone jest zródlo slów cyfrowych CO odniesienia. Wyjscie stwierdzajace stan równosci komparatora KC polaczone jest z jednym wejsciem elementu kombinacyjnego B typu NAND a z jej drugim wejsciem polaczone jest wyjscie generatora GI impulsów. Wyjscie elementu kombinacyjnego B polaczone jest z wejsciem zliczajacym d licznika LR rewersyjnego. Wejscie e zliczania w przód licznika LR rewersyjnego jest polaczone z wyjsciem b komparatora KC, stwierdzajacym, ze sygnal slowa cyfrowego CO odniesienia jest wiekszy od sygnalu wyjsciowego przetwornika analogowo-cyfrowego AC. Natomiast wejscie f zliczania wstecz jest polaczone z wyjsciem c komparatora KC stwierdzajacym, ze sygnal slowa cyfrowego CO odniesienia jest mniejszy od sygnalu wyjsciowego przetwornika analogowo-cyfrowego AC. Wyjscie licznika LR polaczone jest z wejsciem przetwornika cyfrowo-analogowego CA o wyjsciu dolaczonym do rezystora Rr. Druga koncówka Rr jest polaczona z wejsciem wzmacniacza A sygnalu bledu i rezystorem Rvc , który swa druga koncówka polaczony jest z ujemna koncówka zasilacza Eu sieciowego stanowiace ujemna koncówke wyjsciowa stabilizatora.

Cyfrowy sposób stabilizacji napiecia stalego realizowany w ukladzie na fig. 1 rysunku, polega na tym, ze napiecie Eo wyjsciowe stabilizatora przetwarza sie w przetworniku analogowo-cyfrowym AC w slowo cyfrowe, które z kolei porównuje sie w komparatorze KC cyfrowym z wzorcowym slowem cyfrowym wytwarzanym przez zródlo slów cyfrowych CO odniesienia. < Gdy slowa cyfrowe sa rózne, wystepuje sygnal bledu stabilizacji i komparator KC okresla znak tego bledu, po czym otwiera element kombinacyjny B typu NAND. Przez element kombinacyjny B impulsy zgeneratora GI impulsów przesyla sie do licznika LR rewersyjnego. Powoduja one zwiekszenie lub zmniejszenie stanu licznika LR zaleznie od tego, które z jego wejsc e zliczania wprzód czy wejsc f zliczania wstecz jest pobudzone przez komparator KC cyfrowy. To zas zalezy od tego, które ze slów cyfrowych ze zródla slów cyfrowych CO odniesienia, czy z przetwornika analogowo-cyfrowego AC jest wieksze, a wiec od znaku sygnalu bledu. Nastepnie stan licznika LR rewersyjnego przetwarza sie w przetworniku cyfrowo-analogowym CA w napiecie oddzialujace poprzez dzielinik rezystorowy Rr — RVc i wzmacniacz A sygnalu bledu na baze tranzystora Tp regulacyjnego, zmieniajac spadek napiecia kolektor — emiter tranzystora Tp. Zmieniajac napiecie kolektor - emiter doprowadza sie napiecie Eo wyjsciowe do takiej wartosci, ze slowa cyfrowe generowane przez przetwornik analogowo-cyfrowy AC i zródlo slów cyfrowych CO odniesienia sa identyczne, a wiec napiecie wyjsciowe Eo jest dokladnie równe wartosci zadanej przez zródlo slów cyfrowych CO odniesienia. Za pomoca komparatora KC cyfrowego blokuje sie wówczas element kombinacyjny B i stan licznika LR, a wiec i napiecie oddzialujace na tranzystor Tp regulacyjny nie ulega dalszym zmianom.104 205 3 Nastawiania wartosci napiecia Eo wyjsciowego odbywa sie poprzez zmiane slowa cyfrowego wytworzonego przez zródlo slów cyfrowych CO odniesienia.

W uwidoczninym na fig. 2 rysunku stabilizatorze napiecia tranzystor Tp regulacyjny polaczony jest swym kolektorem z dodatnim biegunem zasilacza Eu sieciowego, emiterem z masa przetwornika cyfrowo-analogowego CA, masa wzmacniacza A sygnalu bledu i dodatnia koncówka wyjsciowa stabilizatora, a baza z wyjsciem wzmacniacza A sygnalu bledu. Wejscie przetwornika analogowo-cyfrowego AC jest dolaczone do koncówek wyjsciowych stabilizatora a wyjscie do jednego z wejsc komparatora KC cyfrowego. Z drugim wejsciem komparatora KC polaczone jest zródlo slów cyfrowych CO odniesienia. Wyjscie stwierdzajace stan równosci komparatora KC polaczone jest z jednym wejsciem elementu kombinacyjnego B typu NAND, a z jej drugim wejsciem polaczone jest wejscie generatora GI impulsów. Wyjscie elementu kombinacyjnego B polaczone jest z wejsciem d zliczajacym licznika LR rewersyjnego. Wejscie e zliczania w przód licznika LR jest polaczone z wyjsciem b komparatora KC, stwierdzajacym, ze sygnal slowa cyfrowego CO odniesienia jest wiekszy od sygnalu wyjsciowego przetwornika analogowo-cyfrowego AC, zas wejscie f zliczania wstecz jest polaczone z wyjsciem a komparatora KC, stwierdzajacym, ze sygnal slowa cyfrowego CO odniesienia jest mniejszy od sygnalu wyjsciowego przetwornika analogowo-cyfrowego AC. Wejscie h generatora GI impulsów jest polaczone z wyjsciem g komparatora KC sygnalizujacym duze róznice miedzy slowami cyfrowymi.

Stabilizator dziala w sposób nizej opisany. Napiecie Eo wyjsciowe stabilizatora przetwarzane jest w przetworniku analogowo-cyfrowym AC w slowo cyfrowe, które z kolei porównywane jest w komparatorze KC cyfrowym z wzorcowym slowem cyfrowym wytwarzanym przez zródlo slów cyfrowych CO odniesienia. Gdy slowa te sa rózne wystepuje sygnal bledu stabilizacji i komparator KC okresla znak tego bledu, po czym otwiera elementy kombinacyjny B typu NAND. Przez element kombinacyjny B impulsy z generatora GI impulsów przesylane sa do licznika LR rewersyjnego. Powoduja one zwiekszenie lub zmniejszanie stanu licznika LR rewersyjnego zaleznie od tego, które z jego wejsc e zliczania wprzód czy z wejsc f zliczania wstecz jest pobudzone przez komparator KC. Tozas zalezy od tego, które ze slów cyfrowych ze zródla slów cyfrowych CO odniesienia, czy z przetwornika analogowego cyfrowego AC jest wieksze, a wiec od znaku sygnalu bledu. Przy duzych róznicach slów cyfrowych z przetwornika analogowo-cyfrowego AC i zródla slowa cyfrowego CO odniesienia, stan licznika LR zmienia sie szybciej ze wzgledu na powiekszona czestotliwosc generatora GI impulsów. Wskutek tego blad stabilizacji jest szybciej sprowadzany do zera i stabilizator szybciej osiaga stan ustalony równosci nastawy napiecia wyjsciowego, zadawanej przez zródlo slowa cyfrowego CO odniesienia i napiecia Eo wyjsciowego stabilizatora.

Stan licznika LR jest nastepnie przetwarzany w przetworniku cyfrowo-analogowym CA na napiecie oddzialujace poprzez dzielnik rezystorowy Rr — Rvc >wzmacniacz A bledu na baze tranzystora Tp regulacyjnego, zmieniajac spadek napiecia kolektor-emiter tranzystora Tp. Zmieniajac napiecie kolektor-emiter, doprowadzone jest napiecie Eo wyjsciowe do takiej wartosci, ze slowa cyfrowe generowane przez przetwornik analogowo-cyfrowy AC i zródlo slowa cyfrowego CO odniesienia sa identyczne, a wiec napiecie Eo wyjsciowe jest dokladnie równe wartosci zadanej przez zródlo slowa cyfrowego CO odniesienia. Komparator KC blokuje wówczas element kombinacyjny B i stan licznika LR, a wiec i napiecie oddzialujace na tranzystor Tp regulacyjny nie ulega dalszym zmianom.

Nastawianie wartosci napiecia Eo wyjsciowego realizowane jest przez zmiane slowa cyfrowego wytwarzanego przez zródlo slowa cyfrowego CO odniesienia.

Claims (2)

Zastrzezenia patentowe

1. Cyfrowy sposób stabilizacji napiecia stalego poprzez korygowanie napiecia wyjsciowego stabilizatora przez podanie napiecia sterujacego na dzielnik rezystancyjny wejsciowy wmacniacza sygnalu bledu powodujacego zmiane spadku napiecia kolektor-emiter szeregowego tranzystora regulacyjnego, znamienny t y m, ze napiecie wyjsciowe (Eo) stabilizatora przetwarza sie w przetworniku analogowo-cyfrowym (AC) w slowo / cyfrowe, które nastepnie porównuje sie w komparatorze (KC) cyfrowym ze slowem cyfrowym odniesienia, przy czym otrzymany w wyniku porównania znak sygnalu bledu stabilizacji poprzez zmiane kierunku zliczania licznika (LR) rewersyjnego zliczajacego impulsy z pomocniczego generatora (GI) impulsów, zmienia stan licznika (LR), który nastepnie przetwarza sie w przetworniku cyfrowo-analogowym (CA) na sygnal korygujacy napiecie (Eo) wyjsciowe stabilizatora.

2. Cyfrowy stabilizator napiecia stalego o dzialaniu dyskretnym, zawierajacy tranzystor regulacyjny wlaczony w obwód wyjsciowy, w ukladzie wspólnego emitera oraz wzmacniacz sygnalu bledu, znamienny t y m, ze posiada przetwornik analogowo-cyfrowy (AC), którego wejscie jest polaczone z wyjsciem stabilizatora, a wyjscie jest polaczone z jednym z wejsc komparatora (KC) cyfrowego przy czym drugie wejscie komparatora104 205 (KC) jest polaczone ze zródlem slów cyfrowych (CO) odniesienia a wyjscie (C) komparatora (KCJI jest Sczone z wejsciem (f) zliczania wstecz licznika (LR) rewersyjnego, zaswyjscie(b) komparatora (KC) Xzone z wejsciem (e) z iczania w przód liczika (LR) rewersyjnego natomiast wyjsce (a) komparatora (KC) ^SL z pierwszym wejsciem elementu (B) kombinacyjnego typu NAND, którego drug.e wejsce jest £l ™ z-ZZZSEyZ generatorem (GI) impulsów, zas wyjscie elementu (B) kombinacy nego jest polaczone rSem (d^Tczacym pLtym licznika (LR) rewersyjnego, którego wyjscie jest polaczone z wejsciem SwTrmkacyfrowoAnalogowego (CA), zas wyjscie przetwornika jest polaczone z równoleglym dz,elmk.em wejsciowym zlozonym z rezystorów (Rr) i (RVc) wzmacniacza (A) sygnalu bledu. J S^yTrowy staMizator wedlug zastrz. 2, z n a m i e n n y t y m, ze komparator (KC) cyfrowy posrada dodatkowe wyjscie (g) progowe polaczone z wejsciem (h) sterujacym generatora (GI), zw,ekszajace czestotliwosc generatora (GI) impulsów. KC CO ^( CA U LR RStl G' I Ek2EK f-D*' f/o.f. KC j-g—' LI n* F,y2. Prac. Poligraf. UP PRL naklad 120 + 18 Cena 45 zl