PL102473B1 - Reversible counter - Google Patents

Description

Przedmiotem wynalazku jest licznik rewersyjny, wypo¬ sazony w uklad zmiany kryterium kierunku pracy.

* Znany jest ze zgloszenia patentowego PRL P.169 876 wielostanowy licznik rewersyjny, zawierajacy wzmac¬ niacz operacyjny w ukladzie wtórnikowym. Wyjscie wzmac- 5 niacza operacyjnego jest polaczone bezposrednio z wej¬ sciem odwracajacym oraz wejsciem nieodwracajacym, poprzez trzy galezie równolegle rezystorowo-obwodowe.

Wspólny punkt polaczenia diody z rezystorem jednej galezi jest polaczony poprzez kondensator ze zródlem 10 impulsów dodatnich, a wspólny punkt polaczenia diody z rezystorem drugiej z trzech równoleglych galezi jest polaczony poprzez kondensator ze zródlem impulsów ujemnych. Ponadto wejscie nieodwracajace wzmacnia¬ cza operacyjnego jest polaczone poprzez kondensator 15 stanowiacy element pamieci analogowej z potencjalem masy, przy czym wielkosc napiecia na kondensatorze odpowiada stanowi licznika.

Znany jest równiez ze zgloszenia patentowego PRL P. 166 904, uklad znaku licznika rewersyjnego zawiera- 20 jacy bistabilny przerzutnik, którego dwa wejscia R i S sa polaczone poprzez dwa wejsciowe elementy NAND z zespolem elementów NAND, którego wejscia sa pola¬ czone z wyjsciami dwuwejsciowegp elementu NAND i trzywejsciowego elementu NAND. Wejscia wszystkich 25 zespolów elementów NAND sa polaczone z ukladem zadawania programu, ukladem sygnalizacji stanu zero¬ wego licznika oraz z ukladem zadawania stanu poczatko¬ wego poprzez uklady negacji. Ponaclto wejscia przerzut- nika bistabilnego sa polaczone z dwoma wejsciami ukladu 30 2 sterowania polem odczytowym oraz poprzez uklady ne-. gacji sumy logicznej z wejsciem sterujacym kierunkiem zliczania licznika.

Istota wynalazku polega na wyposazeniu licznika re¬ wersyjnego w programowy uklad bistabilny posiadajacy dwa niezalezne wejscia zmiany kierunku zliczania licz¬ nika, przy czym wyjscia tego ukladu sa polaczone z wej¬ sciami pomocniczego deszyfratora stanów ukladu bista¬ bilnego, którego wejscia sa polaczone z wejsciami ukladu deszyfratora stanów licznika. Wyjscie deszyfratora sta¬ nów licznika jest polaczone z wejsciem elementu NIE-I posiadajacym dodatkowe wejscie dla wprowadzenia ze¬ garowych impulsów wyzwalajacych. Wyjscie tego elemen¬ tu kombinacyjnego jest polaczone z wejsciami drugiego wejsciowego elementu kombinacyjnego NIE-I, którego wyjscie jest polaczone z wejsciami synchronizujacymi ukladów bistabilnyeh licznika. Ponadto wyjscie negacyj- ne drugiego ukladu bistabilnego licznika jest polaczone z jednym z wejsc przygotowujacych trzeciego ukladu bistabilnego a wyjscie proste drugiego ukladu bistabil¬ nego jest polaczone z jednym z pozostalych wejsc przy¬ gotowujacych trzeciego ukladu bistabilnego licznika. Po¬ nadto wyjscie proste pierwszego ukladu bistabilnego z drugim z pozostalych wejsc przygotowujacych trzecie¬ go ukladu bistabilnego oraz z wejsciem deszyfratora sta¬ nów licznika oraz ponadto z wejsciem pomocniczego de¬ szyfratora stanów programowego ukladu bistabilnego.

Wyjscie negacyjne pierwszego ukladu bistabilnego jest polaczone z wejsciem pomocniczego deszyfratora oraz z jednym z pozostalych wejsc deszyfratora stanów licz- 102 473102 473 ¦ < '; 3 ' " nika i ponadto z jednym z wejsc przygotowujacych trze¬ ciego ukladu bistabilnego- Wyjscie .pomocniczego deszy¬ fratora jest polaczone z wejsciami przygotowujacymi JK drugiego ukladu bistabilnego a wejscie blokujace trze¬ ciego ukladu bistabilnego jest polaczone z wejsciem ele¬ mentu kombinacyjnego NIE-I, którego wejscie stanowi wejscie programujace licznika polaczone z jednym z wejsc ukladów deszyfratora stanów licznika.

Wynalazek zostal uwidoczniony w przykladzie wyko¬ nania na rysunku, przedstawiajacym schemat blokowo- ideowy licznika rewersyjnego.

Licznik rewersyjny wedlug wynalazku zawiera deszy- frator stanów licznika DS. Uklad deszyfratora stanów licznika DS zawiera trzy równorzedne elementy kombi¬ nacyjne NIE-I-M15, M16, M17, których wejscia sa pola¬ czone z wejsciami i wyjsciami przerzutników J-K-M4, M3, M5 oraz wyjsciami deszyfratora pomocniczego DSX i tak wejscie 45 elementu NIE-I-M17 jest polaczone z wyjsciem prostym Qc przerzutnika J-K-M3? natomiast wejscie 46 z wyjsciem negacyjnym Qb przerzutnika J-K-M4 oraz dodatkowo z wejsciem 47 elementu kombinacyj¬ nego NIE-I-M15. Wejscie 48 elementu NIE-I-M17 jest polaczone z wejsciem 49 przerzutnika J-K-M3 oraz z wejsciem 30 elementu NIE-I-M16 polaczonym dodatko¬ wo z wejsciem 29 deszyfratora pomocniczego DS^ Wej¬ scie 35 elementu NIE-I-M17 jest polaczone z wejsciem 34 deszyfratora pomocniczego DS15 z wejsciem prostym Qa przerzutnika J-K-M5 oraz z Wejsciem 37 przerzutnika J-K-M3. Wejscie 50 elementu NIE-I-M16 jest polaczone bezposrednio z WE4 ukladu licznika rewersyjnego. Wejscie 53 elementu NIE-I-M16 jest polaczone z wyjsciem pros¬ tym Qb przerzutnika J-K-M4 oraz z wejsciem 54 prze¬ rzutnika M3. Wejscie 55 elementu NIE-I-M15 jest polaczo¬ ne z wyjsciem negacyjnym JQc przerzutnika J-K-M3, a wejscie 27 jest polaczone z wejsciem 26 deszyfratora po¬ mocniczego DSlt Wejscie 31 deszyfratora DSt jest po¬ laczone ponadto z wejsciem 32 elementu NIE-I-M15 Uklad deszyfratora stanu licznika DS steruje impul¬ sami zegarowymi, podawanymi na WE4 wejscia 6, 7, 8 synchronicznych przerzutników . M3, M4, Ms. Zega¬ rowe impulsy wyzwalajace licznik podawane na WE± stanowiace jednoczesnie wejscie glówne elementu kombi- ^nacyjnego NIE-I-Mj. tworza wraz z impulsami wyjscio¬ wymi deszyfratora DS podawanymi z wyjscia 67 na wej¬ scie 68 drugiego , elementu kombinacyjnego NIE-I-Mj.

Wejscie WE4 sluzy do zaprogramowania krótkiego lub dlugiego cyklu pracy licznika poprzez podanie stanu lo¬ gicznego „1" na wejscie 51 i 52 elementu kombinacyj¬ nego NIE-I^M^. Stan logiczny „1" zostaje, nastepnie podany na wejscie blokujace B przerzutnika J-K-M3, co powoduje ze przerzutnik M3 jest zablokowany w czasie zmiany stanów licznika.

* Wejscia WE2 i WE3 stanowia wejscia programujace licznika. Sa one jednoczesnie wejsciami 9 i 10 elementu NIE-I-M6 i wejsciami 11 i 12 elementu NIE-I-M7 pro¬ gramowanego ukladu bistabilnego BP. Uklad ten posia¬ da ponadto przerzutnik wykonany na dwu elementach NIE-I-Mg ivM9 w ten sposób, ze wejscie 19 elementu M8 jest polaczone z wyjsciem 20 elementu M9 a wejscie 17 elementu Al, jest polaczone z wyjsciem 18 elementu Mg. Wejscie 14 elementu M8 i wejscie 16 elementu M, sa polaczone z wyjsciem 13 elementu NIE-I-M elementu NIE-I-M7. Wyjscie 18 elementu NIE-I-M8 przerzutnika jest polaczone z wejsciami 21 i 22 elementu 4 NIE-I-M10 a wyjscie 20 elementu NIE-I-M, jest pola¬ czone z wejsciami 23 i 24 elementu NIE-I-M11.

Programowany uklad bistabilny dzieki zapamietywa¬ niu stanów wejsciowych na wejsciach WE2 i WE3 powo- duje utrzymanie stanów logicznych „0" lub „1". Stan wyjsciowy programowanego ukladu bistabilnego BP oraz przerzutnika, J-K-M5 sa deszyfrowane w dodatko¬ wym deszyfratorze DSr a nastepnie podane na wejscia przygotowujace 44 i 43 przerzutnika J-K-M4. 1 Uklad deszyfratora DSX stanów ukladów bistabilnych BP zawiera element NIE-I-M13 którego wyjscie 38 jest polaczone z wejsciem 40 koncowego elementu NIE-I-M14 pozostale wejscie elementu NIE-I-Mi4 jest polaczone z wyjsciem 39 elementu NIE-I-M12. Wyjscie 42 elementu M14 jest polaczone z wejsciami przygotowujacymi 43 i 44 przerzutnika J-K-M4 a wejscia 26 i 29 elementów M12 i M13 sa polaczone z wyjsciami 28 i 25 ukladu bistabil¬ nego BP. Nastepuje przez nie podanie do deszyfratora DSL stanów logicznych na wejsciach WE2 i WE3, pozosr tale wejscia deszyfratora pomocniczego DS^. wejscie 34 jest polaczone z wyjsciem Qa przerzutnika J-K-M5 oraz z wejsciem przygotowujacym 37 przerzutnika J-K-M3 a wejscie 31 deszyfratora DS! jest polaczone z zanego¬ wanym wyjsciem Qa przerzutnika J-K-M5 oraz wejsciem 32 deszyfratora DS stanów licznika oraz wejsciem 33 przerzutnika J-K-M3. Wyjscie 60 elementu NIE-I-M17> wyjscie 59 elementu NIE-I-M18 oraz wyjscie 58 elementu NIE-I-M1S sa polaczone z wejsciami 63, 62, 61 elementu NIE-I-M18, którego wyjscie 64 jest polaczone z wejsciem 66 i 65 koncowego elementu NIE-I-M19. Wyjscie 67 kon¬ cowego elementu NIE-I-M19 stanowi wyjscie deszyfra¬ tora DS. 3-

Claims (1)

1. Zastrzezenie patentowe Licznik rewersyjny zawierajacy uklad zadawania pro¬ gramu,' uklad zadawania stanu zerowego licznika pola¬ czony poprzez elementy wykonawcze kombinacyjne z 40 ukladem sterowania kierunkiem zliczania licznika, zna¬ mienny tym, ze posiada programowany uklad bista¬ bilny (BP) posiadajacy dwa niezalezne wejscia (WE2 i WE3) zmiany kierunku zliczania, przy czym wyjscia (28 i 25) ukladu bistabilnego (BP) sa polaczone z wej- 45 sciami (29 i 26) deszyfratora pomocniczego DSX którego wejscia (34, 26, 31) sa polaczone z wejsciami (35, 27, 32} ukladu deszyfratora stanów licznika (DS), przy czym wyj¬ scie (67) deszyfratora stanów licznika (DS) jest pola¬ czone z wejsciem (68) elementu NIE-I-(MJ, którego po- 50 zostale wejscie (1) stanowi sterowane wejscie (WEX) im¬ pulsów zegarowych licznika rewersyjnego, a którego wyj¬ scie (2) jest polaczone z wejsciami (3 i 4) elementu NIE- -I-(M2), przy czym wyjscie (5) elementu NIE-I-(M2) jest polaczone z wejsciem synchronizujacym (6) ukladu 55 bistabilnego (M3) oraz z synchronizujacym wejsciem: (7) ukladu bistabilnego (M4) oraz ponadto z wejsciem synchronizujacym (8) ukladu bistabilnego (M5) ponadto wyjscie negacyjne (Qb) ukladu bistabilnego (M4) jest polaczone z jednym z wejsc przygotowujacych (K) ukla- eo du bistabilnego (M3) a wejscie proste (Qb) ukladu bi¬ stabilnego (M4) jest polaczone z jednym z wejsc przygo¬ towujacych J ukladu bistabilnego (M3) ponadto wyjscie proste (Qa) ukladu bistabilnego (M5) jest polaczone z drugim z pozostalych wejsc przygotowujacych J ukladu 65 bistabilnego (M3) oraz z wejsciem (35) deszyfratora sta— /102 473 nów licznika (DS) oraz z wejsciem (34) pomocniczego deszyfratora (DS±) stanów programowanego ukladu bi¬ stabilnego (BP) a wyjscie negacyjne (Qa) ukladu bista¬ bilnego (M5) jest polaczone z wejsciem (31) ukladu po¬ mocniczego deszyfratora (DSX) oraz z wejsciem (32) deszyfratora stanów licznika (DS) i ponadto z jednym z wejsc przygotowujacych K ukladu bistabilnego (M3) ponadto wyjscie pomocniczego deszyfratora (42) jest po¬ laczone z wejsciami przygotowujacymi J-K-(43 i 44) ukladu bistabilnego (M4) a wejscie blokujace (B) ukladu bistabilnego (M3) jest polaczone z wyjsciem elementu NIE-I-(M',8) którego wejscie WE4 stanowi wejscie pro¬ gramujace polaczone z wejsciem (50) ukladu deszyfra¬ tora stanów licznika (DS). b Ca