PL101022B1 - Uklad konwertera cyfrowo-analogowego - Google Patents

Description

Przedmiotem wynalazku jest uklad konwertera cyfrowo-analogowego o zwiekszonej odpornosci na zmiany napiec zasilajacych.

W ukladach konwerterów cyfrowo-analogowych wystepuja zagadnienia wytwarzania wzorcowych napiec odniesienia oraz odpornosci na zmiany na¬ piec zasilajacych. Znane konwertery cyfrowo-ana¬ logowe zawieraja w swej konstrukcji zródlo na¬ piecia wzorcowego, zespól kluczy analogowych oraz wzmacniacz wyjsciowy.

Wysoka dokladnosc przetwarzania cyfrowo-ana¬ logowego wymaga stosowania precyzyjnych ukla¬ dów elektronicznych, w których powaznym prob¬ lemem jest wplyw zmian napiec zasilajacych. Dla zasilania znanych konwerterów konieczne jest kon¬ struowanie specjalnych zasilaczy stabilizowanych, których rozmiary ze wzgledu na wymagana do¬ kladnosc i stabilnosc sa bardzo duze. Znane ikon- wertery cyfrowo-analogowe wykorzystuja trzy na¬ piecia zasilajace o tolerancjach 0,5—•2%. kazde.

Istota wynalazku polega na polaczeniu ukladu wytwarzajacego napiecie wzorcowe, lacznie z tran¬ zystorowym ukladem kompensacji oraz ukladem kluczy analogowych tylko z jednym biegunem na¬ piecia zasilajacego jako poziomem odniesienia, zas ukladu drabinki rezystorowej z masa ukladu, sta¬ nowiacego drugi poziom odniesienia, z którym dru¬ gostronnie jest polaczony uklad wytwarzajacy na¬ piecie wzorcowe wraz z tranzystorowym ukladem kompensacji.

Jedno z wyjsc ukladu wytwarzajacego napiecie wzorcowe jest polaczone z baza tranzystora ukla¬ du kompensacji, która z kolei jest polaczona z wejsciem ukladu kluczy analogowych, z którego dostarczane sa skompensowane temperaturowo pra¬ dy wzorcowe do drabinki rezystorowej, natomiast emiter tranzystora ukladu kompensacji jest pola¬ czony z wejsciem odwracajacym wzmacniacza u- kladu napiecia wzorcowego.

Uklad konwertera cyfrowo-analogowego wedlug wynalazku jest uwidoczniony przykladowo na za¬ laczonym rysunku, na którym fig. 1 przedstawia zasadniczy uklad konwertera, zas na fig. 2 — uklad konwertera z ukladem przesuwania pozio¬ mu odniesienia i scalonym wzmacniaczem zawar¬ tym w ukladzie regulatora napiecia.

W ukladzie konwertera cyfrowo-analogowego we¬ dlug wynalazku scalony regulator napiecia 1, tran¬ zystorowy uklad kompensacji, w którym znajduje sie tranzystor Tl z rezystorem Rl oraz uklad klu¬ czy analogowych 2 polaczone sa z jednej strony tylko z jednym biegunem napiecia zasilania —Uz tworzacym jeden poziom odniesienia, podczas gdy z drugiej strony drabinka rezystorowa 3 jest po- laczona z masa calego ukladu tworzaca drugi po¬ ziom odniesienia, z którym jest polaczony drugim zaciskiem zasilania scalony regulator napiecia 1 oraz kolektor tranzystora Tl, ukladu kompensacji, natomiast emiter tego tranzystora jest polaczony [0 z wejsciem odwracajacym wzmacniacza znajduja- 101 022101022 3 4 cego sie w regulatorze 1. Wyjscie tego wzmacnia¬ cza jest polaczone poprzez rezystor R5 z dodat¬ kowym wejsciem tego regulatora i baze tranzy¬ stora Tl, która z kolei jest polaczona z ukladem kluczy analogowych 2, dostarczajac do tego ukla¬ du napiecie odniesienia*; Wyjscie ukladu kluczy analogowych 2 jest polaczone z wejsciem drabin¬ ki rezystorowej 3, do której z ukladu kluczy ana¬ logowych 2 dostarcza sie wzorcowe prady do skom¬ pensowaniu termicznych zmian napiecia UEB tran¬ zystorów zawartych w ukladzie tych kluczy przez zmiane napiecia doprowadzanego z bazy tranzy¬ stora Tl. Wyjscie ukladu drabinki 3 stanowi wyjs¬ cie ukladu konwertera.

W celu zwiekszenia poziomu sygnalów wyjscio¬ wych pomiedzy jedno z wyjsc drabinki rezystoro¬ wej 3 a biegun napiecia —Uz wlaczony jest uklad przesuwania poziomu odniesienia fig. 2, sklada¬ jacy sie z pierwszego tranzystora T2 i rezystora R2 polaczonych wspólnym punktem z wejsciem nieodwracajacym wzmacniacza zawartego w dru¬ gim scalonym regulatorze, napiecia 4, którego je¬ den zacisk jest polaczony z ujemnym biegunem napiecia zasilania —Uz, podczas gdy jego drugi zacisk polaczony jest z dodatnim biegunem zródla zasilania +UZ, zas wyjscie wzmacniacza drugiego scalonego regulatora napiecia 4 jest polaczone z wyjsciem ukladu, do którego to wyjscia jest do¬ laczone wyjscie drabinki 3 poprzez rezystor R4 oraz wejscie odwracajace tego wzmacniacza, które jest ponadto polaczone z kolektorem drugiego tran¬ zystora T3 ukladu przesuwania poziomu napiecia poprzez rezystory R3 i R4.

Przez polaczenie wyjscia ukladu zródla napiecia odniesienia z jego wejsciem poprzez zlacze emi- ter-baza tranzystora Tl ukladu kompensacji o pa¬ rametrach takich samych jak tranzystory stoso¬ wane w ukladzie kluczy 2 uzyskuje sie napiecie wzorcowe uwzgledniajace- zmiany napiecia UEB tranzystorów pod wplywem temperatury otocze¬ nia i dzieki temu prady wytwarzane w ukladzie kluczy analogowych 2 nie zmieniaja swej wartosci pod wplywem zmiany temperatury otoczenia. Wyjs¬ cie konwertera stanowi wyjscie drabinki rezysto¬ rowej 3 polaczonej swymi wejsciami z wyjsciami ukladu kluczy analogowych 2 dostarczajacymi po¬ przednio omówione prady. Poniewaz wytwarzane w ukladzie kluczy analogowych 2 prady nie zale¬ za od napiecia wystepujacego na zaciskach wyjs¬ ciowych drabinki rezystorowej 3, napiecie wyjscio¬ we konwertera zalezy tylko od pradów dostar¬ czanych z ukladu kluczy analogowych 2, natomiast nie zalezy od wahan napiecia wystepujacych po¬ miedzy przewodami zasilania.

Claims (2)

Zastrzezenia patentowe

1. Uklad konwertera cyfrowo-analogowego skla¬ dajacego sie ze zródla napiecia odniesienia, zespo- 5 lu kluczy analogowych i dralbinki rezystorowej znamienny tym, ze scalony regulator napiecia (1), tranzystorowy uklad kompensacji, w którym znaj¬ duje sie tranzystor (Tl) z rezystorem (Rl) oraz uklad kluczy analogowych (2) polaczone sa z jed¬ nej strony tylko z jednym biegunem napiecia za¬ silania (—Uz) tworzacym jeden poziom odniesie¬ nia, pqdczas gdy drabinka rezystorowa (3) jest po¬ laczona z masa calego ukladu tworzaca drugi po¬ ziom odniesienia, z którym jest polaczony drugim zaciskiem scalony regulator napiecia Xl) oraz ko¬ lektor tranzystora (Tl) ukladu kompensacyjnego nastomiast emiter tego tranzystora jest polaczo^ ny z wejsciem odwracajacym wzmacniacza znaj¬ dujacego sie w scalonym regulatorze napiecia (1), zas wyjscie tego wzmacniacza polaczone jest po¬ przez rezystor (R5) z jego dodatkowym wejsciem i baza tranzystora (Tl) ukladu kompensacji, która z kolei jesj polaczona z ukladem kluczy analogo¬ wych (2), dostarczajac do tego ukladu napiecie odniesienia, przy czym wyjscie ukladu kluczy ana¬ logowych (2) jest polaczone z wejsciem drabinki rezystorowej (3), do której z ukladu kluczy ana¬ logowych (2) po skompensowaniu termicznych zmian napiecia UEB tranzystorów zawartych w ukladzie tych kluczy przez zmiane napiecia do¬ prowadzanego z bazy tranzystora (Tl) ukladu kom¬ pensacji dostarcza do tej drabinki wzorcowych pradów, wyjscie której to drabinki stanowi wyjs-cie ukladu konwertera.

2. Uklad ?wedlug zastrz. 1, znamienny tym, ze pomiedzy jedno z wyjsc drabinki rezystorowej (3), a jeden biegun napiecia (—Uz) wlaczony jest uklad przesuwania/poziomu odniesienia skladajacy sie z pierwszego tranzystora (T2) i rezystora laczonych wspólnym punktem z wejsciem nieod¬ wracajacym wzmacniacza zawartego w drugim sca¬ lonym regulatorze napiecia (4), którego jeden za¬ cisk jest polaczony z ujemnym biegunem napiecia zasilania (—U^, podczas gdy jego drugi zacisk polaczony jest z dodatnim biegunem zródla zasi¬ lania (+UZ)» zas wyjscie wzmacniacza drugiego scalonego regulatora napiecia (4) jest polaczone z wyjsciem ukladu, do którego to wyjscia jest po¬ laczone wyjscie drabinki rezystorowej (3) poprzez rezystor (R4) oraz wejscie odwracajace wzmacnia¬ cza drugiego scalonego regulatora napiecia (4), które jest jednoczesnie polaczone z kolektorem drugiego tranzystora (T3) ukladu przesuwania po¬ ziomu napiecia odniesienia poprzez rezystory (R3) i (R4). 15 20 25 30 n 40 45 50101 022 We Cyfrowe Fig. I -Wy Fig. 2