PL100782B1 - Uklad elektrycznego regulatora progowego - Google Patents

Description

Przedmiotem wynalazku jest uklad elektrycznego regulatora progowego, znajdujacy zastosowanie do pracy w ukladach wielopolozeniowej regulaqi róznych wielkosci przetworzonych na sygnal zmiany impedancji, sygnal napieciowy lub pradowy.

Znany uklad elektrycznego regulatora progowego, stosowany do trójpolozeniowej regulacji temperatury, sklada sie z mostka zawierajacego czujnik temperatury i dwa potencjometry wartosci zadanej. Jedna przekatna mostka jest polaczona z wejsciami dwóch jednakowych torów pomiarowych, które skladaja sie ze wzmacniacza fazoczulego polaczonego poprzez prostownik i wzmacniacz przerzutnikowy z czlonem wykonawczym. Druga przekatna mostka jest zasilana napieciami wyjsciowymi wzmacniaczy fazoczulych. Zastosowanie, w opisanym ukladzie regulatora, wiekszej ilosci potencjometrów wartosci zadanej i torów pomiarowych pozwala na uzyskanie regulacji wielopolozeniowej, lecz ze wzgledu na skomplikowana konstrukcje rozwiazania takie nie znajduja praktycznego wykorzystania. Dodatkowa niedogodnoscia tych rozwiazan jest wystepowanie szkodliwych sprzezen miedzy poszczególnymi wzmacniaczami regulatora.

Wynalazek dotyczy ukladu elektrycznego regulatora progowego, zawierajacego jeden tor pomiarowy, w którym nastepuje porównywanie sygnalu wejsciowego zwartoscia zadana w zespole zadawania progów zadzialania, oraz majacego czlony wykonawcze. ¦ Istota wynalazku polega na wyposazeniu ukladu w zespól kluczy, za posrednictwem których sa przylaczane do jednego z wejsc toru pomiarowego, poszczególne zadajniki * zespolu zadawania progów zadzialania, oraz na zastosowaniu pamieci, która jest wlaczona miedzy wyjscie toru pomiarowego a wejscia czlonów wykonawczych. Zespól kluczy oraz komórki pamieci sa sterowane przez wspólny czlon sterujacy, który wysyla sygnal wpisu do komórek pamieci z pewnym opóznieniem czasowym w stosunku do sygnalu zalaczajacego poszczególne klucze. Czlon sterujacy sklada sie z generatora przebiegu zmiennego, którego wyjscie jest polaczone poprzez dzielnik czestotliwosci zjednymi wejsciami funktorów iloczynu logicznego, a pozostale wejscia tych funktorów sa polaczone bezposrednio z wyjsciem generatora. Zalaczaniem poszczególnych kluczy steruja sygnaly wyjsciowe dzielnika czestotliwosci, a sygnal wpisu do komórek pamieci jest podawany z wyjsc funktorów iloczynu logicznego.2 100 782 Zasadnicza korzyscia techniczna, wynikajaca ze stosowania ukladu regulatora wedlug wynalazku jest mozliwosc uzyskania regulacji wielopolozeniowej, charakteryzujacej sie duza dokladnoscia i szybkoscia osiagania stanu ustalonego. Uklad ma prosta budowe, zawiera niewiele czlonów analogowych, a wiekszosc jego elementów mozna wykonac technika scalona.

Przedmiot wynalazku jest przedstawiony w przykladzie wykonania na rysunku, który przedstawia schemat ideowo-blokowy ukladu elektrycznego regulatora progowego, sluzacego do czteropolozeniowej regulacji temperatury.

Przykladowy uklad regulatora wedlug wynalazku sklada sie z czteroramiennego, rezystorowego mostka 1, którego jedno z ramion stanowi czujnik 2 temperatury, a drugie - zespól 3 kluczy tranzystorowych polaczony z zespolem 4 zadawania progów zadzialania. Pomiarowa przekatna mostka 1 jest polaczona z wejsciem fazoczulego wzmacniacza 5, a druga przekatna - z wyjsciem tego wzmacniacza 5. Zespól 3 kluczy sklada sie z trzech tranzystorów 6, przy czym ich zlacza emiter-kolektor sa polaczone szeregowo z rezystorami 7, o regulowanej rezystancji, wchodzacymi w sklad zespolu 4 zadawania progów zadzialania. Wyjscie fazoczulego wzmacniacza 5 jest polaczone poprzez prostownik 8 z wejsciem przerzutnikowego wzmacniacza 9, a wyjscie tego wzmacniacza 9 jest polaczone z wejsciami cyfrowej pamieci 10, której wyjscia sa polaczone z wykonawczymi czlonami 11. Cyfrowa pamiec 10 sklada sie z trzech jednobitowych komórek 12 pamieci, wykonanych w postaci przerzutników typuD. Zegarowe wejscia komórek 12 pamieci oraz bazy tranzystorów 6 zespolu 3 kluczy sa polaczone ze sterujacym czlonem 13. Sterujacy czlon 13 sklada sie z generatora 14 przebiegu prostokatnego, którego wyjscie jest polaczone z dzielnikiem 15 czestotliwosci oraz z wejsciami trzech funktorów 16 iloczynu logicznego. Dzielnik 15 dzieli czestotliwosc przebiegu wyjsciowego generatora 14 w stosunku 1 do 3, a sygnaly wyjsciowe dzielnika 15 sa doprowadzone do baz tranzystorów 6 oraz do pozostalych wejsc funktorów 16 iloczynu logicznego. Wyjsciowe sygnaly funktorów 16 iloczynu logicznego steruja wpisem stanu wzmacniacza 9 do poszczególnych komórek 12 pamieci; W mostku 1 jest porównywany sygnal z czujnika 2 temperatury z sygnalem zadanym na jednym z rezystorów 7 czlonu 4 zadawania progów zadzialania. Wynik tego porównania jest podawany poprzez fazoczuly wzmacniacz 5, prostownik 8 i przerzutnikowy wzmacniacz 9 na wejscia cyfrowej pamieci 10, gdzie zostaje zapamietany przez jedna z komórek 12. Wlaczeniem jednego z rezystorów 7 w obwód mostka 1 steruje sterujacy czlon 13, który zalacza odpowiedni klucz zespolu 3 kluczy tranzystorowych. Sterujacy czlon 13 podaje równiez sygnal wpisu do komórki 12 odpowiadajacej zalaczonemu aktualnie kluczowi, przy czym sygnal ten jest opózniony czasowo w stosunku do sygnalu zalaczajacego klucz. Opóznienie to jest realizowane dzieki polaczeniu jednych wejsc funktorów 16 iloczynu logicznego z wyjsciem generatora 14 przebiegu prostokatnego, a drugich — z wyjsciami dzielnika 15 czestotliwosci. Dzieki temu sygnal wpisu do komórki 12 pamieci zostaje podany po ustaleniu sie napiec wtórze pomiarowym. Sygnal wyjsciowy komórki 12 pamieci, odpowiadajacej zalaczonemu rezystorowi 7 zespolu 4 zadawania progów, powoduje zadzialanie wykonawczego czlonu 11 polaczonego z dana komórka 12.pamieci.

Claims (2)

Zastrzezenia patentowe

1. Uklad elektrycznego regulatora progowego, zawierajacy tor pomiarowy porównujacy sygnal wejsciowy z sygnalem wyjsciowym zespolu zadawania progów zadzialania, oraz majacy czlony wykonawcze, znamienny tym, ze jest wyposazony w zespól kluczy (3) oraz w pamiec (10) , przy czym zespól kluczy (3) jest wlaczony miedzy zespól (4) zadawania progów zadzialania a jedno z wejsc toru pomiarowego, zas pamiec (10) jest wlaczona miedzy wyjscie toru pomiarowego a wejscia wykonawczych czlonów (11), natomiast klucze zespolu (3) i komórki pamieci (10) sa sterowane przez sterujacy czlon (13).

2. Uklad wedlug zastrz. 1, znamienny tym, ze sterujacy czlon (13) sklada sie z generatora (14) przebiegu zmiennego, którego wyjscie jest polaczone poprzez dzielnik czestotliwosci (15) z jednymi wejsciami funktorów (16) iloczynu logicznego, a pozostale wejscia tych funktorów (16) sa polaczone bezposrednio z wyjsciem generatora (14).100 782 i*2 r r- Ib 3 6 I 6 , yi^M^M 13 14 15 U ^16 16 10 "^32 "M2 "^SE i. 11 11 11