SU1167544A1 - Устройство дл контрол равенства фазных напр жений - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ РАВЕНСТВА ФАЗНЫХ НАПРЯЖЕНИЙ, содержащее блок питани  и датчики напр жени , количество которых равно количеству контролируемых напр жений, отличающеес  тем, что, с целью расширени  функциональных возможностей , в него введены логические элементы ИЛИ-НЕ с измен емым порогом срабатывани , количество которых равно количеству датчиков напр жений, к выходам которых через усилители подключены блоки фиксации, причем выход каждого датчика напр жени  соединен с входом изменени  порога срабатывани  логического элемента ИЛИ-НЕ с иэмен емьш порогом срабатывани  одноименной фазы, логические входы каждого элемента ИЛИ-НЕ с измен емым порогом срабатывани  подключены к дополнительным выходам логических элементов ИЛИ-НЕ с измен емым порогом срабатывани  опережающей и отстающей фаз, логический выход каждого элемента подключен (Л к входу . усилител  одноименной фазы.

Description

05

СП

4 Изобретение относитс  к электрическим измерени м, а именно к измери тельной автоматике, и может использоватьс  в различных устройствах дл  контрол  равенства фазных напр жений или в других устройствах дл  контрол  равенства напр жений, посту пающих от нескольких датчиков. Цель изобретени  - расширение функциональных возможностей устройства дл  контрол  равенства фазных напр жений путем обеспечени  устройством выдачи информации о фазе, напр жение которой выше или ниже чем напр жени  на двух других фазах. На фиг. 1 представлена блок-схема устройства дл  контрол  .равенства фа ных напр жений} на фиг. 2 - принципиальна  схема элементов ИЛИ-НЕ. Устройство содержит датчики напр  жени  1, 2 и 3, выходы которых подкл чены к входам изменени  порога сраба тывани  4, 5 и 6 логических элементо ЙЛИ-НЕ с измен емым порогом срабатывани  7-, 8 и 9. Логический элемент ИЛИ-НЕ С измен емым порогом срабатывани  7 снабжен логическими входами 10 и 11. Логический элемент 8 снабжен логическими входами 12 и 13, а логический элемент 9 - входами 14 и 15. Логические элементы 7, 8 и 9 имеют логические выходы 16, 17 и 18. Элементы 7, 8 и 9 снабжены дополнит .ельными выходами 19, 20 и 21. Логический вход 11 элемента 7 и логический вход 13 элемента 8 подключены к дополнительному выходу 21 логического элемента 9. Входы 10 и 15 логи ческих элементов 7 и 9 св заны с дополнительным: выходом 20 элемента 8 Логические входы 12 и 14 элементов 8 и 9 подключены к дополнительному выходу 19 логического элемента ШТИ-НЕ с измен емым порогом срабатывани  7. Логические выходы 16, 17 и 18 подключены соответственно к входам усилителей 22, 23 и 24 одноименных фаз, а выходы усилителей 22, 23 и 24 подключены к блокам фиксации соответственно 25, 26 и 27, каждый из . которых содержит соединенные последовательно светодиод и резистор или, например, лампу накаливани  или реле Устройство содержит логические элементы ИЛИ-НЕ на транзисторах 28 - 36, причем коллекторы транзисторов 28 и 2.9, 31 и 32, 34 и 35 подключены к базам транзисторов соответственно 30, 33 и 36. Коллекторы транзисторов 30, 33, 36 подключены к логическим выходам 16, 17 и 18 (фиг. 1) непосредственно и к . источника питани  - через резисторы 37, 38 и 39. Эмиттеры транзисторов 28-36 подключены к дополнительным выходам 19, 20 и 21 логических элементов 7, 8 и 9 (фиг. 1). Базы транзисторов 30, 33 и 36 подключены к -I- источника питани  через резисторы 40, 41 и 42. Положительные выходы датчиков напр жени  1,2 и 3 подключены к входам изменени  порога срабатывани  4, 5 и 6 логических элементов 7, 8 и 9. Отрицательные выходы датчиков 1, 2 и 3 подключены к - блока питани  (не показано ) . В цепь эмиттеров транзисторов 28, 29, 30; 31, 32 и 33; 34, 35 и 36 включены каскады изменени  порога срабатывани  на транзисторах разной проводимости 43 и 44, 45 и 46, 47 и 48, соединенных по схеме повторителей напр жени . База транзистора 43 через резистор 49 подключена к делителю напр жени  на резисторах 50 и 51. База транзистора 45 через резистор 52 подключена к делителю .напр жени  на резисторах 53 и 54. База транзистора 47 через резистор 55 подключена к делителю напр жени  на резисторах 56 и 57. Эмиттеры транзисторов 44, 46 и 48 подключены к - источника питани . Базы транзисторов 44, 46 и 48 подключены к коллекторам транзисторов соответственно 43, 45 и 47 и через резисторы 58, 59 и 60 св заны с - блока питани . Дополнительные выходы 19, 20 и 21 подключены к + блока питани  через резисторы 61, 62 и 63. Базы транзисторов 28 и 29 подключены к логическим входам 10 и 11 через резисторы 64. и 65. Базы транзисторов 31 и 32 св заны с логическими входами 12 и 13 через резисторы 66 и 67. Базы транзисторов 34 и 35 св заны с логическими входами 14 и 15 через резисторы 68 и 69. Датчики напр жени  1, 2 и 3 в с.воем составе имеют выпр мители и фильтры, поэтому посто нные импуль сирующие напр жени  на их выходах пр мо пропорциональны величинам фазных напр жений Ц, и.,и, подаваемых

на их входы и положительны относительно - блока питани .

Дл .повьшени  входного сопротивлени  входов изменени  .порога срабатывани  4, 5 и 6 каскады изменени  порога срабатывани  логических элементов 7, 8 и9 выполнены на составных транзисторах 43 и 44 45 и 46, 47 и. 48. , .

Ввиду высокого входного сопротивлени  составных транзисторов сопротивление резисторов 49, 52 и 55 выбрано во много большим, чем сопротивление резисторов 50, 51, 53, 54, 56 и 57, поэтому базовые токи транзисто ров 43, 45 и 47 вли ни  на величину напр жени  на резисторах 50, 53 и 56 не оказывают и напр жени  на указанных резисторах завис т исключительно только от значени  напр жени , по даваемого на входы 4, 5 и 6 от датчиков 1, 2 и 3 ив случае, если на пр жени , подаваемые на входы датчиков 1,2 или 3, равны нулю, то равно нулю и напр жение на резистоpax 50, 53 и 56.

Резисторы 37 - 42,.64 - 69 имеют сопротивление намного большее, чем резисторы 61, 62 и 63, выходное сопротивление по1втсрителей на транзисторах 43 и 44, 45 и 47, 47 и 48 мало поэтому напр жени  на дополнительных выходах 19, 20 и 21 определ ютс  исключительно только величинами напр жений , подаваемых на входы изменени  порога срабатывани  4, 5 и 6 и не завис т от базовых и колдектор;Ных токов транзисторов 28-36.

Если на входы датчиков напр жени  t, 2 и 3 поданы одинаковые по величи не синусоидальные фазные напр жени  Ujj(, и, и, то на их выходах напр жени  также равны между собой, но не пульсирующие и положительны относительно - блока питани  и поэтому на базах транзисторов 43, 45 и 47 напр жени .также равны между собой. Равными между собой будут и напр жени  на дополнительных выходах 19, 20 и 21, так как каскады на траНзисторах 43 и 44, 45 и 46, 47 и 48 выполнены по схеме повторител  напр жени . На базы и эмиттеры транзисторов 28, 29, 31, 32, 34 и 35 подаютс  напр жени  одинаковой величины и поэтому эти транзисторы закрыты, а транзисторы 30, 33 и 36 открыты, на выходах 16, 17 и 18- и выходах усилителей 22,23 и 24 устанавливаетс  сигнал 1 и подаетс  на входы блоков фиксации 25, 26 и 27.

При понижении напр жени ,, например на фазе А, напр жение на входе изменени  порога срабатывани  4 логического элемента 7 уменьшаетс , поэтому уменьшаетс  и напр жение на дополнительном выходе 19 логического элемента 7 фазы А.

Так как напр жение на эмиттерах транзисторов 28 и 29 уменьшилось по сравнению с напр жением, подаваемым на их базы с дополнительных выходов 20 и 21, транзисторы 28 и

29открываютс , закрыва  транзистор 30, и на выходе 16 устанавливаетс  сигнал О. Транзисторы 31, 32, 34 и 35 закрыты, а транзисторы 33 и 36 открыты, на логических выходах 17 , и 18 и выходах усилителей 23 и 24 устанавливаетс  сигнал 1 и блоки фиксации 26 и 27 срабатьгаают.

При понижении напр жений U, и U- уменьшаютс  напр жени  на входах изменени  порога срабатывани  4 и 5 и на дополнительных выходах 19 и 20 логических элементов ИЛИ-НЕ и с измен емым порогом срабатывани  фаз А и В. Если напр жени  U и U меньше , чем Uj. и равны между собой, то открыты транзисторы 29 и 32, а транзисторы 34 и 35 закрыты, поэтому транзисторы 30 и 33 закрыты, а транзистор 36 открыт, в св зи с чем на выходах 16 И 17 и выходах усилителей 22 и 23. устанавливаетс  сигнал О, а на выходе 18 и выходе усилител  24 - сигнал 1 и блок фиксации 27 срабатывает,

Если напр жени  U, и U меньше чем Uj.., но UQ не равно и,а, например , и больше чем U, то транзисторы 28, 29 и 32 открыты, транзисторы 31, 34 и 35 закрыты, транзисторы

30и 33 закрыты, а транзистор 36 открыт . Поэтому на выходах 16 и 17 а на выходе 18 - 1 и срабатыО

вает только блок фиксации 27.

При повышении напр жени , например IL ,и равенстве напр жений U;. и U.r , устройство работает как и при опи .санном выше понижении напр жени  на фазах А и В по сравнению с напр жением Up .

При повьш1ении напр жени  на фазах, например, В и С, причем напр жени  В и С равйы, устройство работает

51

как и при описанной вьше работе при понижении напр жени  U, по сравнению с напр жени ми U и 11., причем U равно Ug.

Таким образом, если на устройство подаютс  равные по величине напр жени  Uo,, и и Up, то сигнал 1 устанавливаетс  на всех его логических

67544бвыходах t6, 17 и 18 и срабатьгаают все блоки фиксации 25, 26 и 27. Если напр жени  U, U и Up не равны между собой, то срабатьшают блоки фиксаJ ции только тех фаз, на которых напр жени  максимальны и равны между /собой или на той фазе, напр жение которой превышает напр жение всех остальных фаз,

s

Claims (1)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ РАВЕНСТВА ФАЗНЫХ НАПРЯЖЕНИЙ, содержащее блок питания и датчики напряжения, количество которых равно количеству контролируемых напряжений, отличающееся тем, что, с целью расширения функциональных возможностей, в него введены логические эле- менты ИЛИ-HE с изменяемым порогом срабатывания, количество которых равно количеству датчиков напряжений, к выходам которых через усилители подключены блоки фиксации, причем выход каждого датчика напряжения соединен с входом изменения порога срабатывания логического элемента ИЛИ-НЕ с изменяемым порогом срабатывания одноименной фазы, логические входы каждого элемента ИЛИ-HE с изменяемым порогом срабатывания подключены к дополнительным выходам логических элементов ИЛИ-HE с изменяемым порогом срабатывания опережающей и отстающей фаз, логический выход каждого элемента ИЛИАНЕ подключен к входу . усилителя одноименной фазы.

   SU .,..1167544

   1 1167544 2