SU855554A1

SU855554A1 - Устройство дл измерени параметров интегральных стабилизаторов напр жени

Info

Publication number: SU855554A1
Application number: SU792779646A
Authority: SU
Inventors: Владимир Григорьевич Алексеев
Original assignee: Предприятие П/Я А-1527
Priority date: 1979-06-15
Filing date: 1979-06-15
Publication date: 1981-08-15

Description

1

Изобретение относитс к электроизмерительной технике, в частности , к изме1эению параметров интегральных стабилизаторов напр жени с регул ируекым выходным напр жением.

Известны устройства дл измерени параметров стабилизаторов напр жени , содержащие блок управлени , программируемый источник напр жени , измерительный блок и цифровой вольтметр С1 .

Недостатком данного устройства вл етс невозможность контрол стабилизаторов при нескольких заранее заданных значени х выходного напр жени .

Наиболее близким по технической сущнЬсти к предлагаемому вл етс уст йство, содержащее блок управлени , блок задани режима, измерительный блок, подключенный к выходу провер емого стабилизатора, управл емый аттенюатор, включенный между выходом стабилизатора и его управл ющим входом, аналоговый запомингисжщй блок, подключенный выходом к аттенюатору , а входом - через ключ к генератору экспоненциального напр жени .

Недостатком данного устройства вл етс Низкое быстродействие, обусловленное тем, что при измерении приращений выходного напр жени провер емого стабилизатора, вызванных изменением входного напр жени или тока нагрузки, необходимо вычисл ть приращение выходного напр жени U путем вычитани показател измери10 тельного блока после воздействи из его показани до воздействи изменени входного напр жени или тока нагрузки .

Цель изобретени - повышение быстродействи .

Поставленна цель достигаетс тем, что в известное устройство дл измерени параметров интегральных стабилизаторов напр жени , содержащее

20 блок управлени , измерительный блок, блок задани режима, управл емый аттенюатор, аналоговый запоминающий блок, выход блока задани режима подключен ко входу контролируемого

25 интегрального стабилизатора напр жени , выход которого подключен к одному из входов управл емого аттенюатора , выход которого соединен с управл ющим входом контролируемого стаби30 лизатора напр жени , выходы блока

управлени соединены соответственно со входом блока задани режима и с одним из входов аналогового запоминающего блока и с одним из входов измерительного блока, введены блок коммутируемых резисторов, генератор, посто нного тока и усилитель посто нного тока, причем выход генератора посто нного тока соединен с одним из входов блока коммутируемых резисторов , с одним из входов измерительного блока и через усилитель посто нного тока с одним из входов аналогового запоминающего блока, а один из входов блока коммутируемых резисторов соединен с выходом.контролируемого интегрального стабилизатора напр жени .

На чертеже представлена структурна схема устройства.

Схема устройства содержит блок 1 задани режима, выход которого соединен со входом контролируемого интегрального стабилизатора 2, а также генератор 3 посто нного тока, блок 4 коммутируемых резисторов, усилитель 5 посто нного тока, аналоговый запоминающий блок 6, управл емый аттенюатор 7, измерительный блок 8, блок 9 управлени .

Устройство работает следующим образом .

Блок 1 3адани режима подает входное напр жение на контролируемый стабилизатор 2. Генератор 3 тока задает ток через выбранный резистор в блоке 4 коммутируемых резисторов. При этом на вход усилител 5 посто нного тока действует сигнал отклонени выходного напр жени контролируемого стабилизатора 2 от заданной величины, определ емой величиной выбранного резистора и током генератора 3 тока. Усиленный сигнал отклонени поступает на аналоговый запоминающий блок 6, наход щийс в режиме запоминани , и-воздействует на управл емый аттенюатор 7 таки образом, что выходное напр жение стабилизатора 2 измен етс , приближа сь к заданной величине. Когда выходное напр жение стабилизатора 2 равно заданному, тогда входное напр жение измерительного блока 8 равно нулю, и блок 9 управлени переводит ансшоговый запоминающий блок в режим, хранени и фиксирует величину коэффициента передачи аттенюатора 7.; Затем блок 9 управлени дает

команду подачи приращени входного напр жени или тока нагрузки на блок 1 задани режима. Измерительный блок 8 при этом непосредственно измер ет приращение выходного напр жени стабилизатора 2, которое выдел етс на динамическом сопротивле-. НИИ генератора 3 тока.

Предлагаемое устройство позвол ет сократить врем измерени параметров интегральных стабилизаторов напр жени и повысить тем самым быстродействие устройства.

Claims

Формула изобретени

Устройство дл измерени параметров интегральных стабилизаторов напр жени , содержащее блок управлени , измерительный блок, блок задаQ ни режима, управл емый аттенюатор, аналоговый запоминающий блок, выход блока задани режима подключен ко входу контролируемого интегрального стабилизатора напр жени ,

выход которого подключен к одному из входов управл емого аттенюатора, выход которого соединен с управл ющим входом контролируемого стабилизатора напр жени , выходы блока управлени соединены соответственно

0 со входом блока задани режима и с одним из входов аналогового запоминанвдего блока с одним из входов измерительного блока, отличающеес тем, что, с целью повышени быстродействи , в устройство введены блок коммутируемых резисторов, генератор посто нного тока и усили ель посто нного тока, причем выход генератора посто нного тока соединен с одним из входов блока коммутируемых резисторов, с одним из входов измерительного блока и через усилитель посто нного тока с одним из входов аналогового запоминающего блока , а один из входов блока коммутируемых резисторов соединен с выходом контролируемого стабилизатора напр жени .

Источники информации, прин тые во внимание при экспертизе 1. Электронна техника, сер. 3.

Микроэлектроника, 1978, вып. 2(100) с. 32-34.
2. Авторское свидетельство СССР (523370, кл. G 01 R 31/26, 1976 5 (прототип).