PL100132B1 - Przekaznik cieplny czasowy - Google Patents

Description

Przedmiotem wynalazku jest przekaznik cieplny czasowy.

Przekaznik cieplny z elementem grzejnym nie wymaga stosowania dodatkowego zródla napiecia zasilania. Natomiast w przekaznikach zawieraja¬ cych elementy elektroniczne zawsze konieczne jest zastosowanie takiego zródla. W przypadku deter¬ minowania stalej czasowej przekaznika za pomoca zwyklego obwodu RC zanik napiecia dodatkowego nie wywoluje wiekszych bledów. Jednak mozna w ten sposób zrealizowac tylko przekazniki z o- graniczonymi wartosciami stalych czasowych, przy zapewnieniu wymaganej dokladnosci dzialania.

Z kolei w przekaznikach cieplnych, których stale czasowe determinowane sa przez stany ukladów logicznych, istnieje niebezpieczenstwo skasowania stanu pamieci w przypadku wystapienia zaniku na¬ piecia zasilania.

Celem wynalazku jest opracowanie przekaznika cieplnego czasowego pozbawionego wad dotychczas znanych rozwiazan.

Cel wynalazku osiagnieto przez to, ze zespól za¬ silania przekaznika zawiera kondensator, przy czym energia zmagazynowana w tym kondensatorze wys¬ tarcza do zasilania ukladu logicznego w przypadku zanikniecia napiecia dodatkowego na przedzial czasu o okreslonej maksymalnej dlugosci. Do u- kladu logicznego dolaczony jest korzystnie element zerujacy oraz element I realizujacy operacje de¬ kowania stanu ukladu logicznego. Dla okreslania stalej czasowej przekaznik wedlug wynalazku za¬ wiera dwa przetworniki analogowo-cyfrowe oraz generator do wybierania miedzy tymi przetworni¬ kami.

Przekaznik wedlug wynalazku zapewnia podtrzy¬ mywanie prawidlowego dzialania ukladu w przy¬ padku zaniku napiecia zasilania, przez co naj¬ mniej 5s. Dekodowanie stanu pamieci ukladu logicz¬ nego bez posrednictwa przetworników analogowo- eyfrowych umozliwia uwzglednianie w prosty spo¬ sób temperatury otoczenia.

Poza tym, w dotychczas znanych przekaznikach nie bylo mozliwe szybkie sprowadzenie ukladu do stanu poczatkowego. Przekaznik wedlug wynalazku, mozna wyzerowac w prosty sposób przez skaso¬ wanie stanu pamieci za pomoca elementu zeruja¬ cego.

Przedmiot wynalazku uwidoczniony jest w przy¬ kladzie wykonania na rysunku, który przedstawia schemat blokowy cieplnego przekaznika czasowego wedlug wynalazku.

Przedstawiony na rysunku przetwornik 1 przetwa¬ rza mierzony prad w kontrolowanym obiekcie na napiecie o odpowiedniej wartosci. Jezeli kontro¬ lowany obiekt jest ukladem pradu zmiennego prze¬ ksztaltnik moze byc transformatorem lub prostow¬ nikiem z ukladem wygladzajacym. W przypadku ukladu pradu stalego zazwyczaj jest elementem impedancyjnym, na przyklad rezystorem. Napiecie wyjsciowe przetwornika podawane jest do wzmac- 100 1323 100 132 4 niacza liniowego 2 o ograniczonym wzmocnieniu.

Wyjscie wzmacniacza 2 dolaczone jest do wejsc sumatorów 3 i 4. W sumatorze 3 realizowana jest operacja odejmowania napiecia, które jest propor¬ cjonalne do stopnia zapelnienia pamieci ukladu logicznego 19 od dodatniego napiecia wyjsciowego wzmacniacza 2. W przetworniku 5 temperatura o- toczenia kontrolowanego obiektu przetwarzana jest na napiecie wzmacniane nastepnie w liniowym wzmacniaczu 6 którego napiecie wyjsciowe moze byc ujemne lub dodatnie. Napiecie to doprowadza¬ ne jest do sumatora 4 gdzie sumowane jest z na¬ pieciem wyjsciowym wzmacniacza 2. Sygnal wyjs¬ ciowy sumatora 3 jest doprowadzany do generatora 7, który wytwarza sygnal o czestotliwosci powiek¬ szajacej sie wraz ze wzrostem napiecia wejscio¬ wego. Sygnal wyjsciowy sumatora 4 jest doprowa¬ dzany do generatora 8 wytwarzajacego sygnal o czestotliwosci zmniejszajacej sie ze wzrostem na¬ piecia wejsciowego.

Charakterystyka obu generatorów wynika z krzy¬ wej czasu przemiany, gdzie wchodzi prad w kwa¬ dracie. Trzeci generator 9 wytwarza sygnal ze stala czestotliwoscia, nizsza od czestotliwosci sygnalów wyjsciowych generatorów 7 i 8. Kazdy z trzech generatorów 7, 8 i 9 wspólpracuje z ukladem dzielacym odpowiednio 10, 11 lub 12, który dzieli czestotliwosc danego sygnalu wejsciowego przez odpowiednio dobrana liczbe 2n, która we wszy¬ stkich trzech ukladach jest taka sama. Liczba ta okresla stala czasowa przekaznika. Wyjscie ukla¬ du dzielacego 10 jest dolaczone do pierwszego wejs¬ cia elementu kombinacyjnego typu I 13, wyjscie ukladu 11 dolaczone do pierwszego wejscia dru¬ giego elementu I 14. Obydwa drugie wejscia ele¬ mentów I dolaczone sa do wyjscia trzeciego ukla¬ du dzielacego 12, przy czym wspomniane drugie wejscie elementu I 14 jest zanegowane. Jezeli sygnal wyjsciowy z ukladu 12 ma wartosc logicz¬ na „1", element 13 przepuszcza sygnal impulsowy z ukladu 10 natomiast jezeli sygnal wyjsciowy z ukladu 12 ma wartosc logiczna ,,0" element I 13 jest zablokowany. Element 14 znajduje sie zawsze w stanie przeciwnym wzgledem stanu elementu 13.

Uklad logiczny 19 ma trzy wejscia. Wejscie 0 jest polaczone z lacznikiem 16, którego zwarcie wymusza wyzerowanie stanu zliczen ukladu 19.

Wejscie C jest dolaczone do wyjscia elementu LUB , którego jedno wejscie jest dolaczone do wyjscia elementu I 13, a drugie wejscie jest dolaczone do wyjscia elementu I 14. Element LUB 15 dostarcza na wejscie C ukladu logicznego ciagi impulsów po¬ chodzace z wyjsc obu wyzej wymienionych ele¬ mentów I. Kierunek zliczania, naprzód lub wstecz, ukladu logicznego 19 determinowany jest przez stan wejscia U/N.

Uklad logiczny 19 obejmuje pamiec 20 zlozona z kilku rejestrów. Rejestry te wspólpracuja na wyjs¬ ciach z przetwornikiem analogowo-cyfrowym 21, elementem I 22 i elementem LUB 23. Wyjscie prze¬ twornika 21 jest polaczone za pomoca przewodu 24 z zanegowanym wejsciem sumatora 3 dla do¬ prowadzania do tego sumatora napiecia o war¬ tosci odpowiadajacej zapelnieniu pamieci ukladu logicznego. Element I 22 ma wyjscie zanegowane, polaczone za pomoca przewodu 25 z wejsciem ele¬ mentu I 17, którego drugie wejscie polaczone jest z wyjsciem dzielnika 12. Wyjscie proste elementu I 22, polaczone jest z przekaznikiem wyzwalaja¬ cym 26. Jesli pamiec ukladu logicznego jest za¬ pelniona calkowicie stan wyjscia prostego elemen¬ tu I 22 przyjmuje wartosc logiczna „1", a stan wyjscia zanegowanego wartosc logiczna „0". Wyjs¬ cie elementu LUB 23 dolaczone jest do wejscia elementu I 18 za pomoca przewodu 27. W przy¬ padku zerowego stanu zapelnienia pamieci zostaje wiec do elementu I 18 doprowadzony sygnal o war¬ tosci logicznej „0".

Sygnal wyjsciowy elementu I 18 determinuje stan wejscia U/N ukladu logicznego 19, decydujacy o kierunku zliczania. Sygnal ten jest zalezny od syg¬ nalu wyjsciowego z ukladu dzielacego 12, jak rów¬ niez sygnalów z elementów 22 i 23, dotyczacych stopnia zapelnienia pamieci w ukladzie logicznym.

Element 22 zapewnia wiec dekodowanie binarne zapelniania pamieci.

Jezeli napiecie dodatkowe przekaznika na wejs¬ ciowym zacisku 28 ukladu logicznego zaniknie a nastepnie znowu sie pojawi stan pamieci 20 przyj¬ muje przypadkowa wartosc lub staije sie zerowy.

Obie te mozliwosci powoduja wytworzenie falszy¬ wych informacji o stanie kontrolowanego obiektu.

Dla zabezpieczenia ukladu przed skutkami za¬ niku napiecia pomocniczego na zacisku 28 wpro¬ wadzono kondensator 29, który jest stale nalado¬ wany. Jezeli nastapi chwilowy zanik napiecia do¬ datkowego kondensator 29 przejmuje na krótko funkcje zródla napiecia dodatkowego, a wiec u- mozliwia podtrzymanie prawidlowego dzialania u- kladu logicznego 19. Dioda 30 uniemozliwia rozla¬ dowanie kondensatora poprzez obwód zródla na¬ piecia dodatkowego. Wartosc pojemnosci tego kon¬ densatora wybiera sie tak aby mozna bylo pod¬ trzymywac zasilanie przez okreslony przedzial cza¬ sowy, którego dlugosc jest tak dobrana, ze mozna liczyc na powrót normalnego napiecia dodatkowego zanim nastapi rozladowanie kondensatora. Pobór mocy z obwodu napiecia dodatkowego musi byc niewielki, gdyz tylko wówczas mozna zapewnic prawidlowe dzialanie obwodu z kondensatorem bez potrzeby nadmiernego zwiekszania wartosci tego kondensatora.

Claims (4)

Zastrzezenia patentowe

1. Przekaznik cieplny czasowy, którego stala cza¬ sowa okreslana jest przez stan ukladu logicznego o bardzo malym poborze mocy, wykorzystywanego jako pamiec, znamienny tym, ze zespól zasilajacy przekaznika zawiera kondensator (29), przy czym energia zmagazynowania w tym kondensatorze wy¬ starcza do zasilania ukladu logicznego (19) w przy¬ padku zanikniecia napiecia dodatkowego na prze¬ dzial czasu o okreslonej maksymalnej dlugosci.

2. Przekaznik wedlug zastrz. 1, znamienny tym ze do ukladu logicznego (19) dolaczony jest element zerujacy (16). 15 20 25 30 25 40 45 50 55 605 100 132 6

3. Przekaznik wedlug zastrz. 1, znamienny tym, ze dla okreslenia stalej czasowej zawiera dwa prze¬ tworniki analogowocyfrowe (7, 8) oraz generator (9) do wybierania miedzy tymi przetwornikami.

4. Przekaznik wedlug zastrz. 1, znamienny tym, ze zawiera element I (22) realizujacy operacje de¬ kodowania stanu ukladu logicznego (19). 10 -H2" 24 l_ 19 16 8 11 IMS I Q 13 9 12 . \ T-2nh-a 4Arl° rT*13^ J4 & U 17 & 18 20' £7jJc LL/29 I F J% IX 30 21 28 22 a "A 25