PL100013B1 - Uklad nadajnika do przesylania sygnalow stalopradowych linia symetryczna - Google Patents

Uklad nadajnika do przesylania sygnalow stalopradowych linia symetryczna Download PDF

Info

Publication number
PL100013B1
PL100013B1 PL18582975A PL18582975A PL100013B1 PL 100013 B1 PL100013 B1 PL 100013B1 PL 18582975 A PL18582975 A PL 18582975A PL 18582975 A PL18582975 A PL 18582975A PL 100013 B1 PL100013 B1 PL 100013B1
Authority
PL
Poland
Prior art keywords
transistors
point
transmitter
transmitter system
symmetrical line
Prior art date
Application number
PL18582975A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to PL18582975A priority Critical patent/PL100013B1/pl
Publication of PL100013B1 publication Critical patent/PL100013B1/pl

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Description

Przedmiotem wynalazku jest uklad nadajnika do przesylania sygnalów stalopradowych dwuprzewodowa linia symetryczna. Znane rozwiazania tego ukladu polegaja na wymuszaniu w jednym z przewodów linii pradu, który wraca przewodem zerowym wspólnym dla co najmniej jednej linii, czyli pary przewodów. Efektem takiego rozwiazania jest niedopasowanie impedancji wyjsciowej nadajnika do impedancji falowej linii transmisyjnej, co powoduje powstawanie odbic, oraz zmniejszenie odpornosci na zaklócenia, co w konsekwencji ogranicza odleglosc przesylania sygnalów. Uklady tego typu sa powszechnie stosowane w polaczeniach urzadzen peryferyjnych z maszynami cyfrowymi Ze wzgledu na bardzo wysokie wymagania dotyczace jakosci transmisji wady dotychczas stosowanych ukladów ograniczaja dlugosc omawianych linii laczacych do kilkunastu metrów.
Celem wynalazku jest skonstruowanie ukladu pozwalajacego na przesylanie informacji cyfrowej w postaci sygnalów stalopradowych na wieksze odleglosci. Cel ten zostal osiagniety przez zbudowanie ukladu nadajnika, którego impedancja obwodu wyjsciowego jest w pelni symetryczna.
Symetrie impedancji obwodu wyjsciowego otrzymano przez wlacznie miedzy kolektory tranzystorów wyjsciowych diody w kierunku zaporowym wzgledem pradu emiterów obu tranzystorów a do emiterów tych tranzystorów doprowadzenie napiecia zasilania i takie sterowanie tych tranzystorów, ze w jednym stanie sygnalu wejsciowego oba przewodza, a w drugim oba nie przewodza.
Polaczenie emitera tranzystora wejsciowego do potencjalu równego polowie napiecia zasilania pozwala na laczenie ze soba wspólnej masy ukladów ze soba wspólpracujacych.
Zastosowanie ukladu nadajnika wedlug wynalazku umozliwia transmisje sygnalów cyfrowych w postaci impulsów stalopradowych na znacznie wieksze odleglosci, co najmniej kilkaset metrów. Transmisja moze byc realizowana przy pomocy powszechnie uzywanych kabli telefonicznych.
Uklad mozna zrealizowac zarówno w technice pozytywowej, jak i negatywowej.
Wynalazek zostanie blizej objasniony na przykladzie wykonania przedstawionym na rysunku. Nadajnik wykonany w technice pozytywowej posiada tranzystory T2 i T3 o przewodnosci n-p-n, tranzystory Tl i T4 o przewodnosci p-n-p i do punktu 1 dolaczone zasilanie o potencjale dodatnim wzgledem punktu 7, a do punktu 4 dolaczone zasilanie o potencjale ujemnym wzgledem punktu ?, "" -:2 100013 Nadajnik Wykonany w technice negatywnej posiada: Tranzystory T2 1T3 o przewodnosci p-n-p, tranzystory Tl iT4 o przewodnosci n-p-n ido punktu 1 dolaczone zasilanie o potencjale ujemnym wzgledem punktu 7 a do punktu 4 dolaczone zasilanie o potencjale dodatnim wzgledem punktu 7.
Uklad nadaje sie do wykonania w technice scalonej.
Nadajnik jest sterowany sygnalem przykladanym pomiedzy punkty 5 i 6, gdzie punkt 6 jest masa ukladu.
Tranzystory T3 i T4 sluza do wysterowania tranzystorów wyjsciowych Tl i T2. Jezeli na koncówce 5 jest wysoki potencjal wówczas tranzystory T3 iT4 przewodza, a w konsekwencji równiez przewodza tranzystory Tl i T2.
W efekcie tego pomiedzy punktami 14 i 15 pojawia sie napiecie równe w przyblizeniu napieciu zasilania przylozonemu do punktów 1 i 2. Dioda Dl jest w tym momencie spolaryzowana zaporowo i nie przewodzi.
W punktach 2 i 3 stanowiacych wyjscie nadajnika w linie jest napiecie o wartosci wynikajacej z parametrów dzielnika rezystancyjnego Rl, R2, R3, R4, R5. Przy zastosowanej w przykladzie technice realizacji potencjal w punkcie 2 jest dodatni w stosunku do punktu 3. Jezeli w punkcie 5 jest niski potencjal wówczas wszystkie tranzystory nadajnika pokazane na schemacie nie przewodza. Dioda Dl w tym momencie przewodzi i w tej sytuacji o napieciu pomiedzy punktami 2 i 3 decyduje wylacznie dzielnik oporowy zlozony z rezystorów Rl, R2, R3, R4 i R5. Potencjal punktu 2 jest wtedy ujemny w stosunku do punktu 3. Wartosci rezystorów Rl, R2, R3, R4 i R5 sa tak dobrane, ze opornosc wyjsciowy widziana z punktów 2 i 3, równa sie opornosci falowej linii transmisyjnej. Rezystory R6, R7, R8, R9, RIO i Rll dobiera sie dla ustalenia punktów pracy zastosowanych w nadajniku tranzystorów.
Nadajnik jest zasilany dwoma napieciami, z których dodatnie wzgledem punktu 7 jest przykladane do punktu 1, a ujemne wzgledem punktu 7 do punktu 4. Punkty 6 i 7 sa zwarte elektrycznie stanowiac mase ukladu.
V ¥ "M. • '82 vB9 2^DL2n ly j^p f nJ.

Claims (1)

1. Zastrzezenie patentowe Uklad nadajnika do przesylania sygnalu stalopradowego linia symetryczna, znamienn.y tym, ze miedzy kolektory tranzystorów wyjsciowych (Ti i T2) nadajnika jest wlaczona dioda ( (Di) w kierunku zaporowym wzgledem kierunku pradu emiterów obu tranzystorów (Tl, T2) natomiast do emiterów tranzystorów (Tl i T2) doprowadzone sa napiecia zasilania i w jednym stanie sygnalu wejsciowego oba tranzystory (Tl i T2) przewodza a dioda (Dl) nie przewodzi, natomiast w drugim stanie tego sygnalu oba tranzystory (Tl, T2) nie przewodza a dioda (Dl) przewodzi. 5 R *
PL18582975A 1975-12-20 1975-12-20 Uklad nadajnika do przesylania sygnalow stalopradowych linia symetryczna PL100013B1 (pl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL18582975A PL100013B1 (pl) 1975-12-20 1975-12-20 Uklad nadajnika do przesylania sygnalow stalopradowych linia symetryczna

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL18582975A PL100013B1 (pl) 1975-12-20 1975-12-20 Uklad nadajnika do przesylania sygnalow stalopradowych linia symetryczna

Publications (1)

Publication Number Publication Date
PL100013B1 true PL100013B1 (pl) 1978-08-31

Family

ID=19974865

Family Applications (1)

Application Number Title Priority Date Filing Date
PL18582975A PL100013B1 (pl) 1975-12-20 1975-12-20 Uklad nadajnika do przesylania sygnalow stalopradowych linia symetryczna

Country Status (1)

Country Link
PL (1) PL100013B1 (pl)

Similar Documents

Publication Publication Date Title
US3585399A (en) A two impedance branch termination network for interconnecting two systems for bidirectional transmission
US3329835A (en) Logic arrangement
KR100386929B1 (ko) 일반적인송신기장치
MXPA98000634A (en) Univer issuing device
US3476879A (en) Line relay for d.c. telegraph systems
CA1241084A (en) Bidirectional bus arrangement for a digital communication system
US4425663A (en) Low input capacitance data network transceiver
PL100013B1 (pl) Uklad nadajnika do przesylania sygnalow stalopradowych linia symetryczna
US3170038A (en) Bidirectional transmission amplifier
GB1185514A (en) Improvements in or relating to Telephone Set Circuits.
JPH03278744A (ja) Rs232cラインレシーバic
US3983324A (en) Full duplex driver/receiver
US3369075A (en) Transmission system for direct current level binary data
PL104654B1 (pl) Uklad odbiornika do odbierania sygnalow stalopradowych linia symetryczna
US3171044A (en) High-speed gate circuit
US3496386A (en) Signaling circuit
US3506854A (en) Driver circuit
US3275852A (en) Transistor switch
JPS62180643A (ja) パルス伝送方式
US3254237A (en) Transistor long line driver-terminator
US3619643A (en) Low-power high-frequency divider
SU714291A1 (ru) Устройство сравнени
SU849502A1 (ru) Устройство согласовани
JP2635741B2 (ja) 伝送回路
SU1152081A1 (ru) Устройство согласовани логических элементов с линией задержки