NO339328B1 - Gjenvinning ved dyp underspenning i en batteripakke - Google Patents

Description

TEKNISK OMRÅDE

Denne oppfinnelse vedrører elektriske kretser.

BAKGRUNN

Mange moderne portable innretninger (foreksempel bærbare datamaskiner, mobil-telefoner, digitale kameraer, videokameraer, mediaspillere, personlige digitale as-sistenter (PDA'er), spillkonsoller osv.) inkluderer batteripakker. En bestemt type konvensjonell batteripakke inkluderer en eller flere battericeller koplet til en eller flere integrert krets (IC) brikker. Brikkene inkluderer typisk en kontroller (for eksempel en mikrokontroller) og kretser og tilveiebringer bl.a. battericellestyring og beskyttelse.

Noen konvensjonelle batteripakker inkluderer en Li-ion (Litium ion) battericelle, som essensielt er en volatile kjemisk reaksjon pakket inn i en sylinder. Potensiell energi lagres i hver celle, og hvis battericellen eksponeres for forhold utenfor dens spesifikasjon kan cellen overhete, ta fyr eller eksplodere. Konvensjonelle batteripakker konfigurert med visse volatile celler inkluderer typisk feilsikringskretser for å detektere usikre forhold (for eksempel overstrøm eller kortslutninger under lading eller utlading osv.), og for å ta korrektive handlinger for å hindre skade på battericellen og/eller innretningen, og beskytte sluttbrukeren.

Konvensjonelle oppladbare batterier kan lades med en lader etter utlading. Når visse batteriteknologier (foreksempel LI-ion og Litium-polymer) blir ladet, settes det begrensninger på ladesystemet for å unngå farlige forhold. En slik begrensning ved-rører lading av disse celler når deres cellespenninger er under et bestemt nivå, som vanligvis kalles dyp underspenning (DUV for Deep Under Voltage) forhold. Et dyp underspenningsforhold kan oppstå etter dyp utlading, eller når batteripakken lades første gang. Når celler lades fra et dyp underspenningsforhold, blir det typisk benyttet en lavere enn normal ladestrøm for en tidsperiode (dvs. en førladeperiode). Etter at cellespenningen(e) har steget til et bestemt nivå kan laderen svitsje til en normal lademodus for å minimalisere ladetid for cellen(e). I et konvensjonelt system som beskrevet, bestemmer laderen når svitsjen fra førlading til normal eller hurtiglading skal skje, primært basert på det observerte spenningsnivå på cellen(e).

I noen konvensjonelle batteripakker er to eksterne transistorer (for eksempel feltef-fekt transistorer (FETer)) koplet til serie med battericellen(e) og innkobles eller utkoples for å tillate lading og utlading av cellene. Transistorene tillater cellen(e) å koples fra enten laderen eller innretningen basert på en eller flere overvåkede til-stander for å unngå upassende eller farlig operasjon. I en konfigurasjon, kalt høys-ideløsning, er de to transistorene koplet i serie mellom den positive terminalen til cellen(e) og en positiv batteripakketerminal (for eksempel det eksterne positive terminalgrensesnitt til en innretning).

US 5422559 A, US 5315228 A og US 2005/0017688 A beskriver alternative løs-ninger for lagring av batterier.

SAMMENFATNING

I en implementasjon er det tilveiebrakt et apparat, fremgangsmåte og datapro-gramprodukt for å lade et batterisystem. Generelt er det, i et aspekt, tilveiebrakt en fremgangsmåte for å lade et batterisystem. Fremgangsmåten inkluderer å tillate å bestemme om en lader er koplet til et batterisystem, idet batterisystemet inkluderer en eller flere celler og en ladeinnkoblingsresistor. Fremgangsmåten inkluderer også å tillate å bestemme om et spenningsnivå av cellene er mindre enn et forhåndsbestemt lavt første spenningsnivå. Hvis spenningsnivået av cellene er mindre enn det forhåndsbestemte første lave spenningsnivået, inkluderer innkobling av lading av cellene ved en redusert hastighet inkluderer å justere en spenning påført ladetransistorens portterminal for å regulere en spenning sett av laderen til et nivå som er mindre enn et forhåndsbestemt andre spenningsnivå. I tillegg, når spenningen av cellene når det forhåndsbestemte første lave spenningsnivået, inkluderer fremgangsmåten vesentlig fullt å innkoble ladetransistoren og tillate lading ved full hastighet av laderen.

Fremgangsmåten kan inkludere et eller flere av de følgende trekk. Justering av en spenning påført portterminalen av ladetransistoren kan inkludere delvis innkobling av ladetransistoren. Delvis innkobling av ladetransistoren kan inkludere delvis innkobling av ladetransistoren inntil et potensial av cellene overskrider det forhåndsbestemt første lave spenningsnivå. Delvis innkobling av ladetransistoren kan inkludere justere et potensial over ladetransistoren til å være høyere enn en forskjell mellom et potensial av cellene eller en minimum driftsspenning påkrevet for å drive batteri system ets batterisystem overvåkingskrets. Delvis innkobling av ladetransistoren kan også inkludere justering av et potensial over ladetransistoren slik at spenningen sett av laderen er lavere enn et spenningsnivå hvor laderen vil svitsje fra en redusert ladehastighet til en normal ladehastighet.

Batterisystemet kan inkludere et batteristyringssystem inkludert batteriovervå-kingskretser og justering av en spenning påført ladetransistoren inkluderer justering av et drivsignal til ladetransistoren til å opprettholde en spenning sett på en inngang til batteristyringssystemet på et nivå høyere enn en forskjell mellom et potensial av cellene og en minimum driftspenning for batteristyringssystemet. Batterisystemet kan inkludere et batteristyringssystem inkludert batteriovervåkings-kretser og hvor justering av en spenning påført ladetransistoren inkluderer å justere et drivsignal til ladetransistoren til å opprettholde en spenning sett på en inngang til batteristyringssystemet lavere enn spenningsnivået hvor laderen vil svitsje fra en redusert ladehastighet til en normal ladehastighet for batteristyringssystemet.

Fremgangsmåten kan videre inkludere innkobling av overvåkings kretse r hvor batterisystemet før lading av cellene til ved en redusert hastighet og overvåkning av ladingen av cellene med redusert hastighet. Fremgangsmåten kan videre inkludere sikkerhetsovervåking av batterisystemet under lading så vel som overvåkning av endringen i kapasiteten til cellene i batterisystemet under lading.

Justering av en spenning påført ladetransistoren kan inkludere og bestemme om et driftspotensial av batterisystemet er over et forhåndsbestemt maksimum, og hvis det er tilfelle å øke en drivspenning presentert til ladetransistoren. I tillegg kan justering av en spenning påført ladetransistoren inkludere og bestemme om et driftspotensial av batterisystemet er under et forhåndsbestemt minimum, og hvis det er tilfelle å minske en drivspenning presentert for ladetransistoren.

Generelt er det i et aspekt tilveiebrakt en fremgangsmåte for å lade et batterisystem. Fremgangsmåten inkluderer å tillate å bestemme om en lader er koplet til et batterisystem, idet batterisystemet inkluderer en eller flere celler, en ladeinnkob-lingstransistor, og kontrollkretser for ladingsovervåking. Fremgangsmåten inkluderer også å tillate å bestemme om et spenningsnivå av cellene er mindre enn et forhåndsbestemt første lavt spenningsnivå. Hvis spenningsnivået til cellene er mindre enn det forhåndsbestemte første lave spenningsnivået, inkluderer fremgangsmåten å innkoble lading av cellene ved en redusert hastighet inkludert delvis innkobling av ladetransistoren. Når spenningen av cellene når det forhåndsbestemte første lave spenningsnivået, inkluderer fremgangsmåten vesentlig fullt å innkoble ladetransis toren for å tillate lading ved full hastighet av laderen. Delvis innkobling av ladetransistoren kan inkludere å regulere en spenning sett av laderen til et nivå som er mindre enn et forhåndsbestemt andre spenningsnivå.

Generelt er det ifølge et annet aspekt tilveiebrakt en fremgangsmåte for lading av et batterisystem. Fremgangsmåten inkluderer å tillate å bestemme om en lader er koplet til et batterisystem gjennom en ladetransistor. Fremgangsmåten inkluderer også å innkoble en ladetransistor til en delvis klargjort tilstand mens en eller flere celler av et batterisystem er på en spenning som er mindre enn en forhåndsbestemt første terskel for å tillate lading med redusert hastighet. I tillegg inkluderer fremgangsmåten å innkoble ladetransistoren til en fullt klargjort tilstand hvis det bestemte spenningsnivået er på eller over den forhåndsbestemte første terskel for å tillate lading ved full hastighet.

Generelt, i et aspekt, er det tilveiebrakt en fremgangsmåte. Fremgangsmåten inkluderer å tillate å bestemme at en lader har blitt koplet til et batterisystem. Batterisystemet inkluderer en eller flere celler, overvåkningskretser for å overvåke et ladenivå av en eller flere celler, en ladetransistor for å innkoble ladingen av den ene eller flere celler, og en drivkrets for å drive ladetransistorens portterminal. Fremgangsmåten inkluderer også overvåkning av spenningsnivået til den ene eller flere celler og å bestemme om det overvåkede spenningsnivå er under et første terskelspenningsnivå. Hvis det overvåkede spenningsnivå er under det første terskelspenningsnivå, inkluderer fremgangsmåten å innkoble lading av cellene ved en redusert hastighet inkludert delvis innkobling av ladetransistorens portterminal. Når den overvåkede spenning overskrider det første terskelspenningsnivå, inkluderer fremgangsmåten vesentlig fullstendig å innkoble ladetransistoren. Innkobling av lading ved en redusert hastighet kan inkludere å regulere spenning sett av laderen.

Generelt er det ifølge et aspekt tilveiebrakt et batteristyringssystem. Systemet inkluderer en monitor som kan drives til å detektere et spenningsnivå av en eller flere celler av en batteripakke. Systemet inkluderer også en drivkrets som kan opere-res til å drive en ladetransistor i en av minst tre modi. Drivkretsen er operabel til å drive ladetransistoren i en første lavspenningsmodus inkludert delvis innkobling av ladetransistoren til å regulere spenningen sett av en ekstern leder, drive ladetransistoren i en andre avmodus, og utkople lading og drive ladetransistoren i en tredje på-modus, for å innkoble full lading.

Generelt er det ifølge et annet aspekt tilveiebrakt et apparat. Apparatet inkluderer en høy side en NFET ladetransistor, en drivkrets for å drive den høye side NFET ladetransistor, og en overvåknings krets for å overvåke et spenningsnivå av en battericelle som skal lades. Drivkretsen for apparatet er operabel til delvis å innkoble den høye side NFET ladetransistoren hvis spenningsnivået til battericellen er under et første terskelnivå under tilstedeværelse av en lader.

Generelt er det ifølge et aspekt tilveiebrakt et apparat. Apparatet inkluderer en drivkrets for å drive en ladetransistor av en batteripakke og en overvåkingskrets for "å overvåke et spenningsnivå av en battericelle som skal lades. Drivkretsen er operabel til delvis å innkoble ladetransistoren hvis spenningsnivået av battericellen er under et første terskelnivå under tilstedeværelse av en lader.

Generelt er det ifølge et aspekt tilveiebrakt en fremgangsmåte. Fremgangsmåten inkluderer overvåkning av spenningsnivået av celler assosiert med en batteripakke for å bestemme om det overvåkede spenningsnivå er under et første terskelspenningsnivå. Fremgangsmåten inkluderer også å tillate å bestemme om en lader er koplet til batteripakken og regulere et potensial sett av laderen inntil et potensial av cellene overskrider det første terskelnivået.

Aspekter ved oppfinnelsen kan inkludere et eller flere av de følgende trekk. Det foreslås et batteriladesystem som tillater overvåkning av ladeprosessen over hele ladesyklusen. For å gjøre dette kan ladeovervåkningskretser slås på og innkobles før initiering av lading, selv under gjenvinning fra et forhold med dyp underspenning. Videre, i en ladesyklus fra et forhold med dyp underspenning, kan en ladetransistor slås på delvis for delvis batterikonfigureringer. Den delvise lademodus kan opprettholdes inntil potensialet til cellen(e) stiger til et tilstrekkelig nivå for å tillate sikker lading av cellene i en hurtig eller normal lademodus.

I det foreslåtte system, når en lader er koplet til et batteristyringssystem, blir en ladetransistor delvis klargjort. Delvis innkobling tillater regulering av senningsnivået sett av laderen (dvs. på et nivå under et hurtig/normalt modusnivå) for å hindre laderen fra å bytte modus. I det foreslåtte system oppnås dette mens det opprettholdes en forskyvningsspenning til batteristyringssystemets komponenter (for eksempel de integrerte kretskomponenter inkludert mikrokontroller (foreksempel brikke eller brikker)) over et minimum driftsnivå. Ved å opprettholde driftsspenningen til batteristyringssystemets komponenter, kan overvåkningsfunksjoner innkobles under hele ladesyklusen (for eksempel for å sikre overvåkning fra gjenvin ning fra dyp underspenning så vel som nøyaktig overvåkning av ladningen lastet inn i cellen(e)).

I en implementasjon tillater et foreslått system for gjenvinning fra dyp underspenning med høy side NFET transistorer, idet slike er mer kostnadseffektive og i stand til å produseres i en kostnadseffektiv høyspenning CMOS prosess. Videre har NFETs mindre påresistens enn tilsvarende dimensjonerte PFETs. Følgelig kan det foreslåtte system med høy side NFET transistorer implementeres med billigere og/eller færre transistorer.

Den foreslåtte høy side løsning er i tillegg fordelaktig over konvensjonelle lavside-løsninger. Konvensjonelle drivere for lavside NFET løsninger kan ikke enkelt implementeres i CMOS fordi det kreves utgangsspenninger vesentlig lavere enn jord for utkopling av FET. Konvensjonelle batteripakker med lavside NFETs krever bipolar eller BiCMOS teknologi. En foreslått løsning inkluderer en fullt integrert høysideløs-ning hvor høyspenningsfrontsidekomponenter, mikrokontroller og ikke volatilt minne er integrert på en enkelt brikke. Sammenlignet med en fullt integrert CMOS løs-ning, tillater ikke en bipolarløsning en kostnadseffektiv integrering av en mikro-kontrollerenhet og ikkevolativt minne. BiCMOS teknologi er betydelig mer kostbar å utføre.

Tilsvarende kan et foreslått batteristyringssystem som inkluderer en kommunika-sjonsport enkelt implementeres i en høysideløsning uten vanskeligheter presentert av lavsideløsninger assosiert med kommunikasjonssignalnivåene og jordingen av batteristyringssystemet. Imidlertid, hvis en lavsideløsning fremdeles er ønskelig, kan teoriene som her er beskrevet vedrørende delvis innkobling av ladetransistoren fremdeles tilveiebringe fordeler som beskrevet. Videre, selv om det er beskrevet en NFET løsning, kan delvis innkobling av ladetransistoren i tillegg brukes i PFET løs-ninger.

Detaljene ved en eller flere utførelser av oppfinnelsen presenteres i de vedføyde tegninger og beskrivelsen nedenfor. Andre egenskaper, hensikter og fordeler ved oppfinnelsen vil fremgå av beskrivelsen og tegningene, og fra kravene.

BESKRIVELSE AV TEGNINGENE

Figur IA er et skjematisk diagram av en applikasjon inkludert en batteripakke.

Figur IB er et skjematisk diagram av en batteripakke.

Figur 2 er et blokkdiagram av et batteristyringssystem.

Figur 3 er et blokkdiagram av en drivkrets for å drive en ladetransistor.

Figur 4 er en graf som viser den delvise lading og konvensjonell lademodus inkludert forholdet mellom inngangspotensialet til batteristyringssystemet og drivpoten-sialet for ladeteransistoren. Figur 5A er et flytdiagram for en fremgangsmåte for gjenvinning fra dyp underspenning.

Figur 5B er et flytdiagram for en delvis lademodus.

Like referanse symboler i de forskjellige tegningene indikerer like elementer.

DETAUERT BESKRIVELSE

Det vises til et en-brikke batteristyringssystem hvor en mikrokontroller, ikke volatilt minne og andre kretskomponenter er integrert i en enkelt integrert krets. Alternativt kan de foreslåtte fremgangsmåter og systemer realiseres i en flerbrikkeløsning. Fremgangsmåtene og systemene som er beskrevet kan implementeres i disse og andre arkitekturer som vil forstås av fagfolk på området. En fremgangsmåte, apparat og system er beskrevet for gjenvinning fra dyp underspenning (dvs. meget lave cellespenninger) på en måte som sikrer at passende kraft leveres til batteristyringssystemets sikkerhetselementer (for eksempel at passende forsyning leveres til batteristyringssystemet slik at overvåkingsfunksjoner kan innkobles) mens det tilsvarende sikres at en assosiert lader er passende konfigurert til å lade celle(er) i systemet inkludert under gjenvinning fra dyp underspenning.

BATTERIPAKKE INKLUDERT BATTERISTYRINGSSYSTEM

Det vises nå til figur IA, hvor det er vist en batteripakke 100 for bruk i en applikasjon 50. Batteripakken 100 kan koples til enten en innretning 102 eller en lader 104. Når den er koplet til laderen 104, er terminaler (dvs. positive og negative alternativt en kommunikasjonsterminal) til batteripakken 100 koplet av et medium

106 til korresponderende terminaler (dvs. positive og negative og kommunikasjonsterminaler) av laderen 104 for å tillate lading av cellen(e) assosiert med batteripakken 100. Mediet 106 kan være i form av tråder, ledere, pinner eller andre midler for elektrisk forbindelse. Lading diskuteres i større detalj nedenfor.

Når den tilsvarende er koplet til en innretning 102, er terminaler (dvs. positive og negative batteriterminaler) av batteripakken 100 koplet av et medium 108 til korresponderende terminaler) (dvs. positive og negative kommunikasjonsterminaler) av innretningen 102 for å tillate operasjon av innretningen 102. Medium 108 kan være i form av tråder, ledere, pinner eller andre midler for elektrisk forbindelse. I noen implementasjoner er batteripakken 100 også koplet til en innretning 102 og lader 104 ved respektive kommunikasjonsporter. Kommunikasjonsporter tillater overføring av informasjon (for eksempel kommandoer og kontroll) mellom innretningen 102/laderen 104 og batteripakken 100. Et eksempel på informasjon som kan utveksles inkluderer batteriladenivå (dvs. kapasitet).

Det vises nå til figur IB hvor det er tilveiebrakt et mer detaljert skjematisk diagram for batteripakken 100. Batteripakken 100 inkluderer en eller flere battericeller 120, diskret transistorer 110, 112, en shunt-transistor 114, og et batteristyringssystem 130. Batteristyringssystemet 130 inkluderer flere komponenter, som diskutert nedenfor, som kan være integrert i en enkelt pakke (for eksempel integrert i en enkelt integrert krets). Alternativt kan batteristyringssystemet 130 komponenter være pakket separat. Diskret transistorer 110, 112 kan være adskilt fra batteristyringssystemet 130 og inkludert i en separat pakke eller kan være pakket sammen med batteristyringssystemet 130 komponenter.

Diskret transistorer 110, 112 brukes til å frakople battericellen 120 fra den eksterne batteripakkens terminaler (ekstern batteripakke positiv terminal 140 og negativ terminal 150). I den vist implementasjon er det vist to diskret transistorer som kan være av formen Felt Effekt Transistorer (FETer). Mens andre transistorteknologier kan benyttes, har FET's fordeler i form av prosess, ytelse (for eksempel på resistans), kostnad, størrelse osv. I den viste implementasjon er det tilveiebrakt to transistorer og som representerer separat lading 110 og utlading 112 transistorer. Ladetransistor 110 brukes til å tillate sikker lading av battericellene 120. Utladingstransistor 112 brukes til å sikre sikker utlading av battericellene 120. Lade og utladingstransistorene 110, 112 er koplet i serie. I en implementasjon brukes to NFET transistorer og som er koplet sluk-sluk i en seriekonfigurasjon. Alternativt kan to PFET transistorer benyttes og koplet kilde-kilde. I en PFET løsning kan det være påkrevet med tilleggs dioder som ikke er vist, for å levere kraft til batteristyringssystemet 130 (dvs. levere Vfet).

I den viste implementasjon er lade og utladingstransistorene 110, 112 koplet i en høysidekonfigurasjon (dvs. at serietransistorene er koplet til den høye siden av battericellene i motsetning til en lavsidekonfigurasjon). I den vist høysidekonfigurasjon er en terminal av ladetransistoren 110 (en kilde i NFET implementasjon) koplet til en positiv terminal av battericellen 120-1. En terminal av utladingstransistor 112

(også en kilde i NFET implementasjon) er koplet til den eksterne batteripakkens positive terminal 150. Respektive andre terminaler av lade utladetransistorene 110, 112 er koplet til hverandre (og danner en sluk-sluk forbindelse i en NFET implementasjon). Porter av ladetransistor 110 og utladingstransistor 112 er koplet til batteristyringssystem 130 ved innganger OC og OD, respektivt. Tilsvarende er for-bindelsespunktet mellom transistorene 110, 112 koplet til batteristyringssystemet 130 ved en brikkeinngang (eller noen ganger her kalt og i figur IB merket som Vfet). Brekkeinngangen tilveiebringer drifts kraft til batteristyringssystemet 130.

I den viste implementasjon kreves det to transistorer for å være i stand til å blok-kere strømflyten i begge retninger. Nærmere bestemt inkluderer FET's en parasittisk diode (merket 110-1 og 112-1, respektivt) og følgelig vil det å ha en enkelt FET ikke tillate utkopling av strømflyt i begge retninger. Når to FET's brukes i serie (enten kilde til kilde, eller sluk til sluk), kan strømflyt inn i og ut av battericellene utkoples. Tilsvarende, når det brukes to transistorer, kan selektiv kontroll utøves for å tillate strømflyt i en enkelt retning ved en gitt tid (dvs. lading tillates, men utlading ikke tillates inntil tilstrekkelig ladning har blitt plassert inn i battericellene).

Battericellene 120 er oppladbare batterier og kan være i form av litium ion (Li-ion) eller litium polymer (Li.polymer). Andre batteriteknologi typer er mulig. Når det tilveiebringes flere celler, koples battericellene 120 i serie. I den viste to-celle implementasjon, er en øverste positive terminal av battericelle 120-1 koplet til batteristyringssystemet 130 (for eksempel for å tillate deteksjon av batterispenningsnivået) og til en av de diskret transistorer (dvs. ladetransistoren 110). Den negative terminalen av den øverste battericellen 120-1 og den positive terminalen til den nederste battericellen 120-2 er koplet sammen og til batteristyringssystemet 130 ved inngang 170. Den negative terminalen av den nederste battericellen 120-2 i serien er koplet til batteristyringssystemet 130 (for eksempel for å tillate deteksjon av batterispenningsnivået) og til en terminal av skjønt motstanden 114. Selv om det er vist en to-battericelleimplementasjon, kan andre antall battericeller inkluderes i batteripakken 100, inkludert en enkelcellekonfigurasjon eller andre flercelle-konfigurasjoner. Den andre terminalen av shunt motstanden er koplet til lokaljord (smartbatterilokaljord), batteristyringssystemet 130 (for å tillate måling av strøm-flyt gjennom shunt motstanden 114) og til den eksterne batteripakkens negative terminal 140 av batteripakken 100.

Batteristyringssystemet 130 inkluderer overvåkningselektronikk for å beskytte batteripakken i tilfelle av ukorrekt drift, overvåkningselektronikk for å estimere gjen værende batterikapasitet, en kontroller (for eksempel en mikrokontroller) for systemstyring og kommunikasjon med innretningen og/eller laderen koplet til batteripakken, og minne (foreksempel EEPROM, Flash ROM, EPROM, RAM osv). Som diskutert ovenfor kan visse batteriteknologier skape farlige forhold hvis de brukes på upassende måte. For eksempel kan Li-ion og Li-polymer batterier overhete, eksplodere eller selvantenne hvis de overlades eller utlades for hurtig. Videre kan Li-ion og Li-polymer batterier tape en betydelig mengde av deres lade kapasitet hvis de blir for dypt utladet. Batteristyringssystem 130 inkluderer overvåkingselektronikk for å sikre feilfri drift, hvori det minste en er gjenvinning fra et dypt underspenningsforhold. Gjenvinning fra dyp underspenning diskuteres i nærmere detalj nedenfor.

Overvåkningselektronikk som er del av batteristyringssystemet 130 kan brukes til å estimere gjenværende batterikapasitet. Batterikapasitetsinformasjon kan kommuni-seres mellom batteristyringssystemet 130 og en tilkoplet innretning/lader gjennom en kommunikasjonsportterminal 160. Som vil bli diskutert i større detalj nedenfor, kan en mikrokontroller (og assosiert minne) inkluderes i batteristyringssystemet 130 og kan tilveiebringe systemstyring og kommunikasjon med en tilkoplet innretning/lader.

BATTERISTYRINGSSYSTEM

Figur 2 viser et blokkdiagram av et eksempelvis batteristyringssystem 130 benyttet i batteripakken 100. Batteristyringssystemet 130 inkluderer generelt en prosessor 202 (for eksempel en laveffekts CMOS 8-bits mikrokontroller basert på en RISK-arkitektur), en batteribeskyttelseskrets 104, en strømflytkontroller 206, kraftover-våker 210, ladedetektor 212, klokkegenerator 214, porter 216, minne 218, spen-ningsreferanse 220 og vakthundtimer 222. Prosessoren 202, portene 216, batteri-bes kytte Ises kretsen 204 og spenningsreferansen 220 er hver koplet til en data buss 224.

En praktisk implementasjon av batteristyringssystemet 130 kan inkludere andre komponenter og delsystemer, som har blitt fjernet fra figur 2 av klarhetshensyn. Foreksempel kan brikken 130 inkludere kretser for batteriovervåkning (foreksempel analog til digital omformere), cellebalanseringskretser (for eksempel cellebalan-serende FET's) for plassering av celleplasseringer, en kommunikasjonsinnretning for kommunikasjon med en ekstern innretning, støyundertrykkingskretser, oppvåk-ningstimer, og andre overvåkning eller stryringskretser.

Minne 218 kan programmeres med instruksjoner som kan utføres av prosessoren 202 for å utføre forskjellige oppgaver, slik som cellebalansering, batteribeskyttelse, strømmålinger for å bestemme ladningsnivå, osv.

I noen implementasjoner har strømflytkontrolleren 206 flere utganger (for eksempel OC, OD) som er koplet til eksterne innretninger som kan konfigureres av strøm-flytkontrolleren 206 til å styre strømflyten mellom battericellene og en innretning eller lader. Strømflytkontrolleren 206 inkluderer forskjellige kretser og logikk (for eksempel operasjonsforsterkere, kontroll og statusregistere, transistorer, kapasito-rer, dioder, invertere, porter, osv.) for å generere spenninger på utgangene (for eksempel OC og OD). I noen implementasjoner er OC utgangen en høyspennings-utgang som er koplet til porten av en lade NFET (for eksempel ladetransistor 110) for fullstendig eller delvis å innkoble eller utkople lade NFETen til å styre strømflyt under en ladehendelse. OD gangen er en høyspenningsutgang som er koplet til porten av en utladnings FET (for eksempel utladingsresistor 112) for fullstendig eller delvis å innkoble eller utkople utladnings FET for å kontrollere strømflyt under en utladningshendelse. Figur IB viser en eksempelvis konfigurasjon av FET innretninger i en høysidig implementasjon for å kontrollere strømflyt som svar på kon-trollspenninger fra strømflytkontrolleren 206.

Strømflytkontrollen 206 er koplet til batteribeskyttelseskretsen 204 gjennom gren-sesnitt 240. Batteribeskyttelseskretsen 204 inkluderer kretsverk (for eksempel en differensialforsterker) for å overvåke battericellespenningen og lade/utladnings-strømmer for å detektere feilforhold, og initiere inngrep (for eksempel utkople eller delvis utkople lade og utlade FETs) for å beskytte batteripakken 100 fra å bli øde-lagt. Eksempler på feilforhold inkluderer men er ikke begrenset til: dyp underspenning under utladning, kortslutning under utladning og overstrøm under lading og utlading. I noen implementasjoner kan en strømavfølingsmotstand (Rsense, dvs. shunt motstanden 114) koples over PPI og NNI inngangene til batteribeskyttelseskretsen 204, hvor PPI er en ufiltrert positiv inngang for strømavføringsmotstanden og NNI er en ufiltrert negativ inngang fra strømavfølingsmotstand. Strømavfølings-motstanden kan koples til battericellen 120 og batteristyringssystemet 130, som beskrevet med henblikk på figur IB.

PORTDRIVER INKLUDERT KRETSER FOR GJENVINNING FRA DYP UNDERSPENNING

Det vises nå til figur 3 hvor det er vist en drivkrets 300 assosiert med ladetransistoren (OC FET) i høy spenning frontside av batteripakken 100. Drivkrets 300 danner del av strømflytkontrolleren 206 i figur 2 og inkluderer portdriver 302, høy og lav innkoblingssignaler 304 og 306 respektivt, dyp underspenningsmodussignal 308, gjenvinningskrets 302 og to referansesignaler respektivt merket DUVR maksimum og DUVR minimum 312, 314.

Portdriver 302 inkluderer flere innganger, inkludert høy og lav innkoblingssignal-innganger 304 og 306, respektivt. Portdriver 302 mottar også som en inngang et utgangssignal (for eksempel en utgang fra AND port 320) i gjenvinningskretsen 310. Portdriver 302 inkluderer en ladningspumpe (ikke vist) som brukes til å tilveiebringe drivsignalet til porten til ladetransistoren 110 i figur 1. Utgangssignalet merket OC koples til portinngangen av ladetransistoren 110. Som det vil bli diskutert i nærmere detalj nedenfor kan portdriveren konfigureres i en av tre modi: høymodus, lavmodus eller delvis klargjort modus. I høy modus er porten av ladetransistoren vesentlig fullstendig klargjort av drivsignalet levert av portdriveren 302 (dvs. som svar på høyt innkoblingssignal 304). I lavmodus er porten til ladetransistoren vesentlig fullstendig utkoplet av drivsignalet levert av portdriveren 302 (dvs. som svar på lavt innkoblingssignal 306). I delvis klargjort modus drives porten til ladetransistoren til å justere potensialet over (dvs. over sluk-kilde forbindelsen) av ladetransistoren og derved regulere potensialet sett både av laderen og på inngangen til batteripakken (dvs. Vfet). I delvis klargjort modus kan drivsignalet levert til porten av ladetransistoren bli alternativt pumpet opp (for eksempel av ladningspumpen i portdriveren) for å øke portdrivsignalet for å ytterligere innkoble lad-ningstransistoren eller minsket (for eksempel ved å svitsje bryter 330 og tillate utladning gjennom motstand 332) for et forhåndsbestemt antall sykler. I delvis klargjort modus opprettholder portdriveren 302 potensialet sett av laderen (dvs. regu-lerer Vfet405) til et nivå som er vesentlig konstant og innen båndet definert av DUVR maksimum og minimum referansesignaler (for eksempel DUVR maksimum og DUVR minimum 312, 314).

Fagfolk på området vil innse at den delvise innkobling av portdrivsignalet av ladetransistoren som beskrevet ovenfor (inkludert pumping av ladningspumpen av portdriveren 302, og utladning med bryteren 330) bare er eksempler. Delvis innkobling av ladetransistoren kan oppnås ved forskjellige midler. En implementasjon for et system for delvis innkobling av ladetransistoren er vist i sammenheng med figur 3. Alternativt er andre konfigurasjoner mulig. For eksempel kan et delvis innkoblingssignal inkludere drivdetaljer (dvs. et signal som varieres på et nivå av mengden porten skal drives) leveres til portdriveren 302 som en inngang. Som svar på det delvis innkoblingssignalet, kan porten til ladetransistoren drives på det nivå

(dvs. delvis nivå) indikert i det delvise innkoblingssignalet. Alternativt kan en step-funksjon brukes av portdriveren, hvor det delvise innkoblingssignalet bare signale-rer når det skal steppes (opp eller ned) til et neste nivå. Detaljer ved den delvise

innkobling av portdriveren 302 diskuteres i nærmere detalj nedenfor i sammenheng med gjenvinningskretsen 310 og også i sammenheng med ladeprosessen diskutert i figur 5.

Gjenvinningskretsen 310 inkluderer kretser for gjenvinning i dyp underspenning. Gjenvinningskretsen 310 kan brukes til å kontrollere, i en implementasjon, den delvise innkobling av portdriveren 302. I en implementasjon inkluderer gjenvinningskretsen 310 kombinasjonslogikk, to komparatorer og en bryter. Nærmere bestemt,

i den viste implementasjon, inkluderer gjenvinningskretsen 310 to AND porter 320, 322, to komparatorer 324, 326 og bryter 330.

En inngang til hver av AND portene 320, 322 forskynes med DUVR modussignalet 308. DUVR modussignalet 308 er et dyp underspenningsmodussignal som kan leveres for eksempel av mikrokontrolleren 220 i figur 2. DUVR modussignalet 308 innkobles når batteripakken er under gjenvinning fra dyp underspenning (for eksempel når cellene har blitt dypt utladet og trenger spesiell lading før normale ladeoperas-joner). DUVR modussignalet 308 kan genereres som svar på en sammenligning av cellen eller cellenes potensialnivå med et minimum potensialnivå.

Cellespenningsnivåer kan måles direkte for eksempel av en monitor i batteristyringssystemet 330. Et andre inngangssignal til AND port 320 er koplet til utgangen av komparator 324. Det andre inngangssignalet til AND port 322 er koplet til utgangen av komparator 326.

Som beskrevet ovenfor er en utgang av AND port 320 koplet til en høy innkoblings-inngang av portdriver 302. En utgang av AND port 322 er koplet til en port av bryteren 330. Bryter 330 kan være i form av en transistor og utgangen av AND port 322 kan brukes til å drive porten av transistoren 330 som vist i figur 3. I den viste konfigurasjon kan en signalbane mellom bryteren 330 og et jordingspunkt for batteristyringssystemet 130 valgfritt inkludere en utladingsmotstand 332. Ved fullstendig å svitsje bryter 330 (for eksempel å drive porten til vesentlig fullstendig innkobling av transistoren) kan utgangssignalet levert av drivkretsen 300 til ladetransistoren reduseres (og derved delvis utkople ladetransistoren). Operasjonen av bryteren og motstanden 332, sammen med portdriveren 302, vil bli diskutert i stør-re detalj nedenfor.

I en inngang til hver av komparatorene 324, 326 forskynes med et inngangssignal 350. Nærmere bestemt er den første ("+" eller ikke inverterende) inngang til komparatoren 324 koplet til inngangssignalet 350. Tilsvarende er en andre ("-" eller inverterende) inngang av komparator 326 koplet til inngangssignalet 350. Inngangssignalet 350, er kalt enten brikkeinngang eller Vfet, er driftspotensialsignalet for batteristyringssystemet 130. Inngangssignalet 350 representerer vesentlig potensi-ale sett på en node mellom serietransistorene (for eksempel potensialet på noden mellom slukene til lade OC og utladnings OD transistorene i en Nfethøy sideløs-ning). I noen systemer kalles dette brikkeinngangen, inngangsspenningen, Vfeteller Vccfor batteristyringssystemet 130.

En andre inngang ("-" eller inverterende inngang) til komparator 324 forskynes med DUVR maksimum referansesignalet 312. Ved første inngang ("+" eller ikke inverterende inngang) til komparatoren 326 forskynes med DUVR minimum referansesignalet 314. I en implementasjon settes DUV minimum referansesignalet til å være vesentlig et laveste operasjonspunkt for batteristyringssystemet 130 (for eksempel Vfeter på sitt minimum for normal drift av batteristyringssystemet 130). I en enkeltcelleimplementasjon, er DUVR minimum referansesignalnivået vesentlig 0,9x volt, hvor x er en reell tall multiplikator. I en flercelleimplementasjon er DUVR minimum referansesignalnivået vesentlig l,8x volt. Tilsvarende, i en implementasjon, settes DUV maksimum terskelnivået til å være like under overgangsnivået assosiert med en modusovergang fra prelading til hurtig eller normal lademodus i laderen (dvs. like under preladeterskelnivået). I en enkeltcelleimplementasjon, er DUVR maksimum referansesignalnivået vesentlig l,lx volt. I en flercelleimplementasjon er DUVR maksimum referansesignalnivået vesentlig 2,0x volt.

DRIFT

Det vises nå til operasjonen av portdriver 302 og gjenvinningskrets 310 i sammenheng med ladegrafen vist i figur 4. Ladegrafen 400 inkluderer en X-akse (tid) og Y-akse (potensial) viser tilstand av forskjellige signaler (inngangspotensial til batteristyringssystem Vfet405, cellepotensial VCEll410, drivsignal til ladetransistor Voc415, og potensial sett av laderen Vbatt420 (dvs. potensial sett pa batteripakkens "+" terminal)) assosiert med drivkretsen. Fire tidsperioder er vistkarakterisert vedreset (tidl), tilkopling av lader og innrush (tidsperiode 1 til 2), delvis lading (tidsperiode 2-3) og konvensjonell lading (tidsperiode 3-4).

Ved tiden t = 0 (vesentlig sammenfallende med tid 1), er batteripakken i resetmo-dus, har ingen lader tilkoplet innretningen og har vesentlig 0 potensial på de assosierte battericeller (dvs. Vceller vesentlig 0 o g cellene er i et dypt underspenningsforhold).

Ved tid t > 0 (karakterisert vedtidsperioden 1 til 2), koples en lader til batteripakken. Koplingen av laderen til batteripakken resulterer i en skarp stigning av portdriverspenningen VOC (som sett i drivsignal VOC 415) til et innledende nivå (vist ved punkt A på grafen). For å lade batteriet må ladetransistoren i det minste delvis innkobles for å tillate ladning og flyte inn i batteriet (derfor stigningen i VOC potensialet). Vesentlig sammenfallende med stigningen i portdriverspenningen VOC er en minskning i potensialet sett på inngangen til batteristyringssystemet 130 inngang Vfet405 og batteripotensialet sett av laderen VBatt420. Ved vesentlig tid 2 har mikrokontrolleren assosiert med batteristyringssystemet 130 detektert det dype under-spenningsforholdet og initiert en gjenvinning fra dyp underspenning som inkluderer den delvise innkobling av ladetransistoren som vil bli diskutert nedenfor.

Det vises nå til den delvise ladetidsperioden (karakterisert vedtidsperioden 2 til 3), hvor en dyp underspenning gjenvinningsmodus har blitt trigget. Dyp underspenningsgjenvinning kan trigges som diskutert ovenfor ved deteksjon av et spenningsnivå på cellen/e) som er mindre enn et terskelnivå. I en enkeltcelleimplementasjon blir gjenvinning fra dyp underspenning trigget hvis cellespenningsnivået ved tiden for lading er mindre enn omtrent 1,0X volt. I en implementasjon er dyp underspenning gjenvinningsmodus standard startmodus for å lade batteripakken. I dyp underspenning gjenvinningsmodus blir drivsignalet levert til porten av ladetransistoren VOC 415 justert slik at potensialet sett på en inngang til batteristyringssystemet 130 Vfet405 er vesentlig regulert til et nivå (for eksempel på et nivå over minimum driftsnivå) over hele tidsperioden assosiert med gjenvinning fra dyp underspenning (tidsperiode 2 til 3). Som det kan ses i figur 4 opprettholdes Vfet405 på et vesentlig konstant nivå over hele tidsperioden for delvis lading.

I dyp underspenning gjenvinningsmodus tillates lading ved delvis innkobling av ladetransistoren ved for eksempel kombinasjonen av portdriver 302 og gjenvinningskrets 310 beskrevet ovenfor, men mengden ladning blir omhyggelig kontrollert. Som det kan sees i ladegrafen vil potensialet til cellene (VCell410) stige når ladning legges til. Ettersom ladingen fortsetter blir portdrivpotensialet til ladetransistoren (Voc415) justert mot fullstendig innkobling (for å slå på resistoren mer og redusere potensialfallet over sluk-kilde forbindelsen til ladetransistoren). I en implementasjon inkluderer justering innkobling av en ladningspumpe i portdriveren (dvs. portdriver 302) for et forhåndsbestemt antall sykler (for eksempel en). Denne sammenfallende justering reduserer sluk til kildepotensialet over ladetransistoren og resulterer i et vesentlig konstant (dvs. regulert) potensial på inngangen til batteristyringssystemet 130 (dvs. vesentlig konstant Vfetsignalspor over periode 2-3). For eksempel, i en dyp underspenningsgjenvinning hvor cellene har en innledende spenning på 0,5 volt, og minimum driftspotensial for batteristyringssystemet 130 er 1,0 volt, kan ladetransistoren innledningsvis bli delvis klargjort slik at sluk kildeforbindelsen realiserer et potensial som er forskjellen mellom cellepotensialet og minimum driftspotensial (her 0,7x volt innledningsvis). Når ladningen flyter inn i battericellene, og ettersom battericellenes potensial stiger, blir drivsignalet levert til porten av ladetransistoren ytterligere justert (i dette tilfellet økt) for eksempel ved å pumpe ladningspumpen i portdriveren et forhåndsbestemt antall ganger (for å minske resistansen over sluk/kildeforbindelsen og derved redusere potensialet over resistoren) for å opprettholde driftspotensialet presentert til batteristyringssystemet 130 Vfet405 på vesentlig over et konstant minimum driftsnivå. Legg merke til om justeringen av portdrivsignalet er for mye (for eksempel at ladningspumpen synkes for mange ganger og at det resulterende Vfetdriftsnivå faller for lavt, kan portdrivsignalet reduseres (for eksempel ved å svitjse transistor 330 og tillate utlading av transistoren gjennom resistans 332) for en mengde tid eller antall sykler for å heve driftspotensialet av Vfet405.

Ettersom spenningen til cellene fortsetter å stige kan dyp underspenning gjenvinningsmodus termineres (start av tidsperiode 3-4). Ved terminering kan konvensjonell lading begynne inkludert fullstendig innkobling av ladetransistoren 110 i batteripakken.

FREMGANGSMÅTE FOR GJENVINNING FRA DYP UNDERSPENNING

Det vises nå til figur 5A hvor det er tilveiebrakt et flytdiagram for en fremgangsmåte 500 fordyp underspenningsgjenvinning. Fremgangsmåten for gjenvinning 500 inkluderer tre trinn, en oppstillingsfase 502, en delvis ladefase 504 og en ladefase 506.

I oppstillingsfasen 502 detekteres en lader som koplet til en batteripakke 510. De-teksjonen kan inkludere deteksjon gjennom en parasittisk iode i en utladnings-transistor eller alternativt separat deteksjon ikke assosiert med utladningstransistoren i batteripakken (foreksempel av en laderdeteksjonskrets i batteristyringssystemet 130). Etter deteksjon blir batteristyringssystemet slått på, og forskynes med kraft på et tilstrekkelig driftsnivå enten fra den assosierte battericelle(er) eller laderen 512. Nærmere bestemt, i en høysiden Nfetkonfigurasjon, kraftforsynes batteristyringssystemet på en inngang (her kalt brikkeinngang eller Vfet) av den parasittis-ke diode tilstede i laderen og utladingstransistorer til et høyeste potensialnivå som mellom potensialet til cellen(e) og laderen. Forskyningen av batteristyringssystemet av en av cellen(e) eller laderen før lading tillater nøyaktig måling av ladeinngangen til cellene (sammen med temperatur og annen datainnsamling) og fullstendig sty-ring av ladesyklusen (dvs. inkludert innkobling av de forskjellige beskyttelsesmodi til batteristyringssystemet). Et potensialnivå av cellen(e) i batteripakken blir detektert. Hvis potensialnivået er under et terskelnivå (her kalt det delvise ladespenningsnivået) 516, blir en gjenvinning fra dyp underspenning initiert og prosessen fortsetter i trinn 520. Alternativt, når batteripakken koples til en lader, kan en dyp underspenning i gjenvinningsmodus initieres. Hvis spenningsnivået av cellen(e) er over terskelnivået, blir en konvensjonell ladesyklus initiert i trinn 550. I en konvensjonell ladesyklus (550), blir ladetransistoren i batteripakken fullstendig klargjort for å tillate konvensjonell eller hurtig lading av cellen(e). I noen implementasjoner kan utladningstransistoren frakoples under ladesyklusen. Fråkopling av utladningstransistoren hindrer batteripakken fra å bli koplet fra laderen og koplet til en innretning før den fullstendige eller på annen måte tilstrekkelig ladning av cellen(e). I andre implementasjoner blir utladningstransistoren i batteripakken klargjort under ladesyklusen.

I den delvise ladefasen 504 blir laderen tillatt å lade cellen(e) men i en ladehas-tighetmodus. For å holde laderen i en lavhastighetsmodus må spenningen sett av laderen reguleres. Som diskutert ovenfor vil konvensjonelle ladere som har to driftsmodi (dvs. prelading og normal eller hurtig lading), svitsje driftsmodi basert på spenningsnivået sett av laderen (tolkende dette å være cellen eller cellenes spenningsnivå). Imidlertid er det noen bestemte batteriteknologier som ikke kan lades for hurtig fra et dypt underspenningsforhold. For å hindre en konvensjonell lader fra å svitsje for tidlig inn i normal eller hurtig modus, kan spenningen presentert til batteristyringssystemet (dvs. Vfet), og derfor til laderen, reguleres (dvs. Vfethar et kjent forhold til spenningen sett av laderen, og følgelig kan reguleres for å sikre passende laderdrift). Nærmere bestemt, under delvis ladingsmodus, blir driv signalet levert til ladetransistoren justert slik at sluk kildepotensialnivået til ladetransistoren er likt potensialforskjellen mellom cellepotensialet og det påkrevede driftspotensial for batteristyringssystemet (eller på et nivå over et slikt minimums-nivå). Ettersom potensialnivået til cellen(e) stiger, blir potensialet over sluk kildeforbindelsen i ladetransistoren justert (dvs. faller) ved å opprettholde (dvs. regulere batteristyringssystemets inngang på vesentlig det korrekte driftspotensial. Dett fortsetter inntil potensialnivået til cellen(e) når en gjenvinningsspenning, Ved hvil-ket punkt i tid den dype underspenningsmodus (og den assosierte delvise lade modus) kan termineres.

Det vises igjen til figur 5A, hvori delvis ladefase 504 ladetransistoren delvis innkobles for å tillate lading av cellen(e) 520. Delvis lading kan utføres ved å tilveiebringe et portdrivsignal til ladetransistoren som er mindre enn et nivå påkrevet for fullstendig å innkoble transistoren. Alternativt kan en serietrinn utføres for å forenkle delvis lading. I en annen implementasjon kan portdriveren til ladetransistoren alternativt slås på (for eksempel pumpes opp) og av (for eksempel utlades gjennom bryter 330 og motstand 332) basert på sammenligninger utført mellom inngangspotensialet til batteristyringssystemet og et eller flere referansesignaler (dvs. sammenligning av inngangspotensialet med høye og lave referansesignaler DUVR maksimum og DUVR minimum 312, 314 for å frembringe et operasjonsbånd for ladetransistoren). Delvis lading fortsetter inntil potensialet til cellen(e) stiger over det delvise ladespenningsnivået 522. Deretter terminerer den delvise ladefase 504 og normal eller konvensjonell lading fortsetter 550. Nærmere bestemt, som diskutert ovenfor i en implementasjon, under delvis lademodus blir et drivsignal til ladetransistoren justert slik at slukkildepotensialnivået av ladetransistoren er lik potensialforskjellen mellom potensialet mellom cellen(e) og det påkrevede driftspotensial for batteristyringssystemet.

En implementasjon for å kontrollere den delvise ladingen er vist i figur 5B (nærmere bestemt med henvisning til trinn 532-540). I denne implementasjon blir et drivsignal til porten av ladetransistoren justert over et operasjonsbånd. Logikk kan brukes til å holde drivsignalet i det ønskede båndet. Ettersom potensialet sett på inngangen til batteristyringssystemet justeres (pga. det økede potensial av battericellene under lading), blir mengden som ladetransistoren slås på også justert. Ved å slå ladetransistoren mer på eller av, vil resistansen over kildeslukforbindelsen endres, og frembringe en endring i potensialet sett på inngangen til batteristyringssystemet. Nærmere bestemt gjøres en bestemmelse vedrørende potensialnivået på batteristyringssystemets inngang 532. Hvis potensialnivået er under et minimum DUV terskelnivå 534, blir drivkretsen assosiert med ladetransistoren svitsjet til å være utkoplet 536 (i en implementasjon blir drivkretsen svitsjet slik at en blødertransis-tor 330 og assosiert seriemotstand 332 sakte utlader ladetransistorens utgang). Ved å utkople drivsignalet til ladetransistoren vil transistoren slås mer av, resulterende i en øket resistans over sluk-kildeforbindelsen, og nødvendigvis et større potensial (dvs. spenningsfall) over transistoren. Det større potensialet over transistoren oversettes til et høyere potensialnivå presentert til batteristyringssystemets inngang.

Alternativt, hvis potensialnivået på batteristyringssystemets inngang er over et maksimum DUVR terskelnivå 538, blir drivkretsen assosiert med ladetransistoren svitsjet til å innkobles (for eksempel pumpet opp av ladningspumpen i portdriveren 302 for et forhåndsbestemt antall sykler) 540. Ved å innkoble drivsignalet til ladetransistoren vil transistoren slås mer på, resulterende i en minsket resistans over sluk-kildeforbindelsen, og nødvendigvis et mindre potensial (dvs. spenningsfall) over transistoren. Det mindre potensialet over transistoren overføres til et lavere potensialnivå presentert til batteristyringssystemets inngang. Hvis ingen forhold møtes 534, 538 fortsetter prosessen og sjekker (som påkrevet) for å bestemme potensialet presentert til batteristyringssystemet i trinn 532.

I en implementasjon settes DUVR minimum terskelnivå til å være over et vesentlig laveste driftspunkt for batteristyringssystemet (dvs. Vfeter på sitt minimum for normal drift av batteristyringssystemet). Tilsvarende, i en implementasjon, settes DUVR maksimum terskelnivå til å være like under overgangsnivået assosiert med en modusovergang fra frelading til hurtig eller normal lademodus i laderen (dvs. like under preladeterskelnivået minus et diodefall).

Fagfolk på området vil innse at noen konvensjonelle ladere overvåker battericelle-potensialet for å bestemme når det skal svitsjes fra en prelade til en hurtiglademodus. I disse konvensjonelle systemer vil laderen typisk overvåke cellepotensial på batteripakkens terminaler. Følgelig kan regulering av potensialet på inngangen til batteristyringssystemet faktisk også regulere potensialet sett av laderen og derved hindre overgang fra en prelademodus til en hurtiglademodus i laderen inntil battericellene er "ferdig" (dvs. battericellene har blitt brakt opp til et passende potensial i en passende mengde tid).

Claims (17)

1. Fremgangsmåte for å lade et batterisystem som omfatter: å bestemme at en lader er koplet til et batterisystem, batterisystemet inkluderer en eller flere celler og en ladetransistor, hvor: batterisystemet er forskjellig fra laderen, overvåker lader spenningsnivået til batterisystemet, og laderen er anvendelig til å lade i to eller flere operasjonsmodi og veksle mellom de to eller flere operasjonsmodi basert på spenningsnivået til batterisystemet som overvåkes av laderen; å bestemme at et spenningsnivå til cellene er mindre enn et første lavt spenningsnivå, hvor spenningsnivået til cellene er forskjellig fra spenningsnivået til batteri-systemet overvåkes av lader; lading av cellene ved en redusert hastighet, inkludert å justere spenningen som tilføres en ladetransistors port terminal, inkludert: regulering av spenningsnivået til batteri-systemet som overvåkes av laderen til et nivå som er mindre enn et andre spenningsnivå, hvor laderen ikke veksler mellom de to eller flere operasjonsmodi, og leverer en minimum driftsspenning i minsten komponent til batterisystemet; og når spenningen til cellene når det første lave spenningsnivået, i det vesentlige fullstendig aktivere ladetransistoren for å tillate laderen å veksle mellom de to eller flere operasjonsmodi.

2. Fremgangsmåte ifølge krav 1, hvor justering av en spenning som tilføres til portterminalen til ladetransistoren omfatter delvis å aktivere ladetransistoren.

3. Fremgangsmåte ifølge krav 2, der delvis å aktivere ladetransistoren omfatter delvis å aktivere ladetransistoren inntil en spenning på cellene overskrider det første lave spenningsnivået.

4. Fremgangsmåte ifølge krav 2, hvor delvis å aktivere ladetransistoren omfatter justering av et potensial over ladetransistoren til å være høyere enn en forskjell mellom et potensial til cellene, og den minimale driftsspenningen.

5. Fremgangsmåte ifølge krav 2, hvor: de to eller flere operasjonsmodi inkluderer en redusert kostnad-hastighets-modus for lading og en normal ladehastighets-modus for lading; laderen går over til den reduserte ladehastighets-modusen for lading når spenningsnivået til batteriet systemet overvåkes av ladeapparatet er mindre enn det første lave spenningsnivået; og laderen går over til den normale ladehastigheten modus for lading når spenningsnivået til batteriet systemet overvåkes av laderen når den første lave spenningsnivå.

6. Fremgangsmåte ifølge krav 1, hvor batterisystem innbefatter en batteristyringssystemet inkluderer batteriovervåking krets og hvor justere en spenning påført ladingstransistoren omfatter justering av et drivsignal til ladingstransistor for å opprettholde en spenning sett ved en inngang til batteriet styringssystem på et nivå som er høyere enn en minimumsdriftsspenning for batte r i sty r i n g ssyste m et.

7. Fremgangsmåte ifølge krav 1, hvor batterisystem innbefatter en batteristyringssystemet inkluderer batteriovervåking krets og hvor justere en spenning påført ladingstransistoren omfatter justering av et drivsignal til ladingstransistor for å opprettholde en spenning sett ved en inngang til batteriet styringssystem på et nivå som er lavere enn et spenningsnivå hvor laderen vil bytte fra en redusert takst til en normal takst.

8. Fremgangsmåte ifølge krav 1, videre omfattende: før lading av cellene ved en redusert hastighet, starte overvåknings kretsen i batterisystemet; og overvåke den reduserte hastighetslading av cellene.

9. Fremgangsmåte ifølge krav 8, videre omfattende sikkerhetsovervåke batterisystemet under lading.

10. Fremgangsmåte ifølge krav 8, videre omfattende å overvåke en endring i en kapasitet på cellene i batterisystem under lading.

11. Fremgangsmåte ifølge krav 1, hvor justering av en spenning som tilføres til ladetransistoren omfatter å bestemme om en driftsspenning på batterisystemet er over et forhåndsdefinert maksimum, og hvis så, å øke en drivspenning presentert for lading av transistoren.

12. Fremgangsmåte ifølge krav 1, hvor justering av en spenning som tilføres til ladetransistoren omfatter å bestemme om en driftsspenning på batteriet systemet er under et forhåndsbestemt minimum, og hvis så, reduseres en drivspenning presentert for ladetransistoren.

13. Fremgangsmåte ifølge krav 1, som videre omfatter: å aktivere ladingsovervåkingskontrollkretsen som inngår i batterisystemet forut for lading av cellene.

14. Fremgangsmåte ifølge krav 1, videre omfattende: å overvåke, ved hjelp av overvåkingskretsen i batterisystemet, de én eller flere cellespenningsnivåene og å bestemme hvis det overvåkede spenningsnivået er under det første terskelspenningsnivået.

15. Apparat omfattende: en høy-side NFET ladetransistor; en drivkrets for å drive høy side NFET ladetransistor; og en overvåkningskrets koplet til drivkretsen for å overvåke et spenningsnivå på en battericelle som skal lades; hvor, når en lader skiller seg ut fra apparaturen som er koblet til anordningen, kan drivkretsen drives for å utføre operasjoner som omfatter: delvis å muliggjøre høy-side NFET ladetransistor hvis spenningsnivå til battericellen er under et første terskelnivå, inkludert å tilføre en minimum driftsspenning av overvåkningskretsen, hvor laderen ikke slår seg mellom to eller flere operasjonsmodi, og i det vesentlige fullt å aktivere ladetransistoren når spenningsnivået til battericellen når det første terskelnivået for å tillate laderen å veksle mellom de to eller flere driftsformene.

16. Apparat ifølge krav 15, hvor: delvis å muliggjøre høy-side NFET ladetransistoren videre omfatter regulering av et spenningsnivå til anordningen overvåket av laderen til et nivå som er mindre enn et andre spenningsnivå.

17. Apparat ifølge krav 16, hvor: drivkretsen innbefatter en gjenvinningskrets som kan betjenes for å styre delvis muliggjøring av høy-side NFET ladetransistor, gjenvinningskrets so omfatter: en kombinasjonslogikk krets; et flertall komparatorer som er koplet til kombinasjonslogikk krets; og en bryter koplet til flerheten av komparatorer og opererbar for delvis å muliggjøre høy-side NFET ladetransistor basert på et signal fra de flere komparatorer.