NO166209B - Krysskoblingsinnretning for en digitalsignal-kanalfordeler - Google Patents

Description

Oppfinnelsen angår en krysskoblingsinnretning for en digitalsignal-kanalf ordeler til fordeling av 64 kilobit/sek enkeltsignaler og/eller 2048 kilobit/sek tidsmultiplekssignaler med samme rammeoppbygging og 32 8-bitkanaler, hvorav den sekstende er en signaleringskanal, med en første buss eller første enkeltlinjer for tilslutning til innretninger på inngangssiden av digitalsignal-kanalfordeleren, med en annen buss eller andre enkeltlinjer for tilslutning til innretninger på utgangssiden av digitalsignal-kanalfordeleren, med et skrive-leselager hvis datainnganger er forbundet med den første buss og datautganger med den annen buss og med et signalerings-skrive-leselager.

For tidsmultiplekssignaler til overføring av tale eller data har der vært utviklet grunnsystemer for tjuefire eller tredve kanaler. For toneprogrammer blir flere slike kanaler hos en pulsramme sammenfattet. Ved hjelp av digitalsignal-multipleks-apparater lar det seg gjøre ut fra disse tidsmultiplekssignaler å danne høyere hierarkitrinn. I disse blir også billed- og billedtelefon-signaler overført. Disse forhold er der gjort rede for i tidsskriftet "Telcom-Report", 2 (1979), særtrykk "Digital-Obertragungstechnik" (eller "Special Issue, Digital Transmission"), side 16-20. Den parallelle overføring av signaleringer som behøves ved overføring av talesignaler, er forklart i det samme skrift på side 65-71.

Ved tidsmultipleks sammenfatning av signaler har man ikke alltid sikkerhet for at den fastlagte pulsramme hos et system blir fullt besatt, noe som fører til uøkonomisk oppbyggede nett. Til disse hører også faste forbindelser som er ført over formidlingssentraler.

Fra DE-PS nr. 25 38 392 er det allerede kjent en digitalsignal-kanalf ordeler som for 16 2048 kbit/s tidsmultiplekssignaler som skal behandles for hvert inneholder en egen koblingsmodul med informasjonslager og signaleringslager, hvilket gjør kanalfordeling kostbar.

Hensikten med oppfinnelsen er å forenkle anordningene til

fordeling av ksnaler.

Denne hensikt oppnås med en ranger- eller krysskoblingsinnretning av den i innledningen nevnte art ved at det er anordnet en første omkobler hvis første inngang er forbundet med en skriveadresseteller, andre innganger over en krysskoblings-innstillingsinnretning med en lese-adresseteller og utganger med adresseinngangene på skrive-leselageret, at det er anordnet en annen omkobler hvis første innganger er forbundet med første fire tråder i den første buss, andre innganger med andre fire tråder i den første buss og utganger med datainngangene på signalerings-skrive-leselageret, at det er anordnet en tredje omkobler, hvis innganger er forbundet med datainngangene på signalerings-skrive-leselageret, første utganger er forbundet med første fire tråder i den annen buss og andre utganger med andre fire tråder i den annen buss og at det er anordnet en fjerde omkobler hvis første innganger er forbundet via en signalerings-synkroniseringsinnretning og via en signalerings-adresseteller med den første buss, andre innganger over krysskoblingsinnstillingsinnretningen med en signalerings-lese-adresseteller og utganger med adresseinngangene på signalerings-skrive-leselageret.

Det er gunstig om det er anordnet et signalerings-skrive-leselager for 8-bit-signaleringer som overføres i en dobbelt signalerings-overramme og består av to 4-bit-ord, om det er anordnet en signalerings-synkroniseringsinnretning for denne dobbelte signalerings-overramme, og om det er anordnet en signalerings-skrive-adresseteller til innmating av 8-bit-signaleringene i signalerings-skrive-leselageret.

Det er også gunstig om det finnes et signalerings-skrive-leselager for 4-bit-signaleringer overført i en signalerings-overramme, om det for denne signalerings-overramme er anordnet en signalerings-synkroniseringsinnretning, og om det er anordnet en signalerings-skrive-adresseteller for innmating av 4-bit-signaleringene i signalerings-skrive-leselageret.

Begge signalerings-overføringsprinsipper er beskrevet i Siemens-publikasjonen "Zeitmultiplex-System PCM3 0F f tir Teil-nehmeranschlussystemgeråt PCM30F-S" side 5, bestillingsnr. S42022-A15-A1-1-29.

Digitalsignal-kanalfordeleren egner seg f.eks. for behandling av 8-bit-signaleringene og kan omkobles ved innstilling (lagret i det faste lager i tillegg til rangeringsbestemmelsene) på behandling av 4-bit-signaleringer - individuelt for 2-Mbit/s-tidsmultiplekssignalene.

Det er gunstig om det finnes en femte omkobler hvis første innganger er forbundet med lese-adressetellerens utganger, mens dens andre innganger er forbundet med signalerings-lese-adressetelleren, dens tredje innganger er forbundet med en adresseringsinnretning og dens utganger er forbundet med rangerinnstillingsinnretningens adresseinnganger.

For at rangerinnstillingen ikke skal gå tapt i tilfellet av at forsyningsspenningen faller ut, er det gunstig om det er anordnet et fastlager med logikkdel, hvis datainnganger er forbundet med rangerinnstillingsinnretningens datautganger, mens dets datautganger er forbundet med rangerinnstillingsinnretningens datainnganger og dets adresseringsinnganger er forbundet med adresseringsinnretningens utganger, og som etter valg er forsynt med innstillingsinnganger.

Det er gunstig om det som skrive-leselager, som signalerings-skrive-lese-lager og/eller som rangerinnstillingsinnretning er anordnet RAMs (Random Access Memories). Ved disse kan også datainngangene tillike være datautganger, noe som krever en tilsvarende tilpasning av bussene.

Det er også gunstig om skrive-adressetelleren, signalerings-lese-adressetelleren og lese-adressetelleren er utformet som en telleenhet.

For å eliminere innflytelsen av gangtider på første buss er det gunstig om der foran en inngang til annen omkobler er /Innskutt et 4-bit-mellomlager.

En gunstig tredje omkobler fås dersom denne er realisert ved hjelp av en forgrening, et 4-bit-mellomlager etter en gaffelutgang samt en portkobling etter 4-bit-mellomlageret og etter annen utgang på forgreningen.

Likeledes er det gunstig om det som fastlager benyttes et EPROM (Erasable Programmable Read Only Memory) som kan slettes elektrisk (EEPROM) eller med ultrafiolett lys (UV-EPROM).

En fjernbetjening av digitalsignal-kanalfordeleren via en bit som i 2,048-Mbit/s-rammens meldingsord er reservert for nasjonal bruk, er mulig dersom det foran kontrollgrensesnittet er innskutt en OG-port hvis ene inngang er forbundet med den første buss eller en enkeltlinje som fører en bit til fjerninnstilling av rangerinnretningen, og annen inngang er forbundet med taktforsyningen.

For å gjøre det mulig å fastslå feil på bussene og i ranger-innretningene er det på den ene side gunstig om det ved den første buss eller de tilsvarende enkeltlinjer er anordnet en testbitgenerator som tilføyer kodeordene en testbit, og det ved rangerinnretningen inngangs- og/eller utgangssidig er anordnet en analyseinnretning, og det er på den annen side gunstig om der ved en første signaleringsbuss eller tilsvarende enkeltlinjer er anordnet en testbitgenerator som tilføyer de parallelle signaleringskodeord en testbit, og det ved signalerings-skriveleselageret er anordnet en utgangssidig analyseinnretning.

Skal det fordeles 8,448 Mbit/s-multiplekssignaler eller signaler på høyere hierarkitrinn, er det gunstig først ved hjelp av en demultiplekser å oppløse disse i 2,048-Mbit/s-tidsmultiplekssignaler innen de tilføres kanalfordeleren. Sende-sidig blir da multipleksere å etterkoble denne kanalfordelers utganger.

Ved en kanalfordeling av tidsmultiplekssignalet er det gunstig å benytte en rangerinnretning som egner seg for innføyelse av tilleggssignaler som meldingsbiter eller biter for en utvidet synkroniseringsmetode i tidsmultiplekssignalene.

Oppfinnelsen vil i det følgende bli belyst nærmere ved utførelseseksempler. Fig. 1 er et oversikts-blokkskjerna over digitalsignal-kanalfordeleren ifølge oppfinnelsen.

Fig. 2 er et detaljert skjema over en rangerinnretning.

Fig. 3 anskueliggjør organisasjonen av skrive-leselageret. Fig. 4 viser en koblingsinnretning ved inngangen på signalerings-skrive-leselageret. Fig. 5 viser en omkoblingsinnretning ved utgangen på signalerings-skrive-leselageret. Fig. 6 er et blokkskjema som viser kanalfordeleren noe mer detaljert enn fig. 1. Fig. 7 er et skjema over rangerinnretningen på fig. 2 med testbitgenerering og -analyse.

Fig. 8 viser et fastlager med logikkdel.

Fig. 9 viser et kontrollgrensesnitt.

Fig. 1 viser en digitalsignal-kanalfordeler utført i samsvar med oppfinnelsen, med flere innganger og utganger, hvorav tre og tre er inntegnet. Inngangene 1 og 2 tjener til å motta og utgangene 19 og 20 til å avgi 2,048-Mbit/s-tidsmultiplekssignaler. Inngangen 3 tjener til å motta og utgangen 21 til å avgi et 64-kbit/s-enkeltkanalsignal. Enkeltkanalsignalet kan

imidlertid også ha den flerdobbelte bitrate.

Videre inneholder anordningen HDB3/binær-dekodere 4 og 5, et ko- eller kontra-direksjonalt grensesnitt 6, rammetilpasnings-innretninger 7 og 8, en lagrings- og serieparallellomformings-enhet 9, busser 10 og 12, en ranger- eller krysskoblingsinnretning 11, et betjeningsgrensesnitt 22, rammedannelsesinnret-ninger 13 og 14, en parallell-serieomformer 15, binær/HDB3-om-formere 16 og 17, et ko- eller kontra-direksjonalt grensesnitt 18 og en klokkeenhet 23.

For lavfrekvente enkeltkanalsignaler ved inngangen 3 og ved utgangen 21 blir de ko- og kontradireksjonale grensesnitt 6 og 18 å erstatte med henholdsvis kodere og dekodere.

2,048-Mbit/s-tidsmultiplekssignalene blir f.eks. via inngangen 1 og HDB3/binær-omformeren 4 tilført rammetilpasningsinn-retningen 7. I denne skjer det en synkronisering, en serie-parallellomf orming og en rammelagring. Det 64-kbit/s-enkeltkanalsignal som inntreffer via inngangen 3, blir via et ko-eller kontradireksjonalt grensesnitt 6 tilført lagrings- og serieparallell-omformingsenheten 9. Klokkeenheten 23 kaller syklisk de 8-bit-kodeord som er lagret i rammetilpasningsinnretningene 7, 8 osv. og i lagrings- og serieparallell-om-formningsinnretningene 9 osv. Over bussen 10 blir kodeordene ledet inn i rangerinnretningen 11. Svarende til den adressering som innføres via kontrollgrensesnittet 22, blir 8-bit-kodeordene, altså kanalene, kalt i en ny rekkefølge og avgitt til bussen 12. Er kodeordene på bussen 12 riktignok ordnet etter utgangene, men for tidsmultiplekssignaler ennå ikke etter kanalene, behøves rammedannelsesinnretningene 13 og 14. For enkeltkanalsignaler behøver det bare å finnes en parallell-serieomf ormer 15. Opptaket av de respektive kodeord som er bestemt for en utgang, styrer klokkeenheten 23. Før signalene avgis, blir de dessuten også linjekodet i binær/HDB3-omformerne 16 og 17 resp. det ko- eller kontradireksjonale grensesnitt 18.

Fordelingen bevirker f.eks. at kanaler fra tidsmultiplekssignalet ved inngangen 1 opptrer både på utgangene 15 og 19 og på 21. Kanaler fra tidsmultiplekssignalet ved inngangen 2 kommer til utgangene 19 og 20, mens enkeltkanalsignalet ved inngangen 3 blir ledet til utgangen 20.

Digitalsignal-kanalfordeleren består av integrerte komponenter som forekommer i handelen. HDB3/binær-dekoderne 4 og 5 såvel som binær/HDB3-omformerne 16 og 17 dannes av integrerte komponenter CD22103 fra firma RCA eller MJ1471 fra firma Plessey. Rammetilpasningsenheter 7 og 8 er integrerte komponenter PEB2030 fra firma Siemens. Ko- og kontradireksjonale grensesnitt består av integrerte komponenter MB6020 3 fra firma Siemens. Serie-parallellomformeren 9 er en integrert komponent 74LS164 eller 74LS259. Parallellserieomformeren 15 dannes av en integrert komponent 74LS165 eller 74LS151. Rammedannelses-innretninger 13 og 14 er realisert med integrerte komponenter MJ1444 fra firma Plessey, og klokkeenheten 23 fås i det vesentlige av integrerte komponenter 74LS161, 74LS138 og 74LS193. Realiseringen av rangerinnretningen 11 vil bli belyst under henvisning til fig. 2.

Denne fig. 2 viser i detalj en rangerinnretning 11 som tjener til fordeling av 2048-Mbit/s-tidsmultiplekssignaler. Anordningen inneholder et skrive-leselager 24, et signalerings-skrive-leselager 40, en rangerinnretning 28, omkoblere 25, 35, 36, 38 og 42 med styreinnganger 26, 41, 37, 39 og 43, en skrive-adresseteller 27, en eller flere signalerings-skrive-adressetellere 34, en lese-adresseteller 45, en signalerings-lese-adresseteller 44, en signalerings-synkroniserings-enhet, et fastlager 29 med logikkdel 30 og innstillingsinnganger samt en adresseringsinnretning 32.

Via innstillingsinngangene 31 blir rangerbestemmelsene innført i fastlageret 29, hvor de er sikret mot tap av informasjon i tilfellet av utfall av driftsspenning. For den egentlige rangering blir innholdet av fastlageret 29 ved hjelp av adresseringsinnretningen 32 overført til den raskere rangerinnstillingsinnretning 28. Dette skjer periodisk og blir kontrol-

lert ved innskutt kontroll-tilbakelesning.

Ved hjelp av skrive-adressetelleren 27 blir de kodeord som ankommer over bussen 10, lagt inn i skrive-lese-lageret 24 i samsvar med lagerorganisasjonen i henhold til fig. 3. Her er kanalnummerne innført horisontalt og inngangenes nummere vertikalt. For hver inngang blir et 8-bit-kodeord innført parallelt for lagring. På grunnlag av de adresser som kommer til rangerinnstillingsinnretningen 28 fra lese-adressetelleren 45, blir kodeord skiftevis avgitt fra skrive-leselageret 24 til bussen 12. For omkobling fra skrive-adresseteller 27 til lese-adresseteller 45 blir der påtrykt styreinngangen 26 en takt på 2,048 MHz.

Signalerings-kodeord som ankommer i de sekstende kanaler, behøver en særskilt behandling fordi de hvert består av 4-bit-kodeord stammende fra en signaleringsoverramme. Omkobleren 3 6 omkobler enten de første fire eller de andre fire tråder i bussen 10 til datainngangene på signalerings-skrive-leselageret 40. Etter signalerings-synkroniseringen i kompo-nenten 33 bestemmer signalerings-skrive-adressetelleren 34 for de opptredende 4-bit-signalerings-kodeord plassen for innmating i signalerings-skrive-leselageret 40. Utlesningen og fordelingen bevirkes av signalerings-lese-adressetelleren 44 via rangerinnstillingsinnretningen 28. Omkoblingen fra skriving til lesing bevirkes av en 8-kHz-takt ved styreinngangen 41 til omkobleren 35. Utmating skjer via bryteren 3 8 skiftevis til de første og de andre fire tråder i bussen 12. Omkoblerne 36 og 38 blir likeledes ved hjelp av 2,048-MHz-klokkesignaler koblet til styreinngangene 37 og 39. En styrespenning ved inngangen 43 til omkobleren 42 bevirker at inngangene c og b er forbundet med utgangen under hver sin halvdel av en koblingssyklus. Bare for sekstende kanal blir inngangen a forbundet med utgangen.

Rangerinnretningen 11 inneholder integrerte komponenter. Type 2114 fra firma Intel realiserer skrive-leselageret 24, rangerinnstillingsinnretningen 28 og markerings-skrive-lese-lageret 40. Typene 74LS157 og 74LS158 arbeider som omkoblere 25, 35, 36, 38 og 42. Typene 74LS161 og 74LS193 er komponenter av skrive-adressetelleren 27, av adresserings-innretningen 42, av signalerings-skrive-leseadressetelleren 34, av signalerings-lese-adressetelleren 44 og av lese-adressetelleren 45. Fastlageret 29 er realisert med komponent 2764 eller 2716 eller 2817 fra firma Intel. Logikkdelen 30 er vist i detalj på fig. 8.

Signalerings-synkroniseringsenheten 33 er kjent fra Siemens' håndbok "System-Einsatz PCM30F - E&M", bestillingsnr. S42023-A734-A101-01-77, september 1983.

Hvis det ut fra to suksessive 4-bit-signaleringer som er tilordnet en kanal, blir dannet oktett-signaleringer, blir der dannet to suksessive signaleringsrammer. Den signaleringsramme som bærer de høyverdige 4-bit-signaleringer, er markert i signaleringsrammen ved et logisk null i femte bit av første kodeord. De ankommende signaleringsrammer er vanligvis ikke synkrone. For eksempel blir der i signaleringsrammen for 2,048-Mbit/s-signalet ved inngangen 1 på fig. 1 mottatt liketallige første oktetthalvdeler, i 2,048-Mbit/s-signalet ved inngangen 2 derimot mottatt liketallige andre oktetthalvdeler for innføring i signalerings-skrive-leselageret 40 på fig. 2. Ved utlesningen fra dette lager står det dermed på dette tidspunkt av første 2,048-Mbit/s-signal bare første og av annet 2,048-Mbit/s-signal bare andre oktetthalvdeler til rådighet. Femte bit i signaleringsrammen som skal sendes, fastlegger imidlertid for alle tredve signaleringskanaler i fellesskap om de er første eller andre oktetthalvdeler. Signalerings-skrive-leselageret 40 må derfor fordobles til en lagerhalvdel for alle første og til en annen for alle andre oktetthalvdeler, så det for hvert mottatt 2,048-Mbit/s-signal på ethvert tidspunkt står til rådighet de respektive sist mottatte første og andre oktetthalvdeler.

Fig. 4 viser en koblingsinnretning som gir en bedre omkobling av omkobleren 36. Denne inneholder i de første fire tråder et mellomlager 46 som lagrer overføringen en tahtperlode. Derved blir innflytelsen av gangtider på bussen 10 eliminert. Fig. 5 viser en omkoblingsinnretning som realiserer omkobleren 38. Denne inneholder en forgrening 47, et mellomlager 48 for 4 bit for en taktperiode samt en portkobling 49. Fig. 6 viser digitalsignal-kanalfordeleren på fig. 1 med to nærmere utformninger.

Den første av disse gjelder en fjerninnstilling via en OG-port 50. 2,048-Mbit/s-signalene ved inngangene 1 og 2 inneholder i sin rammes meldingsord biter som er reservert for nasjonalt bruk, og hvorav en tjener til fjerninnstilling. Denne bit blir på det av klokkeenheten 23 bestemte tidspunkt uttatt fra bussen 10 via OG-porten og tilført kontrollgrensesnittet 22 som bevirker rangeringen i rangerinnretningen 11. For innstilling via et grensesnitt ifølge CCITT V.24 er det mulig å koble om til inngangen 51.

Den annen nærmere utformning gjelder testbitgeneratorer 52, 52' og analysekretser 53, 54. Testbitgeneratoren 52, 52' mottar parallelle 8-bit-kodeord, analyserer dem og tilføyer dem en niende bit som testbit, så den utgående buss må være 9 bit bred. Analysekretsene 53 og 54 kontrollerer ved hjelp av testbitene 8-bit-kodeordene på feilfrihet ved inngangen og utgangen på rangerinnretningen.

Testbitgeneratoren 52' er i tilfellet av tale og data inneholdt i rammetilpasningsinnretningene 7 og 8. For et 64-kbit/s-signal må en testbitgenerator 52 tilkobles bussen 10 ved utgangen fra lageret 9.

Fig. 7 viser rangerinnretningen 11 på fig. 2 med en testbitgenerator 56 og analyseinnretning 57. Testingen skjer på samme måte som på fig. 6. Testbitgeneratoren 56 og analyseinnret-ningen 57 er anordnet henholdsvis ved inngangen og utgangen på signalerings-skrive-leselageret 40. Testbitgeneratoren er

realisert med en integrert standardkobling 74LS280.

Fig. 8 viser detaljert fastlageret 29 med logikkdelen 30 ifølge fig. 2. Logikkdelen 30 inneholder en komparator 5 8 med feilmeldingsutgang 59 og en bussdriver 60. Komparatoren 60 er realisert med to integrerte komponenter CD4585 fra firma RCA og bussdriveren 62 i form av komponent 74LS240.

Som det allerede ble forklart under henvisning til fig. 2, blir innholdet av fastlageret 29 med sikte på rangering eller krysskobling overført til den raskere rangerinnstillingsinnretning 28 ved hjelp av adresseringsinnretningen 32. Komparatoren 58 kontrollerer denne operasjon ved kontroll-tilbake-lesing.

Fig. 9 viser et kontrollgrensesnitt 22 med I/O (=Input/Out-put)-porter 61 og 62, en mikroprosessor 63 (8085 fra Intel), et programlager 64 (2764 fra Intel), et arbeidslager 65 (6264 fra Hitachi) og et fastlager 66 (2817 fra Intel).

Claims (12)

1. Krysskoblingsinnretning (11) for en digitalsignal-kanalfordeler til fordeling av 64 kilobit/s enkeltsignaler og/eller 2048 kilobit/s tidsmultiplekssignaler med samme rammeoppbygging og 32 8-bitkanaler hvorav den sekstende er en signaleringskanal, med en første buss (10) eller første enkeltlinjer for tilslutning til innretninger på inngangssiden av digitalsignal-kanalf ordeleren, med en annen buss (12) eller andre

enkeltlinjer for tilslutning ;. il innretninger på utgangas iden av digitalsignal-kanalfordeleren, med et skrive-leselager (24) hvis datainnganger er forbundet med den første buss (10) og datautganger med den annen buss (12) og med et signalerings-skrive-leselager (40),karakterisert ved at det er anordnet en første omkobler hvis første inngang er forbundet med en skrive-adresseteller (27), andre innganger over en kryss-koblingsinnstillingsinnretning (28) med en lese-adresseteller (45) og utganger med adresseinngangene på skrive-leselageret (24), at det er anordnet en annen omkobler (36) hvis første innganger er forbundet med første fire tråder i den første buss (10), andre innganger med andre fire tråder i den første buss (10) og utganger med datainngangene på signalerings-3krive-leselageret (40), at det er anordnet en tredje omkobler (38), hvis innganger er forbundet med datainngangene på signalerings-skrive-leselageret (40), første utganger er med første fire tråder i den annen buss (12) og andre utganger med andre fire tråder i den annen buss (12), og at det er anordnet en fjerde omkobler (35) hvis første innganger er forbundet via en signalerings-synkroniseringsinnretning (33) og via en signalerings-adresseteller (34) med den første buss (10), andre innganger over krysskoblingsinnstillingsinnretningen (28) med en signalerings-lese-adresseteller (44) og utganger med adresseinngangene på signaleringsskrive-leselageret (40).

2. Krysskoblingsinnretning i henhold til krav 1, karakterisert ved at signalerings-skrive-leselageret (40) er anordnet for en i en dobbeltsignalerings-overramme overført, av to 4-bits ord bestående 8-bit-signalering, at signalerings-synkroniseringsinnretningen (33) er anordnet for denne dobbelte signaleringsoverramme, og at signalerings-skrive-adressetelleren(34) er anordnet for innmating av 8-bit-signaleringen i signalerings-skrive-lese-lageret (40).

3. Krysskoblingsinnretning i henhold til krav 1,karakterisert ved at signalerings-skrive-leselageret (40) er anordnet for et i en signaleringsoverrcJiur.e overført 4-bit-signalering, at signalering-synkroniseringsinnretningen (33) er anordnet for denne signaleringsoverramme, og at signalerings-skrive-adressetelleren (34) er anordnet for, innmating av 4-bit-signaleringen i signalerings-skrive-lese-lageret (40).

4. Krysskoblingsinnretning i henhold til krav 1, karakterisert ved at det er anordnet en femte omkobler (42), hvis første innganger er forbundet med utgangene på lese-adressetelleren (45), andre innganger med signalerings-lese-adressetelleren (44), tredje innganger med en adresseringsinnretning (32) og utganger med adresseringsinn-gangene på krysskoblingsinnstillingsinnretningen (28).

5. Krysskoblingsinnretning i henhold til et av de foregående krav, karakterisert ved at det er anordnet et fastlager (29) med logikkdel (30), hvis datainnganger er forbundet med datautgangene på krysskoblingsinnstillingsinnretningen (28), datautganger med datainngangene på krysskoblingsinnstillingsinnretningen (28) og adresseringsinnganger med utgangene på adresseringsinnretningen (32), og som etter valg er forsynt med innstillingsinnganger (31).

6. Krysskoblingsinnretning i henhold til krav 1, karakterisert ved at skrive-adressetelleren (27), signalerings-lese-adressetelleren (44) og lese-adressetelleren (45) danner en telleenhet.

7. Krysskoblingsinnretning i henhold til krav 1, karakterisert ved at et 4-bit mellomlager (46) er koblet i serie med en inngang på den annen omkobler (36) .

8. Krysskoblingsinnretning i henhold til krav 1, karakterisert ved at det som tredje omkobler (38) er anordnet en forgrening (47), et 4-bit-mellomlager (48) etter en gaffelutgang og en portkrets (49) etter 4-bit- mellomlageret (48) og etter den annen utgang på forgreningen (47).

9. Krysskoblingsinnretning i henhold til krav 1, karakterisert ved at det foran et kontrollgrensesnitt (22) er koblet en OG-port (50), hvis første inngang er forbundet med den første buss (10) eller en enkeltlinje, som fører en bit til fjerninnstilling av krysskoblingsinnretningen (11), og andre inngang med taktforsyningen.

10. Krysskoblingsinnretning i henhold til krav 1, karakterisert ved at den første buss (10) eller de tilsvarende enkeltlinjer er forsynt med en testbitgenerator som føyer en testbit til de parallelle kodeord, og at en analyseinnretning (53,54) er anordnet på inngangen og/eller utgangen på krysskoblingsinnretningen (11) .

11. Krysskoblingsinnretning i henhold til krav 1, karakterisert ved at det på en første signaleringsbuss (55) eller tilsvarende enkeltlinjer er anordnet en testbitgenerator (56) som føyer en testbit til de parallelle signalerings-kodeord, og at det er anordnet en analyseinnretning (57) på utgangen på signalerings-skrive-lese-lageret (40).

12. Krysskoblingsinnretning i henhold til krav 1, karakterisert ved at krysskoblingsinnretningen (11) er anordnet for innføring av tilleggssignaler som meldingsbiter eller biter for en utvidet synkroniserings-prosess i tidsmultiplekssignalene.