NO137917B

NO137917B - HOUSE FOR A ROOF FITTING FITTED WITH FLUID LAMPS

Info

Publication number: NO137917B
Application number: NO1781/73A
Authority: NO
Inventors: Edison A Price
Original assignee: Erco Leuchten
Priority date: 1972-05-09
Filing date: 1973-04-30
Publication date: 1978-02-06
Also published as: FR2183740A1; NO137917C; SE380937B; GB1399573A; ES414532A1; DE2222623B2; FR2183740B3; DE2222623A1; DE2222623C3; AT324499B; IT987371B

Abstract

Hus for en med lysstoffrørlamper forsynt takarmatur.Housing for a ceiling luminaire equipped with fluorescent tube lamps.

Description

Anordning ved datatransmisjonsanlegg for å oppdage og korrigere eventuelle Device at data transmission facilities to detect and correct any

feil ved overføringen av data. errors in the transfer of data.

Foreliggende oppfinnelse angår en an- The present invention relates to an

ordning ved datatransmisjonsanlegg for å oppdage og korrigere eventuelle feil ved overføring av data, i hvilket data overføres i blokker med datasifre og hver blokk led- arrangement at data transmission facilities to detect and correct any errors in the transmission of data, in which data is transmitted in blocks of data digits and each block led-

sages av en ekstra gruppe overskudds- sawed by an additional group of surplus

eller kontrollsifre hvis funksjon er å angi beskaffenheten og posisjonen av eventuelle feil ved overføringen, hvilket muliggjør korrigering av feilen i en egnet dekoder. or check digits whose function is to indicate the nature and position of any errors in the transmission, enabling correction of the error in a suitable decoder.

Det er ønskelig ved overføring av data It is desirable when transferring data

å anvende allerede bestående kommunika-sjonssystemer, f. eks. telefonlinjer, som imidlertid for en stor del, har den ulempe at de inneholder støy og derfor innfører feil i de overførte data. En måte å løse dette problem på er å overføre datasifre i blokker og la hver blokk etterfølges av et antall kontrollsifre. to use already existing communication systems, e.g. telephone lines, which for the most part, however, have the disadvantage that they contain noise and therefore introduce errors into the transmitted data. One way to solve this problem is to transmit data digits in blocks and let each block be followed by a number of check digits.

Vanligvis dannes kontrollsifre i form Usually, check digits are formed in the form

av paritetskontroll for visse forutbestemte sifre i den blokk som skal overføres. Hvis antall sifre i en blokk er n og antall data- of parity checking for certain predetermined digits in the block to be transferred. If the number of digits in a block is n and the number of data

sifre er n—k, dannes således k kontroll- digits are n—k, thus k control-

sifre i form av paritetskontroll for utvalgte sifre av samtlige n sifre. Problemet er da å digits in the form of a parity check for selected digits of all n digits. The problem then is to

velge en kode som lar seg representere av enkle kretser. En kodekiasse som r den se- choose a code that can be represented by simple circuits. A code box that is the se-

nere tid har vakt stor interesse er de så- recently attracted great interest, are they so-

kalte sykliske koder som kan representeres ved hjelp av tilbakekoplede skiftregistre og som har særskilt gode egenskaper med hensyn til korrigering av en meget vanlig type feil, nemlig feil i et antall inntil hverandre beliggende delposisjoner. Det called cyclic codes which can be represented by means of feedback shift registers and which have particularly good properties with regard to the correction of a very common type of error, namely errors in a number of adjacent sub-positions. The

kan i denne forbindelse henvises til en artikkel av C. M. Melas: «A new group of codes for correction of dependant errors in data transmission» IBM Journal of Res. in this connection, reference can be made to an article by C. M. Melas: "A new group of codes for correction of dependent errors in data transmission" IBM Journal of Res.

and Dev. volum 4 side 58—65, for januar 1960, hvor praktiske utførelsesformer for feildetekterings- og feiilkorreksjonssyste- and Dev. volume 4 pages 58-65, for January 1960, where practical embodiments of error detection and error correction systems

mer er vist. En artikkel av B. Elspas: «The theory of Autonomous Linear Sequential Networks» IRE Trans, on Circuit Theory, more is shown. An article by B. Elspas: "The theory of Autonomous Linear Sequential Networks" IRE Trans, on Circuit Theory,

voi. 6 for mars 1959 gir en rent matematisk behandling av tilbakekoplede skifteregiste- wow 6 for March 1959 provides a purely mathematical treatment of linked probate registers

res egenskaper. res properties.

Man har hittil støtt på vanskeligheter Difficulties have so far been encountered

når det gjelder å utvikle tilstrekkelig enkle kretser for koding og dekoding etter den nevnte kodekiasse. when it comes to developing sufficiently simple circuits for coding and decoding according to the aforementioned code box.

En hensikt med foreliggende oppfin- One purpose of the present invention

nelse er derfor å tilveiebringe et forbedret feilkorrigerinigssystem som arbeider i overensstemmelse med en syklisk kode. The object is therefore to provide an improved error correction system which operates in accordance with a cyclic code.

En. syklisk kode kan fullstendig be- One. cyclic code can completely be-

skrives ved hjelp av en karakteristisk lig- is written using a characteristic equation

ning av formen ning of the form

hvor T er en k x k matriks og n er det totale antall sifre i en sammensatt blokk på n — k datasifre hvor k er kontrollsifre, where T is a k x k matrix and n is the total number of digits in a composite block of n — k data digits where k are control digits,

idet Tn = 1. Denne ligning representerer k lineære ligninger. where Tn = 1. This equation represents k linear equations.

I henhold til oppfinnelsen tilveiebrin- According to the invention provide

ges et feilkorrigeringssystem som omfat- is given an error correction system which includes

ter en koder for frembringelse av kontroll- ter a coder for generating control-

sifre og en dekoder som er innrettet til å digits and a decoder adapted to

utføre feilkontroll og feilkorrigering ved hjelp av de nevnte kontrollsifre. Koderen omfatter et skifteregister med k trinn perform error checking and error correction using the aforementioned check digits. The encoder comprises a shift register with k steps

(k — l, k_2 o), (k — l, k_2 o),

som er innrettet til å skifte synkront med innmatnlng av informasjonssifre til koderen, idet skifteregisterets trinn er koplet til en adderers inngang på sådan måte at denne frembringer summen av hvert og ett av trinnenes innehold multiplisert med den koeffisient C som har samme indeks som trinnets betegnelse. Under registerets første n— k skifting mates også n — k datasifre til addereren og under de neste k skiftinger avgis de i registeret inne-holdte kontrollsifre til koderens utgang. which is arranged to shift synchronously with the input of information digits to the encoder, as the shift register's stage is connected to an adder's input in such a way that this produces the sum of each and every stage's content multiplied by the coefficient C which has the same index as the stage's designation. During the register's first n — k shifts, n — k data digits are also fed to the adder and during the next k shifts, the control digits contained in the register are output to the encoder's output.

Dekoderen omfatter et lignende arrangement som koderen, idet dekoderens adderer er innrettet til å motta samtlige n data — og kontrollsifre. Samtidig med at de mottatte sifre mates til addereren mates de også til en forsinkelBesanOrdning hvor de forsinkes i n skifteperioder. Etter at de n sifre som inneholdes i blokker er mottatt mates de fra forsinkelsesanordnin-gen til en utgangsanordning, samtidig som skifteregisterets innehold sirkulerer i skifteregister — adderingsanordningen, En feildietekteringsanordninig er koplet til skifteregisteret og er innrettet til å detektere forskjellige feilmønstere og å avgi feilindlkerende signaler til utgangsanord-ningen og til addereren, når et feilindikerende mønster er detektert. The decoder comprises a similar arrangement to the encoder, in that the decoder's adder is arranged to receive all n data — and check digits. At the same time as the received digits are fed to the adder, they are also fed to a delayBesanArrangement where they are delayed for n shift periods. After the n digits contained in blocks have been received, they are fed from the delay device to an output device, while the contents of the shift register circulate in the shift register — the adding device. An error detection device is connected to the shift register and is designed to detect various error patterns and to emit error-indicating signals to the output device and to the adder, when an error-indicating pattern is detected.

Den enkleste utførelsesform av den beskrevne anordning forekommer når informasjonen er uttrykt i binært system. I dette tilfelle kan data- og kontrollsifrene samt C-koeffesientene bare anta to forskjellige verdier nemlig 0 og 1. Hvert registertrinn kan da innta to forskjellige tilstander og addereren er innrettet til å danne modul 2 summen av innholdet i hvert og ett av de registertrinn for hvilke den motsvarende C-koeffesient antar verdien 1. The simplest embodiment of the device described occurs when the information is expressed in a binary system. In this case, the data and control digits as well as the C coefficients can only assume two different values, namely 0 and 1. Each register stage can then take two different states and the adder is arranged to form the modulo 2 sum of the contents of each and every one of the register stages for which the corresponding C-coefficient assumes the value 1.

Ifølge det generelle prinsipp for foreliggende oppfinnelse kan den beskrevne anordning imidlertid også anvendes når informasjoner er uttrykt i andre tallsystem enn det binære. Data- og kontrollsifre og således også -koeffesientene kan i det generelle tilfelle anta verdien pq, hvor p er et primtall, og de nevnte sifre og koeffesi-enter er elementer i Galois-feltet GF (p<q>). Med hensyn til teorien for Galois-feltet henvises til Birckhoff and MacLane: «A Survey of Modem Algebra», The Macmil-lan Co., New York, N. Y., 1953. Anordnin-gens prinsipielle oppbygning er den samme som i utførelsen for binært system, men hvert registertrinn må nå inneholde q posisjoner (parallelloverføring), idet hver posisjon skal kunne innta p forskjellige tilstander. Når det gjelder det binære system er p = 2 og q = 1. Multiplikasjon og adhesjon må i det generelle tilfelle ut-føres i overensstemmelse med de regler som gjelder for Galois-feltet GF (p<q>). However, according to the general principle of the present invention, the described device can also be used when information is expressed in a number system other than binary. Data and control digits and thus also the coefficients can in the general case assume the value pq, where p is a prime number, and the mentioned digits and coefficients are elements of the Galois field GF (p<q>). With regard to the theory of the Galois field, reference is made to Birckhoff and MacLane: "A Survey of Modem Algebra", The Macmillan Co., New York, N.Y., 1953. The principle structure of the device is the same as in the implementation for the binary system , but each register stage must now contain q positions (parallel transfer), since each position must be able to occupy p different states. In the case of the binary system, p = 2 and q = 1. Multiplication and adhesion must in the general case be carried out in accordance with the rules that apply to the Galois field GF (p<q>).

For å detektere feil som opptrer i bun-ter av en lengde på x sifre, kan adderings-anordnimgen anordnes i tre deler. En første del er arrangert til å motta inngangene fra trinnene k—1 til x for nevnte forskyvningsregister, en annen del er arrangert til å motta inngangene fra trinnene x—1 til 0 og en tredje del er arrangert til å summere innholdene av den første og den annen del, idet nevnte feilmønsterdetektor omfatter en ELLER krets forbundet slik at den forbereder innholdene av trinnene k—1 til x i nevnte forskyvninigsregister, og en OG krets forbundet slik at den mottar utgangen av nevnte ELLER krets og utgangen av nevnte annen del av adderings-anordndngen. In order to detect errors that occur in bundles of a length of x digits, the adding device can be arranged in three parts. A first part is arranged to receive the inputs from steps k-1 to x for said shift register, a second part is arranged to receive the inputs from steps x-1 to 0 and a third part is arranged to sum the contents of the first and the second part, in that said fault pattern detector comprises an OR circuit connected so that it prepares the contents of steps k-1 to x in said shift register, and an AND circuit connected so that it receives the output of said OR circuit and the output of said second part of the adder the device.

For at oppfinnelsen lett kam forstås vil det nå bli beskrevet forskjellige ut-førelser av den for å representere forskjellige koder og med henvisning til vedlig-ger.de tegninger. In order for the invention to be easily understood, different embodiments of it will now be described to represent different codes and with reference to the attached drawings.

Fig. 1 viser en form for en koder som omfatter oppfinnelsen. Fig. 2 viser en alternativ del av en dekoder som danner et feilmiønster, fig. 5, 6 og 8 viser dekodere som anvender de prinsipper som er beskrevet under henvisning til fig. 4, og fig. 7 viser feilmønstre som opptrer under arbeidet med dekoderen på fig. 6. Fig. 9 viser en dekoder for behandling av feil som opptrer 1 grupper. Fig. 10 og 11 viser ytterligere Fig. 1 shows a form of a coder that includes the invention. Fig. 2 shows an alternative part of a decoder which forms an error pattern, fig. 5, 6 and 8 show decoders using the principles described with reference to fig. 4, and fig. 7 shows error patterns that occur during work with the decoder of fig. 6. Fig. 9 shows a decoder for processing errors that occur in 1 groups. Fig. 10 and 11 show further

former for kodere som omfatter oppfinnelsen, fig. 12 til 14 viser strømkretser for behandling av informasjon som er uttrykt i andre koder enn den binære. forms of encoders comprising the invention, fig. 12 to 14 show circuits for processing information expressed in codes other than binary.

Det antas at en diskusjon av tilbakekoplede forskyvningsregistere vil være av betydning for forståelsen av oppfinnelsen, da det er av egenskapene ved disse forskyvningsregistre at funksjonen av de utførel-sesformer som skal beskrives, avhenger. I den innledende diskusjon antas for en-kelhets skyld at informasjonen er uttrykt i det binære tallsystem'. It is assumed that a discussion of feedback shift registers will be of importance to the understanding of the invention, as it is on the properties of these shift registers that the function of the embodiments to be described depends. In the introductory discussion it is assumed for the sake of simplicity that the information is expressed in the binary number system.

Tilbakekoplings-forskyvningsregistre hvis logikk bare omfatter modul to adder-higsanordniniger beskrives hensiktsmessig i form av matrikser. Hvis innholdene av et forskyvningsregister er representert av enl k x 1 vektor x, er det hensiktsmessig å betegne innholdene etter en forskyvning med Feedback shift registers whose logic only includes module two adder Higs devices are conveniently described in the form of matrices. If the contents of a shift register are represented by an l k x 1 vector x, it is convenient to denote the contents after a shift by

Tx (1) Tx (1)

hvor T er en k x k matriks hvor alle elementer er 0 eler 1. where T is a k x k matrix where all elements are 0 or 1.

Hvordan et slikt forskyvningsregister opptrer bestemmes av den karakteristiske ligning av graden k som T tilfredsstiller How such a shift register behaves is determined by the characteristic equation of degree k that T satisfies

Ved et hensiktsmessig valg av F(T) er det mulig å få de suksessive innhold av registeret til å anta 2<k>—1 forskjellige verdier. By an appropriate choice of F(T), it is possible to make the successive contents of the register assume 2<k>—1 different values.

En slik karakteristisk ligning vil her bli betegnet med Such a characteristic equation will be denoted here by

Koder for å korrigere blokker med feil kan konstrueres med ledd av disse matrikser T. Codes for correcting blocks with errors can be constructed with elements of these matrices T.

I hver klasse med koder som skal betraktes, sendes data i blokker på n sifre. I hver blokk er det ni—k informasjonssifre og k kontrollsifre, og når hver blokk mottas, utføres feilkorreksjon. In each class of codes to be considered, data is sent in blocks of n digits. In each block there are ni—k information digits and k control digits, and when each block is received, error correction is performed.

Hvis sifrene i blokken er at aH, kan klassene betraktes som definert ved ligningen: If the digits in the block are at aH, the classes can be considered as defined by the equation:

hvor T er en matriks slik som den som nettopp er beskrevet, og n er slik at Tn = 1. where T is a matrix such as the one just described, and n is such that Tn = 1.

Disse k lineære ligninger definerer k av a'ene i ledd av andre n—k, og disse antas å være kontrollsifrene. These k linear equations define k of the a's in terms of other n—k, and these are assumed to be the check digits.

De feil som slike koder vil korrigere, og verdiene av n for gitt k, bestemmes alle av den karakteristiske ligning som T tilfredsstiller, og avhenger ikke av noe annet. The errors that such codes will correct, and the values of n for given k, are all determined by the characteristic equation that T satisfies, and do not depend on anything else.

Hvis man i ligningen (4) erstatter T med T-i, blir denne: If in equation (4) one replaces T with T-i, this becomes:

Da bare a'enes nummer er ulike i de to ligninger, ser man at koder som: er definert ved hjelp av T-i, har samme egenskaper som de koder som er definert ved hjelp av T. As only the numbers of the a's are different in the two equations, one sees that codes which: are defined using T-i, have the same properties as the codes which are defined using T.

Eksempler på koder beskrevet ved hjelp Examples of codes described with help

av karakteristiske ligninger. of characteristic equations.

(i) Hvis T velges slik at den tilfredsstiller ligningen (i) If T is chosen to satisfy Eq

da er det klart at de koder som er definert av (4) er slik at enkel-feilkorreksjon er mulig og n = 2k—1 (ii) Hvis man til de k ligninger som definerer kodene (i), adderer en helt paritær kontrolligning, kan man se at dobbelt nabofeilkorreksjon også er mulig. Dette fører til en T som tilfredsstiller ligningen (lii) Kodene (ii) kan i sin tur utvides ved å bruke en T som tilfredsstiller ligningen hvor kj og kg er slik at 2<k>2—i er en faktor for 2^]—l. Man finner da at n = 2ki. Dette sett med koder kan korrigere grupper med feil av forskjellige former, (iv) En ytterligere gruppe med koder er basert på ligningen then it is clear that the codes defined by (4) are such that single-error correction is possible and n = 2k—1 (ii) If one adds to the k equations that define the codes (i) a completely even control equation, it can be seen that double neighbor error correction is also possible. This leads to a T that satisfies the equation (lii) The codes (ii) can in turn be expanded by using a T that satisfies the equation where kj and kg are such that 2<k>2—i is a factor of 2^]— l. One then finds that n = 2ki. This set of codes can correct groups of errors of different forms, (iv) A further group of codes is based on the equation

hvor kj velges for å være primtall til 2k2— where kj is chosen to be prime to 2k2—

1). Denne kode er også god for korrigering 1). This code is also good for debugging

av grupper med feil, og det kan gis regler for de grupper som den vil korrigere. of groups with errors, and rules can be given for the groups that it wants to correct.

Eksempel. Example.

Når kt = 5, kan feil av formen 1, 11, When kt = 5, errors of the form 1, 11,

101, 111, 1011, lill bli korrigert. 101, 111, 1011, lill be corrected.

Man ser derfor at mange brukbare koder spesifiseres i ledd fra de for deres matriks karakteristiske ligninger og som bemerket, bestemmer disse ligninger fullstendig deres egenskaper. Sett på mange tilsynelatende forskjellige koder som alle har de samme egenskaper, kan således konstrueres ved å bruke forskjellige matrikser T så lenge de alle tilfredsstiller den samme karakteristiske ligning. Noen av disse koder er blitt beskrevet av fagfolk tidligere, men deres representasjon ved strømkretser har ført til kompliserte strømkretser. One therefore sees that many usable codes are specified in terms of the characteristic equations for their matrix and, as noted, these equations completely determine their properties. Given many apparently different codes that all have the same characteristics, can thus be constructed by using different matrices T as long as they all satisfy the same characteristic equation. Some of these codes have been described by those skilled in the art in the past, but their circuit representation has led to complicated circuits.

Den generelle karakteristiske ligning har formen The general characteristic equation has the form

hvor Cene er 0 eller 1. En hensiktsmessig matriks som tilfredsstilileir denne ligning er den sammensatte matriks Hvis T erstattes av T-i får man som, som ovenfor nevnt, definerer en kode med samme egenskaper som T, og den karakteristiske ligning (9) blir da: where Cene is 0 or 1. A suitable matrix that satisfies this equation is the composite matrix If T is replaced by T-i, one obtains which, as mentioned above, defines a code with the same properties as T, and the characteristic equation (9) then becomes:

Ved sammenligning av ligningene (9), (9a), (10) og (10a) ser man at koplingene i et skiftregister for multiplisering av registerets innhold med T eller T-i, i begge tilfelle bestemmes av koeffisientene i en karakteristisk ligning av formen (9) tatt i følgende orden: Vektoren x i ligning (4) kan velges vilkårlig forutsatt at den er slik at When comparing the equations (9), (9a), (10) and (10a) one sees that the connections in a shift register for multiplying the register's contents by T or T-i are in both cases determined by the coefficients in a characteristic equation of the form (9 ) taken in the following order: The vector x in equation (4) can be chosen arbitrarily provided that it is such that

for et hvilket som helst polynom F av en grad mindre enn k. Dette kan man sikre for any polynomial F of degree less than k. This can be ensured

seg ved å ta himself by taking

hvilket lett kan bevises. which can be easily proved.

Vi betrakter koden for n = 7 basert We consider the code for n = 7 based

på ligningen on the equation

Denne kode korrigerer enkeltfeil og dobbelte nabofeil. En av de mulige over-førte former for den fåes ved å bruke Ten for ligning (10). Kodingsligningene blir da fra (4) Når C-koeffisientene er gitt, slik som de er når den karakteristiske ligning er kjent, er T matriksen x er vektoren j Paritetisligningene er da: This code corrects single errors and double neighbor errors. One of the possible transferred forms for it is obtained by using Ten for equation (10). The coding equations then become from (4) When the C coefficients are given, as they are when the characteristic equation is known, T is the matrix x is the vector j The parity equations are then:

hvor b'ene har verdiene 0 eller 1. where the b's have the values 0 or 1.

Sifrene <a>n.k+1 .... an velges som kontrollsifre, mens sifrene a,.... an k velges å være informasjonssifrene, Sifrene sendes i serie, idet man begynner med a, v The digits <a>n.k+1 .... an are chosen as control digits, while the digits a,.... an k are chosen to be the information digits, The digits are sent in series, starting with a, v

En kodingsanordning som omfatter oppfinnelsen og som oppfyller betingel-sene 5, er vist på fig. 1. Et alternativt arrangement er vist på fig. 2. A coding device which includes the invention and which fulfills the conditions 5 is shown in fig. 1. An alternative arrangement is shown in fig. 2.

En dekoder som omfatter oppfinnelsen A decoder comprising the invention

er vist på fig. 3. Det er klart at skjønt dekoderen som er vist, har et kontrollarran-gement som koderen på fig. 1, er det mulig med en alternativ utførelse med et kon-trollarrangement lik det på fig. 2. is shown in fig. 3. It is clear that although the decoder shown has a control arrangement like the encoder of fig. 1, an alternative design with a control arrangement similar to that in fig. 2.

Vi viser nå til fig. 1. Der er det vist en We now refer to fig. 1. There is shown one

koder som passer for representasjon av en hvilken som helst av de koder som ovenfor er utviklet generelt. Koderen omfatter et mangetrinns forskyvningsregister 1 anordnet for å motta den informasjon som skal sendes gjennom en port 2. Det antas at et serietog eller en blokk med informasjon n—k sifre lanig skal sendes, og at k kontrollsifre skal utvikles. Porten 2 er anordnet slik at den åpner i den tid da blokken codes suitable for the representation of any of the codes above developed in general. The encoder comprises a multi-stage shift register 1 arranged to receive the information to be sent through a gate 2. It is assumed that a serial train or a block of information n—k digits long is to be sent, and that k control digits are to be developed. Gate 2 is arranged so that it opens at the time when the block

blir tilført koderen, dvs. mellom tidene t = 1 og t = n—k og er lukket til alle andre tider. En modul to adderingsanordning 3 er anordnet til å motta innganger fra valgte trinn i forskyvningsregisteret og å mate en modul 2 sum av inngangene tilbake til forskyvningsregisteret gjennom en port 4 som er åpen fra tiden n—til tiden n. Slik som vist i diagrammet, blli hvert trinn i forskyvningsregisteret koplet dl en inngang- for modul to adderingsanordnlngen gjennom en kopling som er angitt ved en sirkel som har en referanse bn k.... b,. Disse sirkler skal1 forstås som en forbindelse hvis den tilsvarende b koeffisient som er utledet ovenfor, er én og er åpen krets hvis b koeffisienten er null. is supplied to the encoder, i.e. between times t = 1 and t = n—k and is closed at all other times. A module two adder 3 is arranged to receive inputs from selected stages of the shift register and to feed a module 2 sum of the inputs back to the shift register through a gate 4 which is open from time n—to time n. As shown in the diagram, bl each stage of the shift register coupled dl to an input for the module two adder through a coupling indicated by a circle having a reference bn k.... b,. These circles are to be understood as a connection if the corresponding b coefficient derived above is one and open circuit if the b coefficient is zero.

Under arbeidet strømmer data inn : forskyvningsiregisteret ved tider 1.... n—k During the work, data flows in: the displacement register at times 1.... n—k

mens kontrollsifre mates suksessivt til registerets inngang ved tider n—k+1....n. Den konfigurasjon som er vist, er den som opptrer ved tiden n—k+1 når det første kontrollsiffer blir beregnet, og den vil oppta det rom som er vist opptatt ved an k, når registeret er forskjøvet. Ved utgangen av forskyvningsregisteret viser det seg et tog med datasifre umiddelbart etter-fulgt av et tog med kontrollsifre utviklet i overensstemmelse med de regler som er angitt ovenfor. while check digits are successively fed to the register's input at times n—k+1....n. The configuration shown is that which occurs at time n—k+1 when the first check digit is calculated, and it will occupy the space shown occupied by an k when the register is shifted. At the output of the shift register, a train of data digits appears immediately followed by a train of check digits developed in accordance with the rules stated above.

Den alternative koder som er vist på fig. 2, er likedan i prinsipp som den som er vist på fig. 1, men den kan vise seg økonomisk med hensyn på materiell, når det skal sendes langdatablokker. Denne ut-førelse omfatter også et forskyvningsregister 5 som har en tilbakekoplingsforbindelse gjennom en modul to adderingsanordning 6, idet inngangene for modul to adderingsanordningen er forbundet med valgte trinn i forskyvningsregisteret ved hjelp av koplinger som påny er antydet med sirkler, som denne gang betegner en forbindelse eller en åpen krets alt etter som den tilsvarende C koeffisient, som utregnet ovenfor, er henholdsvis én eller null. The alternative code shown in fig. 2, is similar in principle to that shown in fig. 1, but it can prove economical in terms of material, when long data blocks are to be sent. This embodiment also includes a shift register 5 which has a feedback connection through a module two addition device 6, the inputs for the module two addition device being connected to selected steps in the shift register by means of connections which are again indicated by circles, which this time denote a connection or an open circuit depending on whether the corresponding C coefficient, as calculated above, is one or zero, respectively.

Forskyvningsregisteret 5 har et antall trinn Mk antallet kontrollsifre som skal utregnes, og innstillingene av de forskjellige trinn i registeret brukes for å port-styre kontrollsifrene til linjen på følgende måte. Trinnene i forskyvningsregisteret 5 opptar til suksessive tider innstillingene X, Tx....Tn-ix, idet det begynnes som vist med X = (1000 0). Disse innstillin-ger brukes for å styre informasjonen inn i en serie med flip-flopkretser 7, hvor kontrollsifrene dannes. På hensiktsmessige tider avleses kontrollsifrene til linjen gjennom em serie med porter 8. The shift register 5 has a number of steps Mk the number of check digits to be calculated, and the settings of the various steps in the register are used to gate control the check digits to the line in the following way. The steps in the shift register 5 occupy at successive times the settings X, Tx....Tn-ix, beginning as shown with X = (1000 0). These settings are used to control the information into a series of flip-flop circuits 7, where the control digits are formed. At appropriate times, the control digits of the line are read through em series of ports 8.

Vi viser nå til fig. 3. Der er det vist en dekoder innrettet til å detektere visse klas-ser med feilgrupper i den mottatte blokk We now refer to fig. 3. There is shown a decoder designed to detect certain classes of error groups in the received block

■ med data og påtrykke de riktige korrek-sjoner. ■ with data and print the correct corrections.

Den dekoder som er vist på fig. 3 om-i fatter et hovedforskyvningsregister 9 hvor-i til er knyttet en modul to adderingsanord-• ning 10 som1 er forbundet for å regne ut ; paritetsligningene, idet forbindelsene mel-• lom trinnene i forskyvningsiregisteret 9 og The decoder shown in fig. 3 contains a main shift register 9 to which is connected a module two addition device 10 which is connected to calculate; the parity equations, since the connections between the steps in the shift register 9 and

■ adderingsanordnlngen skjer gjennom kop-Unger som er vist med sirkler på samme i måte som før, og de utfører identiske funk-■ sjoner som de koplinger som er vist i kode-t ren på fig. 1. Utgangen av adderingsanordningen 10 er forbundet med et k-trinns i forskyvningsregister 11 som har en tilbake-kopUngsvei omfattende en modul to adde- ■ the addition device takes place through copies shown with circles in the same way as before, and they perform identical functions as the connections shown in the code tree in fig. 1. The output of the adding device 10 is connected to a k-stage shift register 11 which has a feedback path comprising a module two add-

ringsanordning 15 forbundet med trinn i forskyvningsregisteret 11 og utvalgt ved den samme prosess som den som' ble anvendt ved den innbyrdes forbindelse av forskyvningsregisteret og adderingsanordningen for koderen på fig. 2 dvs. i overensstemmelse med C koeffisientene. Trinnene i registeret 11 er anordnet slik at de over-våkes av en detektor 13 som er innrettet til å detektere visse mønstre som er lagret i registeret 11 og å sende en puls når et slikt mønster er detektert. ring device 15 connected to steps in the shift register 11 and selected by the same process as that used in the mutual connection of the shift register and the adding device for the encoder in fig. 2 ie in accordance with the C coefficients. The steps in the register 11 are arranged so that they are monitored by a detector 13 which is designed to detect certain patterns stored in the register 11 and to send a pulse when such a pattern is detected.

Koden er beregnet til å korrigere visse grupper med feil. Hvis én av gruppene som skal korrigeres, har formen The code is intended to correct certain groups of errors. If one of the groups to be corrected has the form

da definerer vi og detektoren er anordnet til å detektere mønstre av formen Dekoderens arbeide består først i å beregne de k Z'er som er definert ved then we define and the detector is arranged to detect patterns of the form The work of the decoder consists first in calculating the k Z's which are defined by

hvor a'ene er de mottatte sifre. Hvis det ikke er forekommet noen feil, da er alle Z'ene null, og det kreves ingen korreksjon. På den annen side, hvis ikke alle Z'ene er null, så angir deres mønster arten og stil-lingen av feilene. Denne beregning utføres i en modul to adderingsanordning 10. where the a's are the received digits. If no errors have occurred, then all Z's are zero and no correction is required. On the other hand, if all the Z's are not zero, then their pattern indicates the nature and position of the errors. This calculation is carried out in a module two addition device 10.

Når Z'ene er beregnet, mates de til et forskyvningsregister 11. Dekoderen er vist ved tiden n+1 (som er det samme som tiden 1), når alle de sendte sifre fyller hovedforskyvningsregisteret 9, mens de k Z'ene inntar det lavere forskyvningsregister 11. Deretter blir, inntil tiden n—k+1, det nedre forskyvningsregister 11 matet tilbake slik at innholdene kontinuerlig for-andres, mens samtidig informasjon for-later hovedregisteret 9. Når dette inntreffer, søker detektorkretsen 13 etter koinsidenser, og når koinsidenser finnes, blir det siffer som i løpende rekke blir levert fra enden av hovedregisteret, vendt om. og inn-stillingen av forskyvningsregisteret for-andres for å angi at gruppemønsteret som nå skal korrigeres, er et enkelt, da det første siffer allerede er blitt korrigert. Dette oppnås ved å sende en puls fra detektorkretsen til adderingsanordningen 10 for å bli matet tilbake til registeret 11. Once the Z's are calculated, they are fed into a shift register 11. The decoder is shown at time n+1 (which is the same as time 1), when all the transmitted digits fill the main shift register 9, while the k Z's occupy the lower shift register 11. Then, until time n—k+1, the lower shift register 11 is fed back so that the contents are continuously changed, while at the same time information leaves the main register 9. When this occurs, the detector circuit 13 searches for coincidences, and when coincidences exists, the digit that is delivered consecutively from the end of the main register is reversed. and the setting of the shift register is changed to indicate that the group pattern now to be corrected is a single one, as the first digit has already been corrected. This is achieved by sending a pulse from the detector circuit to the adding device 10 to be fed back to the register 11.

Teorien for dekoderen. The theory of the decoder.

Anta at en feil av formen 0 qt.... <q>r 0 (q, = l) inntreffer, mens det første gale siffer er ap. Suppose that an error of the form 0 qt.... <q>r 0 (q, = l) occurs, while the first wrong digit is ap.

Da er Then

Forskyvningsregisterets arbeide er å The work of the displacement register is to

erstatte substitute

Etter p-operasj onene vil innholdene av forskyvningsregisteret være After the p operations, the contents of the shift register will be

Dette detekteres ved konstruksjonen. På dette tidspunkt er ap utgangssignaler fra enden av hovedforskyvningsregisteret, og den vil således bli vendt om. This is detected by the construction. At this point, ap are output signals from the end of the main shift register, and thus it will be reversed.

Situasjonen er nå nøyaktig slik som den originale gruppe var 0q2.... qrO, med den første feil a t og korreksjonsprosessen som nå er beskrevet, vil gjenta seg selv. The situation is now exactly as the original group was 0q2.... qrO, with the first error a t and the correction process now described will repeat itself.

Fig. 4 viser det feilrnønster som danner en del av en annen detektor, som omfattes av oppfinnelsen, og ses å være noe enklere enn den som er vist på fig. 3, og omfatter ganske enkelt et k-trinns forskyvningsregister 1, en modul 2 adderingsanordning 2 som har innganger forbundet med de trinn i forskyvningsregisteret hvis tilsvarende C koeffisient er 1, og en tilbakekop-lingsvei mellom utgangen av adderingsanordningen og det første trinn i forskyvningsregisteret. Adderingsanordningen er også forbundet for å motta de innkommende kodede sifre. Fig. 4 shows the error pattern which forms part of another detector, which is covered by the invention, and is seen to be somewhat simpler than the one shown in fig. 3, and simply comprises a k-stage shift register 1, a module 2 adding device 2 which has inputs connected to the stages of the shift register whose corresponding C coefficient is 1, and a feedback path between the output of the adding device and the first stage of the shift register. The adder is also connected to receive the incoming coded digits.

Registeret er opprinnelig innrettet til å inneholde bare nuller. The register is originally configured to contain only zeros.

Når det første siffer a', mottas, vil det inneholde When the first digit a', is received, it will contain

Når det annet siffer a'2 mottas, vil det When the second digit a'2 is received, it will

inneholde contain

Når det tredje siffer a'3 mottas, vil det inneholde When the third digit a'3 is received, it will contain

osv. etc.

Det vil til slutt inneholde It will eventually contain

Z=a'1x-|-ayrx+ +a'11T>x Z=a'1x-|-ayrx+ +a'11T>x

slik det kreves da T-n = 1. as required then T-n = 1.

Det vil nå bli beskrevet flere eksempler for dekodere av den i flg. 4 viste type. Several examples will now be described for decoders of the type shown in Fig. 4.

Vi viser til fig. 5. Der er vist en dekoder anordnet til å korrigere enkeltfeil i et ord av lengde 7. En passende karakteristisk ligning for denne anvendelse er gitt ved We refer to fig. 5. There is shown a decoder arranged to correct single errors in a word of length 7. A suitable characteristic equation for this application is given by

som gir fire informasjonssifre og tre kontrollsifre. Det tilbakekoplede forskyvningsregister vil således ha tre trinn, hvorav det annet og tredje vil være koplet til modul 2 adderingsanordningen, da i den karakteristiske ligning Ct) = 1 og C, — 0 er de respektive koeffisienter for T2 og T som, slik som vist ovenfor, bestemmer forbindelsene mellom registeret og adderingsanordningen. which gives four information digits and three control digits. The feedback shift register will thus have three stages, of which the second and third will be connected to the module 2 addition device, since in the characteristic equation Ct) = 1 and C, — 0 are the respective coefficients for T2 and T which, as shown above , determines the connections between the register and the adder.

Dekoderen på fig. 5 ses således å om-fatte et tretrinns forskyvningsregister 3 hvis annet og tredje trinn er koplet for å levere inngangene til en modul 2 adderingsanordning 4 som også er arrangert til å motta innkommende informasjonssifre. De innkommende informasjonssifre mates også til et syvtrinns forskyvningsregister 5, hvorfra de går til en modul 2 adderingsanordning 6 som er forbundet for å motta feilsignialer fra en feilmønsterdetektor 7 anordnet til å drive innholdene av registeret 3. The decoder of fig. 5 is thus seen to comprise a three-stage shift register 3 whose second and third stages are coupled to supply the inputs to a module 2 adding device 4 which is also arranged to receive incoming information digits. The incoming information digits are also fed to a seven-stage shift register 5, from which they go to a module 2 adder 6 which is connected to receive error signals from an error pattern detector 7 arranged to drive the contents of the register 3.

Vi antar at de innkommende sifre We assume that the incoming digits

kommer i rekken &\ a'2 a'7. Da vil inn- comes in the series &\ a'2 a'7. Then will in-

holdene i register 3 anta følgende verdier i rekkefølge the holds in register 3 assume the following values in order

På dette tidspunkt vil forskyvningsregisteret 5 sende a', til modul 2 adderingsanordningen 6, og det sees at hvis det er en feil i a', vil mønsteret i forskyvningsregisteret 3 være 001, da a'- + a'3 + a'2 + a', vil være ikke-null, og korrek-sjonen vil bli utført i adderingsanordningen 6. Det vil lett kunne verifiseres at hvis det er en feil i noen av sifrene a', og a'7, når dette siffer sendes av registeret 5, er feilmønsteret i register 3, 001, da ved trinn 8 i tabellen ovenfor de følgende mønstre kan være til stede: At this time, the shift register 5 will send a', to the module 2 adder 6, and it is seen that if there is an error in a', the pattern in the shift register 3 will be 001, then a'- + a'3 + a'2 + a', will be non-zero, and the correction will be carried out in the adding device 6. It will be easily verified that if there is an error in any of the digits a' and a'7, when this digit is sent by the register 5 , the error pattern is in register 3,001, then at step 8 in the table above the following patterns may be present:

hvilken rekkefølge går trinn for trinn gjennom registeret 3 i synkronisme med sendingen av sifrene fra register 5. Fig. 6 viser det feilrnønster som danner del av en dekoder anordnet til å korrigere enkeltfeil, dobbelt nabofeil, dobbeltfeil ad-skilt med én os; tredobbelt feil dvs. feil av formen 001, 011, 101, 111 i et ord av lengde 15. En passende karakteristisk ligning er gitt ved (T2 + T + 1) (T4 + T» + 1) som når den utregnes blir Ts + 2T5 + 2T4 + T?> 4- T2 + 1. C koeffisientene uttrykt ved modul 2 er C, = 1 a, = 1 Ca =1 C4 = 0 C- = 0 og således vil forskyvningsregisteret som vil ha seks trinn, få det første, annet, tredje og siette trinn koplet til modul 2 adderingsanordningen slik som vist på fig. 6. Dekoderen vil i tillegg ha et 15 trinns forskyvningsregister, en ytterligere modul 2 adderingsanordning og en feilmønsterde-tektor anordnet på lignende måte som registeret 5, adderingsanordning 6 og detektoren 7 på fig. 5. De feilindikeringsmønstre som detekteres er av formen 000001 000011 000101 000111 og man kan lett verifisere at arrangementet på fig. 6 leverer slike mønstre, når det opptrer passende feil, for hvis virkningen av tilbakekoplings-forskyvningsregisteret følges på den måte som er anvendt ved detektoren på fig. 5, vil man se at etter at alle informasjonssifre er blitt innført i det 15 trinns register, inneholder tilbakekop-lingsregisteret slik at overensstemmende med typen av feil som opptrer, vil det bli utviklet et mønster i tilbakekoplingsforskyvningsregisteret for å innlede én av fire rekker ved et punkt som sikrer at når det feilaktige siffer eller sifre sendes, kan det leveres en korrek-3jonspuls. De fire rekker er vist på fig. 7. Fig. 8 viser en dekoder av den form som er vist på fig. 4, anvendt på den enkle kode med 7 tegn, fire kontroll- og tre infor-masjonstegn, diskutert under henvisning til fig. 3 og uttrykt ved den karakteristiske ligning which order passes step by step through register 3 in synchronism with the transmission of the digits from register 5. Fig. 6 shows the error pattern forming part of a decoder arranged to correct single error, double neighbor error, double error ad-sign with one os; triple error, i.e. errors of the form 001, 011, 101, 111 in a word of length 15. A suitable characteristic equation is given by (T2 + T + 1) (T4 + T» + 1) which when calculated becomes Ts + 2T5 + 2T4 + T?> 4- T2 + 1. C the coefficients expressed by module 2 are C, = 1 a, = 1 Ca =1 C4 = 0 C- = 0 and thus the shift register, which will have six steps, will get first, second, third and sixth stages connected to the module 2 addition device as shown in fig. 6. The decoder will additionally have a 15 step shift register, a further module 2 adding device and an error pattern detector arranged in a similar way to the register 5, adding device 6 and the detector 7 in fig. 5. The fault indication patterns that are detected are of the form 000001 000011 000101 000111 and one can easily verify that the arrangement in fig. 6 provides such patterns, when appropriate errors occur, for if the action of the feedback shift register is followed in the manner employed by the detector of FIG. 5, it will be seen that after all information digits have been entered into the 15 stage register, the feedback register contains such that, consistent with the type of error occurring, a pattern will be developed in the feedback shift register to initiate one of four rows at a point which ensures that when the erroneous digit or digits are sent, a correction pulse can be delivered. The four rows are shown in fig. 7. Fig. 8 shows a decoder of the form shown in fig. 4, applied to the simple code of 7 characters, four control and three information characters, discussed with reference to fig. 3 and expressed by the characteristic equation

C koeffisientene som er avledet ovenfor, er Ct = 0, C2 = 1 og C3 = 0 hvilket gir ie forbindelser som er vist på fig. 8. The C coefficients derived above are Ct = 0, C2 = 1 and C3 = 0 giving the compounds shown in Fig. 8.

Det vil sees at registeret antar den føl-gende rekke med verdier: It will be seen that the register assumes the following series of values:

slik som forlangt. as requested.

Det må bemerkes at tilbakekoplings-forskyvningsregisteret i de på fig. 4 til 8 viste utførelser utfører to funksjoner, den første er å samle feilkodemønstre, og den annen er å presentere disse mønstre for sammenligning med innholdende av detektoren. Det er klart at mens registeret utfører den annen funksjon, er det ikke tilgjenge-lig for samling av kodemønstrene fra den følgende blokk med informasjoner, og man får et hastighetstap. Dette tap kan imidlertid lett elimineres ved å dublisere forskyvningsregisteret og bruke to registre i tandem. Hvis bare de minste blokker med data skal behandles, er omkostningene med et ekstra forskyvningsregister små sam-menlignet med omkostningene for den adderingsanordning som det erstatter. It must be noted that the feedback shift register in those of fig. The embodiments shown in 4 to 8 perform two functions, the first is to collect error code patterns, and the second is to present these patterns for comparison with the contents of the detector. It is clear that while the register performs the other function, it is not available for gathering the code patterns from the following block of information, and a loss of speed is obtained. However, this loss can be easily eliminated by duplicating the shift register and using two registers in tandem. If only the smallest blocks of data are to be processed, the costs of an additional shift register are small compared to the costs of the adding device that it replaces.

I tilfelle med dekoderen på fig. 8 vil f. eks. slik dublisering være lite økonomisk overfor arrangementet på fig. 3. I de andre dekodere som er beskrevet, og i anvendelser som ikke krever maksimum av hastighet for sendingen, kan man imidlertid spare meget. In the case with the decoder of fig. 8 will e.g. such duplication would be uneconomic compared to the arrangement in fig. 3. However, in the other decoders described, and in applications that do not require maximum speed for the transmission, a lot can be saved.

En alminnelig anvendelse har man, hvis alle feil som ikke overstiger en lengde p, skal korrigeres. I dette tilfelle skal de-kodemønster-detektoren detektere alle 2—i tilstander av formen A general application is if all errors that do not exceed a length p are to be corrected. In this case, the decoding pattern detector must detect all 2—i states of the form

hvor q'ene antar alle kombinasjoner av verdier null og én. Det gir tilsynelatende where the q's assume all combinations of values zero and one. It apparently gives

en viss logisk kompliserthet. Det er imidlertid et meget enkelt arrangement som detekterer alle tilstander av denne form. Den er vist på fig. 9. Tilbakekoplings-adderingsanordningen er delt i to deler. Den ene summerer utgangene fra de første k-p elementer i registeret, mens den annen summerer utgangene fra de siste p-elementer. Dette interfererer selvfølgelig ikke med dens funksjon som adderingsanordning. Detektoren arbeider når de første k-p elementer alle inneholder null, mens utgangen fra adderingsanordningen som adderer de siste p elementer er én, og dette detekterer nettopp alle tilstander av den ovenfor anførte form. a certain logical complexity. However, it is a very simple arrangement that detects all states of this form. It is shown in fig. 9. The feedback adder is divided into two parts. One sums the outputs from the first k-p elements in the register, while the other sums the outputs from the last p elements. This of course does not interfere with its function as an adding device. The detector works when the first k-p elements all contain zero, while the output from the adding device which adds the last p elements is one, and this precisely detects all states of the form stated above.

Dette arrangement omfatter selvfølge-lig tilfellet med korrigeringen av den dobbelte nabofeil. This arrangement naturally includes the case of the correction of the double neighbor error.

Arrangementet arbeider på følgende måte: The event works in the following way:

etc. etc.

hvor man, når man arbeider med T, ser at t,, t2, t., er definert ved where, when working with T, one sees that t,, t2, t., are defined by

Når således forskyvningsregisteret inneholder T—ix og en lineær kombinasjon av T—x (i = 2 .... p) er utgangen fra annen adderingsanordning én, og selvføl-gelig er de første k-p elementer av forskyvningsregisteret null. Utgangen fra den annen adderingsanordning er nå én for 2p— i tilstander og null for 2—i tilstander. Dette arrangement detekterer nøyaktig de forlangte 2—1 tilstander.Thus, when the shift register contains T—ix and a linear combination of T—x (i = 2 .... p) the output from the second adding device is one, and of course the first k-p elements of the shift register are zero. The output of the second adder is now one for 2p—i states and zero for 2—i states. This arrangement accurately detects the desired 2—1 states.

(I de tidligere beskrevne utførelser, sender detektoren en én inn i forskyvningsregisterets adderingsanordning, når det arbeider. Det sees av fig. 9 at hvis dette gjø-res her, er alt det som vil hende, at to innganger til adderingsanordningen vil bli gjort identisk, og de vil oppheve hverandre. Et litt enklere logisk arrangement eksisterer hvorved arbeidet med detektoren hindrer utgangen av den annen adderingsanordning fra å bli matet tilbake til forskyvningsregisteret). (In the previously described embodiments, the detector sends a one into the shift register adder when operating. It can be seen from Fig. 9 that if this is done here, all that will happen is that two inputs to the adder will be made identical , and they will cancel each other out. A slightly simpler logical arrangement exists whereby the operation of the detector prevents the output of the second adder from being fed back to the shift register).

Den teknikk som er beskrevet under henvisning til fig. 4 til 8, kan anvendes på en koder og en koder for å representere den kode som er brukt i dekoderen på fig. 8, er vist på fig. 10. Det vil sees at kretsen i det vesentlige er den samme som den vi hadde for de grunnleggende elementer av dekoderen med tillegg av et par brytere S, og S2. The technique described with reference to fig. 4 to 8, can be applied to an encoder and an encoder to represent the code used in the decoder of fig. 8, is shown in fig. 10. It will be seen that the circuit is essentially the same as the one we had for the basic elements of the decoder with the addition of a pair of switches S, and S2.

Det antas at informasjonssifrene er av a2 og afi, da vil med bryterne S, og S2 i sine viste utgangsstillinger innholdene av re-gistrene suksessivt være It is assumed that the information digits are of a2 and afi, then with the switches S, and S2 in their shown starting positions, the contents of the registers will successively be

På dette tidspunkt blir S, og S2 slått over til de stillinger som er vist med punk-terte linjer Den utgang som mates til linjen etter at Sj og S2 er slått over, er således At this point S, and S2 are switched to the positions shown with dotted lines. The output fed to the line after Sj and S2 are switched is thus

som er kontrollsifrene som kreves av koden. En alternativ koder er vist på fig. 11. Her er adderingsanordningen blitt delt i to deler, hvilket gjør at bryterne St og S2 kan erstattes av en eneste bryter S3. which are the check digits required by the code. An alternative encoder is shown in fig. 11. Here, the adding device has been divided into two parts, which means that the switches St and S2 can be replaced by a single switch S3.

Teknikken for dekoding er blitt beskrevet ovenfor med referanse til binære felter dvs. meldinger som er bygget opp av tegn som kan anta én av bare to verdier. Tegn som kan anta pq verdier hvor p er et primtall, kan imidlertid bli behandlet på liknende måte ved liknende former for teknikk ved å erstatte modul 2 binære aritmetiske egenskaper med passende egenskaper i Galois-feltet GF (p<q>) over hvilket disse tegn er definert. Eksempler på slike anvendelser vil nå bli beskrevet med henvisning til fig. 12 til 14. The technique of decoding has been described above with reference to binary fields, i.e. messages made up of characters that can assume one of only two values. Characters that can assume pq values where p is a prime can, however, be similarly treated by similar forms of technique by replacing the modulo 2 binary arithmetic properties with appropriate properties in the Galois field GF (p<q>) over which these characters is defined. Examples of such applications will now be described with reference to fig. 12 to 14.

En enkel karakteristisk ligning vil være: A simple characteristic equation would be:

hvor b hører til GF(4) og b er definert ved Hvis T antas å ha formen finner man at T5x = x. Kodeligningene blir således where b belongs to GF(4) and b is defined by If T is assumed to have the form one finds that T5x = x. The code equations thus become

og meldingens lengde er 5, mens antallet av kontrollsifre er 2. a'ene får selvfølgelig verdiene 0, 1, b, b2. and the length of the message is 5, while the number of check digits is 2. The a's are of course given the values 0, 1, b, b2.

Det grunnleggende forskyvningsregister for denne kode er vist på fig. 12. The basic shift register for this code is shown in fig. 12.

Forskyvningselementene får verdiene 0, 1, b, b2, og sirkelen med b inne i angir nå multiplikasjon med b. The displacement elements are given the values 0, 1, b, b2, and the circle with b inside now indicates multiplication by b.

Forskyvningsregisteret sees å arbeide i 3 perioder hver med lengden 5; én periode begynner med j q }> én med |q j og én med 0 I The shift register is seen to work in 3 periods each of length 5; one period begins with j q }> one with |q j and one with 0 I

De 15 vektorer The 15 vectors

er følgelig alle forskjellige for forskjellige i og r (i = 0, 1, 2; r = 0, 1 ...... 4). Koden kan således foreta korreksjon av enkelt-tegnsfeil, hvor hvert tegn kan være en feil ved 1, b eller b2, dvs. på en hvilken som helst måte. are consequently all different for different i and r (i = 0, 1, 2; r = 0, 1 ...... 4). The code can thus carry out correction of single-character errors, where each character can be an error at 1, b or b2, i.e. in any way.

Koderen for dette problem har nøy-aktig den grunnleggende form som er vist på fig. 11, men omfatter det register som er vist på fig. 12. The encoder for this problem has exactly the basic form shown in fig. 11, but includes the register shown in fig. 12.

Koderen har feilrnønster som danner kretser av den form som er vist på fig. 4, men omfatter en mer komplisert detektor. Det sees at for en feil på 1, må detektoren The encoder has fault patterns which form circuits of the form shown in fig. 4, but includes a more complicated detector. It is seen that for an error of 1, the detector must

( 0) (0)

detektere tilstanden j ^ > , for en feil b tilstanden I ° I, f or en fell b2 tilstanden £ detect the state j ^ > , for a fault b the state I ° I, for a fall b2 the state £

Det enkleste arrangement er det som er vist på fig. 13. Detektoren skal nå ikke bare bestemme om den skal korrigere utgangen fra hovedregisteret, men med hvor meget. The simplest arrangement is that shown in fig. 13. The detector must now not only decide whether to correct the output from the main register, but by how much.

«OG»-porten arbeider når innholdene av det første element i registeret er null, og tillater innholdene av det annet element å bli addert til utgangen fra hovedforskyvningsregisteret. The "AND" gate operates when the contents of the first element of the register is zero, and allows the contents of the second element to be added to the output of the main shift register.

For konstruksjonen av forskyvningsregisteret for slike anvendelser brukes en representasjon av elementer av Galois-feltet. Ethvert tegn i en melding eller et hvilket som helst element i registeret kan skrives For the construction of the shift register for such applications, a representation of elements of the Galois field is used. Any character in a message or any item in the registry can be written

hvor A og B antar verdiene null og én og kan representeres av vektoren (A, B). where A and B assume the values zero and one and can be represented by the vector (A, B).

Således representeres tilstanden: This is how the condition is represented:

Når to elementer y, og y2 adderes sammen, slik som i adderingsanordningen i forskyvningsregisteret, da adderes selvføl-gelig A'ene og B'ene i representasjonen særskilt. When two elements y, and y2 are added together, as in the adding device in the shift register, the A's and B's in the representation are naturally added separately.

Videre finner man, når et element multipliseres- med b at Furthermore, when an element is multiplied by b at

slik at vektoren som representerer by er so that the vector representing city is

(B, A + B). (B, A + B).

Forskyvningsregisteret kan således bli bygget opp av binære komponenter som krever de riktige forhold i A'ene og B'ene. The shift register can thus be built up from binary components that require the correct ratios in the A's and B's.

Den binære representasjon for det grunnleggende forskyvningsregister er vist på fig. 14. The binary representation for the basic shift register is shown in fig. 14.

De idéer som er illustrert ved dette eksempel, kan meget lett generaliseres. Når tegnene i meldingen antar 2p verdier, er det nødvendig først å finne en karakteristisk ligning av graden k med koeffisient i GF The ideas illustrated by this example can be very easily generalized. When the characters in the message assume 2p values, it is necessary to first find a characteristic equation of degree k with coefficient in GF

(2) som har en pediodestruktur med 2—1 perioder, som hver har lengden (2) which has a pediode structure with 2—1 periods, each having the length

2<pk>—1 2<pk>—1

h = , og dette kan i alminnelighet h = , and this can in general

2—1 2—1

<g>jøres. <g> is done.

Ner dette er gjort, kan periodene skrives ut, og man vil finne at enten inneholder perio-den som begynner med ("11 rbl b2 When this is done, the periods can be printed, and one will find that either contains the period beginning with ("11 rbl b2

0 0 0 1)1 LI 0 0 0 1)1 LI

o J o J [o etc, o J o J [o etc,

eller den gjør det ikke. or it doesn't.

Hvis den ikke gjør det, da er det klart at resultatet er en enkelttegns korreksjons-kode som korrigerer feil 1, b, b2 etc. Hvis den gjør det, da bryter teorien sammen, men det er klart at 2p<->i må være en faktor av h. Det er således en generell metode for konstruksjon av enkelttegns korreksjons-koder forutsatt at 2p<->i ikke er en faktor av h. If it doesn't, then clearly the result is a single-character correction code that corrects errors 1, b, b2 etc. If it does, then the theory breaks down, but clearly 2p<->i must be a factor of h. It is thus a general method for constructing single-character correction codes provided that 2p<->i is not a factor of h.

Eksempler. Examples.

(a) Tegnene antar verdier; b2-f-b+l=0. (a) The signs assume values; b2-f-b+l=0.

T2-|-bT+l=0 gir en kodelengde 5 med 2 kontrolltegn, T4+b2T3-|-b2T2+bT+l=0T2-|-bT+l=0 gives a code length of 5 with 2 control characters, T4+b2T3-|-b2T2+bT+l=0

gir en kodelengde 85 med 4 kontrolltegn. gives a code length of 85 with 4 control characters.

(b) Tegnene antar 8 verdier. (b) The characters assume 8 values.

Feltet er definert ved c3-|-c+1=0. T2+cT+l=0 gir en kodelengde 9 med The field is defined by c3-|-c+1=0. T2+cT+l=0 gives a code length of 9 med

2 kontrolltegn. 2 control characters.

T3-)-cT+l=0 gir en kodelengde 73 med T3-)-cT+1=0 gives a code length of 73 med

3 kontrolltegn. 3 control characters.

(c) Tegnene antar 16 verdier. (c) The characters assume 16 values.

Feltet er definert ved a4-|-a+l=0. T2+aT-fl=0 gir en kodelengde 17 med The field is defined by a4-|-a+l=0. T2+aT-fl=0 gives a code length of 17 med

2 kontrolltegn. 2 control characters.

Det er således mulig å konstruere på denne måte mange koder for korreksjon av enkelttegnfeil i informasjoner som sendes i parallell. It is thus possible to construct in this way many codes for the correction of single character errors in information sent in parallel.

Eni typisk anvendelse ville være i mag-netisk båndregistrering hvor binær informasjon behandles i parallell. One typical application would be in magnetic tape recording where binary information is processed in parallel.

Claims

1. Device at data transmission facilities for detecting and correcting any errors in the transmission of data, comprising an encoder in which for a

group of n—k serially entered information digits each of which can assume one of pq values, where p is a prime number, k check digits are produced in accordance with a code indicated by a characteristic equation with the formula Tk-fC1;.,Tk -i+Ck.2T^2+ -f C,T+Co=0 where T is a k x k matrix and the coefficients C belong to a field with pq elements, where Tn = 1, as well as a decoder to receive information jons1 and check digits and emit error indicating signals, characterized in that the encoder comprises a combination of a shift register and an adder to perform arithmetic operations in the Galois field GF (p<q>), where the shift register has k stages (k—1 0) and is designed to shift synchronously with the input of information digits to the encoder, as the shift register's stage is connected to the input of the adder in such a way that it produces the sum of the contents of each and every one of the k stages multiplied by the coefficient C which has the same index as the step's designation, and the adder's output is connected t il the shift register's stage k-1, as well as switches which are designed to transfer these to the adder during the input of information digits to the encoder, so that the sum is increased at each shift by the information digit just entered and after input of n-k information digits switches the connection between the adder and the register's step k-1, as the register continues to shift k times, so that check digits are issued at the adder's output, and that the decoder comprises a similar combination as; the encoder, so that the decoder's adder is arranged to receive all n information and control digits whereby an error-indicating pattern is produced in the shift register, and delay means to receive information and control digits and in turn transmit them to an output device a predetermined time interval<1> after their reception, as well as a error pattern detector adapted to monitor the contents of the decoder's shift register and issue error indicating signals to the output device and to the decoder's adder as soon as an error indicating pattern is detected.

2. Device according to claim 1, where the decoder is arranged to detect and correct errors that occur in groups with a length of x digits, characterized in that the decoder's adder has three parts, namely a first part which is arranged to receive input signals from the steps k—1 to x in the decoder's shift register, a second part which is arranged to receive input signals from steps x—1 to 0, and a third part which is arranged to sum the contents of the first and second dies, and that the error pattern detector contains an OR circuit connected to monitor the contents of the shift register stages k-1 to x, and an AND circuit connected to receive the output signals from the OR circuit and the output signals from the second part of the adder.

3. Device according to claim 1 or 2, for processing information digits in the binary number system, so that the coefficients C only have the values 0 or 1, characterized in that the adder is arranged to produce modulo — 2 — the sum of the contents only in the steps if designation corresponds to the index of a coefficient C that is not 0.

4. Device according to claim 2, characterized in that the output device is a module — 2 — adder which is connected to the delay means and to the error pattern detector in order to add the output signals from these.

5. Device according to claim 1 or 2, for processing digits which1 can assume one of four values (p = 2, q = 2) and where the coefficients C belong to the Galois field GF (4), characterized in that the shift register in the aforementioned combinations have two binary sections that each belong to a separate component of a sign that is expressed vectorially in the aforementioned field.