NO135269B

NO135269B -

Info

Publication number: NO135269B
Application number: NO2603/73A
Authority: NO
Inventors: J Fluhr; E Rentsch; D Schupp
Original assignee: Siemens Ag Albis
Priority date: 1972-06-27
Filing date: 1973-06-22
Publication date: 1976-11-29
Also published as: FI58238B; DE2331967A1; JPS4985911A; FR2191386A1; DE2331967B2; SE390858B; AU5730373A; JPS5633023B2; CH540610A; IT1003093B; ATA562573A; FR2191386B1; NO135269C; IL42581A0; IL42581A; NL159251B; AT344251B; BE801480A; FI58238C; NL7308978A

Description

Den foreliggende oppfinnelse angår en fremgangsmåte til på mottagersiden å skille ut binære signaliseringstegn fra en sekvens av tidsmultiplekssignaler, hvor der innenfor en pulsramme med flere tidsintervaller blir overført informasjonskanaler i k tidsintervaller og n signaliseringstegn for p informasjonskanaler i minst ett signaliseringsintervall, og hvor signaliseringstegnene for alle informasjonskanaler blir overført etter tur i signaliseringsintervallene hos en multippel-pulsramme. Oppfinnelsen angår også en koblingsanordning til utførelse av fremgangsmåten. The present invention relates to a method for separating binary signaling characters from a sequence of time multiplex signals on the receiver side, where within a pulse frame with several time intervals information channels are transmitted in k time intervals and n signaling characters for p information channels in at least one signaling interval, and where the signaling characters for all information channels is transmitted in turn in the signaling intervals of a multiple pulse frame. The invention also relates to a coupling device for carrying out the method.

I tidsmultipleksoverføringsanlegg- finner der ved siden av den egentlige informasjonsoverføring sted en overføring av signaliseringstegn.- Etter et forslag fra kommisjonen for den europeiske postfor-valtning for telefoni (CEPT) blir av 32 tidsintervaller for hver pulsramme det 0. tidsintervall benyttet for rammesynkronisering, det 1. til 15. og 17. til 31. for 30 informasjonskanaler og det 16. tidsintervall avvekslende for overføringen av signaliseringstegnene for to av de 30 informasjonskanaler. Herunder blir innenfor en multippel-pulsramme omfattende 16 pulsrammer det 16. tidsintervall i den 0. pulsramme benyttet for multippel-rammesynkronisering, det 16. tidsintervall i 1. pulsramme til enhver tid til overføring av signaliseringstegnene for 1. og 17. informasjonskanal med en halvdel hver, In time multiplex transmission facilities - next to the actual information transmission, a transmission of signaling characters takes place. - According to a proposal from the Commission for the European Postal Administration for Telephony (CEPT), out of 32 time intervals for each pulse frame, the 0th time interval is used for frame synchronization, the 1st to 15th and 17th to 31st for 30 information channels and the 16th time interval alternating for the transmission of the signaling characters for two of the 30 information channels. Below, within a multiple pulse frame comprising 16 pulse frames, the 16th time interval in the 0th pulse frame is used for multiple frame synchronization, the 16th time interval in the 1st pulse frame at any time for transmission of the signaling characters for the 1st and 17th information channels with one half each,

det 16. tidsintervall i 2. pulsramme til overføring av signaliseringstegnene for 2. og 18. informasjonskanal med en halvdel hver etc, og det 16. tidsintervall i 15. pulsramme alltid til overføring av signaliseringstegn for 15. og 31. informasjonskanal med en halvdel hver. Ved 8 bits pr. tidsintervall står der til disposisjon for hver informasjonskanal 4 bits for simultan overføring fra fire innbyrdes — 1, the 16th time interval in the 2nd pulse frame for the transmission of the signaling symbols for the 2nd and 18th information channels with one half each etc, and the 16th time interval in the 15th pulse frame always for the transmission of signaling symbols for the 15th and 31st information channels with one half each . At 8 bits per time interval is available for each information channel 4 bits for simultaneous transmission from four mutually — 1,

uavhengige signaltilstander, slik at hver signaltilstand i tilfellet av en pulsrammelengde på 125 fis blir avtas tet hvert 2. ms. independent signal states, so that each signal state in the case of a pulse frame length of 125 fs is decayed every 2 ms.

Oppfinnelsen løser den oppgave å angi en fremgangsmåte hvor signaliseringstegnene som overføres i signaliseringstidsintervallene, kan bli demultipleksert og tilført de likeledes demultiplekserte informasjonskanaler. The invention solves the task of specifying a method in which the signaling characters transmitted in the signaling time intervals can be demultiplexed and supplied to the likewise demultiplexed information channels.

Fremgangsmåten ifølge oppfinnelsen utmerker seg ved at de n signaliseringstegn for hvert enkelt signaliseringstidsintervall blir parallelt tilført n linjeledninger hos en lagermatrise, at der fra en taktfordeler som styres ved hjelp av multipla av pulsrammetakten såvel som i det minste en i forhold til pulsrammetakten faseforskjøvet hjelpetakt, blir avgitt en taktpuls til en og en kolonneledning etter tur blant - kolonneledninger hos lagermatrisen, at signaliseringstegn som ved opptreden av en taktpuls på den tilhørende kolonneledning tilbys på den tilhørende linjeledning i lagermatrisen, overtas av et på hvert krysningssted mellom de n linjeledninger og de - kolonneledninger foreliggende lagerelement, mellomlagres inntil neste taktpuls opptrer på den samme kolonneledning, og via et til ethvert lagerelement etterkoblet første koblingstrinn overføres til et for hvert lagerelement foreliggende annet koblingstrinn, og at samtlige k • n lagerelementer hos lagermatrisen i tilfellet av feil blir påvirket via en felles blokkeringstilslutning på en slik måte at de etterkoblede andre koblingstrinn blir bragt i hvilestilling. The method according to the invention is distinguished by the fact that the n signaling characters for each individual signaling time interval are supplied in parallel to n line lines of a storage matrix, that from a clock distributor which is controlled by means of multiples of the pulse frame clock as well as at least one phase-shifted auxiliary clock in relation to the pulse frame clock, transmitted a clock pulse to one and one column wire in turn among - column wires of the storage matrix, that signaling signs which, when a clock pulse occurs on the corresponding column wire, are offered on the corresponding line wire in the storage matrix, are taken over by one at each crossing point between the n line wires and the - column wires present storage element, is temporarily stored until the next clock pulse occurs on the same column line, and via a first switching stage connected to any storage element is transferred to a second switching stage present for each storage element, and that all k • n storage elements of the storage matrix in the event of a fault is affected via a common blocking connection in such a way that the downstream other switching stages are brought to rest.

Under henvisning til tegningen vil der i det følgende .ved et utførelseseksempel bli nærmere belyst en koblingsanordning til ut-førelse av fremgangsmåten ifølge oppfinnelsen for et tidsmultipleksanlegg som arbeider etter det innledningsvis nevnte CEPT-forslag. With reference to the drawing, a connection device for carrying out the method according to the invention for a time multiplex system which works according to the CEPT proposal mentioned at the outset will be explained in more detail in the following by means of an embodiment example.

Fig. 1 viser en koblingsanordning og fig. 2 et tidsdiagram. Fig. 1 shows a coupling device and fig. 2 a timing diagram.

De i serieform overførte tidsmultiplekssignaler blir på kjent måte eksempelvis ved hjelp av skiftregistre SR omformet til parallell form. De binære signaliseringstegn for hvert enkelt signaliseringsintervall blir parallelt tilført linjeledninger ZL i en lagermatrise S, hvorunder hvert enkelt signaliseringstegn hår frem til sin til-hørende linjeledning som tilsvarer dets plass innenfor signaliseringsintervallet. Antallet av linjeledninger ZL i lagermatrisen S tilsvarer således antallet av de pr. signaliseringsintervall overførte signaliseringstegn og når maksimalt antallet av bits som kan overføres i hvert signaliseringsintervall. Således er koblingsanordningen på fig. 1 anordnet for tidsintervaller for 8 bits hver, mens der for oversiktens skyld bare er vist overtagelse av det 1. og det 5. bit fra hvert signaliseringsintervall. I lagermatrisen S blir hvert enkelt signaliseringstegn i de i en multippel-pulsramme inneholdte signali-seringstidsintervaller overtatt og lagret i en bestemt informasjonskanal. Hertil oppviser lagermatrisen S kolonneledninger SL i et antall som er avhengig av antall informasjonskanaler, samtidig som der ved hvert krysningssted mellom de respektive kolonneledninger SL og linjeledninger ZL er anordnet et lagerelement SE. Da der ifølge det innledningsvis nevnte CEPT-forslag i de enkelte signaltidsintervaller blir formidlet signaliseringstegn for to og to av 30 informasjonskanaler, oppviser den hertil nødvendige lagermatrise S bare 15 kolonneledninger SL. Som lagerelement SE blir der i utførelseseksempelet anvendt D-vipper, som hver er tilsluttet den respektive linjeledning ZL med sin D-inngang og den respektive kolonneledning med sin CL-taktinngang. En effektport TA som befinner seg i hver linjeledning ZL, leder det respektive inngangssignal forsterket videre til samtlige til samme linjeledning ZL tilsluttende D-innganger hos lagerelementene SE. En taktfordeler TV styrt av multipla av pulsrammetakten RT og i det minste en i forhold til pulsrammetakten RT fase-forskjøvet hjelpetakt HT, leverer i stadig samme rekkefølge en taktpuls til en og en kolonneledning etter tur. Når en slik taktpuls opptrer på en kolonneledning SL, overtar det tilhørende lagerelement SE det respektive på den tilhørende linjeledning tilførte signaliseringstegn og lagrer dette inntil neste taktpuls inntreffer. De lagerelementer SE som er tilsluttet de samme kolonneledninger SL, overtar signaliseringstegnene hos to og to informasjonskanaler. Således overtar eksempelvis det lagerelement SE som er forbundet med kolonneledningen SLI og linjeledningen ZLl, til enhver tid det første signaliseringstegn fra signaliseringstidsintervallet i den første pulsramme, henført til den første informasjonskanal. Det lagerelement SE som er forbundet med kolonneledningen SL8 og linjeledningen ZL5, overtar derimot til enhver tid det 5. signaliseringstegn fra signaliseringsintervallet i 8. pulsramme, henført til den 24. informasjonskanal. The serially transmitted time multiplex signals are transformed into parallel form in a known manner, for example by means of shift registers SR. The binary signaling symbols for each individual signaling interval are supplied in parallel to line lines ZL in a storage matrix S, under which each individual signaling symbol extends to its associated line line corresponding to its place within the signaling interval. The number of line cables ZL in the storage matrix S thus corresponds to the number of those per signaling interval transmitted signaling characters and reaches the maximum number of bits that can be transmitted in each signaling interval. Thus, the coupling device in fig. 1 arranged for time intervals of 8 bits each, while for the sake of overview only the takeover of the 1st and 5th bit from each signaling interval is shown. In the storage matrix S, each individual signaling symbol in the signaling time intervals contained in a multiple pulse frame is taken over and stored in a specific information channel. In addition, the storage matrix S exhibits column wires SL in a number that depends on the number of information channels, while at each crossing point between the respective column wires SL and line wires ZL a storage element SE is arranged. Since, according to the CEPT proposal mentioned at the outset, in the individual signal time intervals, signaling characters are conveyed for two and two out of 30 information channels, the storage matrix S required for this only shows 15 column lines SL. D flip-flops are used in the design example as storage element SE, each of which is connected to the respective line line ZL with its D input and the respective column line with its clock input CL. An effect gate TA located in each line line ZL leads the respective input signal amplified further to all the D inputs of the storage elements SE connected to the same line line ZL. A clock distributor TV controlled by multiples of the pulse frame clock RT and at least one relative to the pulse frame clock RT phase-shifted auxiliary clock HT delivers in the same order a clock pulse to one column wire in turn. When such a clock pulse occurs on a column line SL, the associated storage element SE takes over the respective signaling character added to the associated line line and stores this until the next clock pulse occurs. The storage elements SE which are connected to the same column lines SL take over the signaling characters of two and two information channels. Thus, for example, the storage element SE which is connected to the column line SLI and the line line ZLl, at all times takes over the first signaling character from the signaling time interval in the first pulse frame, assigned to the first information channel. The storage element SE which is connected to the column line SL8 and the line line ZL5, on the other hand, at all times takes over the 5th signaling character from the signaling interval in the 8th pulse frame, assigned to the 24th information channel.

Den i utførelseseksempelet anvendte taktfordeler TV inneholder to BCD-dekodere (binær-kodede desimal-dekbdere). På utgangssiden er disse forbundet med de 15 kolonneledninger SL hos lagermatrisen S på den måte at der i løpet av varigheten av det respektive signaliseringstidsintervall i den 0. pulsramme ikke blir avgitt noen taktpuls til noen kolonneledning, i første pulsramme blir avgitt en taktpuls til 1. kolonneledning SLI, i 2. pulsramme til 2. kolonneledning SL2 etc, og i 15. pulsramme til 15. kolonneledning. Taktfordeleren TV blir styrt ved hielp av multipla av 8 kHz-pulsrammetakten RT, nemlig de til denne synkrone subharmoniske 4 kHz, 2kHz, 1 kHz og 0,5 kHz, såvel som i det minste en i forhold til 8 kHz-pulsrammetakten RT faseforskjøvet 8 kHz-hjelpetakt HT. Faseforskyvningen mellom hjelpetakten HT og pulsrammen RT er valgt slik at den fra den respektive utgang fra taktfordeleren avgitte taktpuls når frem til den tilsvarende kolonneledning SL på det tidspunkt da alle bits i det respektive signaliseringstidsintervall foreligger i parallell form på linjeledningene. For hvert ytterligere signaliseringstidsintervall innenfor en pulsramme blir der benyttet en ytterligere hjelpetakt HT<*> som er faseforskjøvet i forhold til pulsrammetakten RT og den allerede nevnte hjelpetakt HT. The clock distributor TV used in the embodiment example contains two BCD decoders (binary coded decimal decoders). On the output side, these are connected to the 15 column wires SL of the storage matrix S in such a way that, during the duration of the respective signaling time interval in the 0th pulse frame, no clock pulse is emitted to any column wire, in the first pulse frame a clock pulse is emitted to the 1. column line SLI, in the 2nd pulse frame to the 2nd column line SL2 etc, and in the 15th pulse frame to the 15th column line. The clock distributor TV is controlled with the help of multiples of the 8 kHz pulse frame clock RT, namely those of this synchronous subharmonic 4 kHz, 2 kHz, 1 kHz and 0.5 kHz, as well as at least one relative to the 8 kHz pulse frame clock RT phase-shifted 8 kHz auxiliary clock HT. The phase shift between the auxiliary clock HT and the pulse frame RT is chosen so that the clock pulse emitted from the respective output of the clock distributor reaches the corresponding column line SL at the time when all bits in the respective signaling time interval are present in parallel form on the line lines. For each further signaling time interval within a pulse frame, a further auxiliary clock HT<*> is used which is phase-shifted in relation to the pulse frame clock RT and the already mentioned auxiliary clock HT.

På denne måte får hver enkelt kolonneledning SL en taktpuls hvert 2. ms. Fig. 2 viser et tilsvarende tidsdiagram. In this way, each individual column line SL receives a clock pulse every 2 ms. Fig. 2 shows a corresponding time diagram.

For å gjøre det mulig å blokkere samtlige lagerelementer SE og dermed også de etterkoblede koblingstrinn SA og SB i tilfellet av feil er lagerelementene SE for hver linjeledning ZL med en og en ytterligere inngang Pr i fellesskap tilsluttet utgangen fra en effektport TB som ved inngangen er forbundet med en felles blokkeringstilslutning B. In order to make it possible to block all storage elements SE and thus also the downstream switching stages SA and SB in the event of a fault, the storage elements SE for each line line ZL with one and one further input Pr are jointly connected to the output of a power port TB which is connected at the input with a common blocking connection B.

Det binære signal Q som blir avgitt ved utgangen fra hvert lagerelement SE, kommer i et til ethvert lagerelement SE etterkoblet første koblingstrinn SA via en spenningsdeler RI, R2 til basis hos en inngangstransistor Tl og fra dennes kollektor via en ytterligere spenningsdeler R3, R4 til basis hos en til inngangstransistoren Tl komplementær utgangstransistor T2. Det av de to transistorer Tl, T2 forsterkede binærsignal blir tatt ut ved emitteren hos utgangstransistoren T2 og tilført et annet koblingstrinn SB, som inneholder et elektromagnetisk relé. Den laststrøm som til dette formål uttas fra utgangstransistoren T2, blir begrenset ved hjelp av inngangsspennings-deleren Ri, R2 såvel som en felles motstand RE som forbinder emitteren hos inngangstransistoren Tl og kollektoren hos utgangstransistoren T2 med matespenningens ene pol. Et R/C-serieledd R, C anordnet som negativ tilbakekobling mellom basis hos inngangstransistoren Tl og emitter hos utgangstransistoren T2, bevirker en avflatning av utgangspulsflankene. Derved blir amplitudene av de høyfrekvente andeler av utgangspulsene minsket, hvorved faren for utstråling av støy-pulser fra den ledning som forbinder første koblingstrinn SA med annet koblingstrinn SB, blir redusert. The binary signal Q which is emitted at the output of each storage element SE comes in a first switching stage SA connected to any storage element SE via a voltage divider RI, R2 to the base of an input transistor Tl and from its collector via a further voltage divider R3, R4 to the base with an output transistor T2 complementary to the input transistor Tl. The binary signal amplified by the two transistors T1, T2 is taken out at the emitter of the output transistor T2 and supplied to another switching stage SB, which contains an electromagnetic relay. The load current which is taken from the output transistor T2 for this purpose is limited by means of the input voltage divider Ri, R2 as well as a common resistance RE which connects the emitter of the input transistor Tl and the collector of the output transistor T2 with one pole of the supply voltage. An R/C series link R, C arranged as negative feedback between the base of the input transistor Tl and the emitter of the output transistor T2 causes a flattening of the output pulse flanks. Thereby, the amplitudes of the high-frequency portions of the output pulses are reduced, whereby the danger of radiation of noise pulses from the line connecting the first switching stage SA with the second switching stage SB is reduced.

Til beskyttelse av transistorene Tl, T2 blir de induksjons-spenninger som opptrer ved inn- og utkobling av det'elektromagnetiske relé som befinner seg i det annet koblingstrinn SB, ledet bort ved hjelp av overspenningsavledere Dl, Z anordnet ved utgangen A fra koblingsforsterkeren. De ved utkoblingen opptredende induksjons-spenningsspisser som er større enn dem som opptrer ved innkoblingen, blir ledet bort av en Zenerdiode Z, og de' sistnevnte av en diode Dl. For flere koblingsforsterkere anbragt på en lederplate er der anordnet en felles Zenerdiode Z som via en individuell avkoblingsdiode D2 er forbundet med den respektive koblingsforsterker-utgang A og med matespenningens ene pol. To protect the transistors Tl, T2, the induction voltages that occur when switching on and off the electromagnetic relay located in the second switching stage SB are led away by means of surge arresters Dl, Z arranged at the output A of the switching amplifier. The induction voltage spikes occurring at disconnection which are larger than those occurring at switch-on are led away by a Zener diode Z, and the latter by a diode D1. For several coupling amplifiers arranged on a conductor plate, a common Zener diode Z is arranged which is connected via an individual decoupling diode D2 to the respective coupling amplifier output A and to one pole of the supply voltage.

Den beskrevne koblingsanordning lar seg selvsagt modifisere tilsvarende for ethvert vilkårlig tidsmultipleksanlegg med signaliser-ingsoverføring adskilt fra informasjonsoverføringen. Således blir antallet av linjeledninger ZL i lagermatrisen S å tilpasse antallet n av de pr. signaliseringstidsintervall overførte signaliseringstegn og antallet av kolonneledninger SL å tilpasse kvotienten - (antall for informasjonskanaler anvendte tidsintervaller dividert med antall informasjonskanaler for de pr. signaliseringstidsintervall overførte signaliseringstegn). Det antall lagerelementer SE som må finnes i lagermatrisen S, må tilsvare produktet av antall signaliseringstegn som skal formidles for hver informasjonskanal, og antall informasjonskanaler. På samme måte må taktfordeleren TV være tilpasset det respektive antall kolonneledninger SL. The described switching device can of course be modified accordingly for any arbitrary time multiplex system with signaling transmission separate from the information transmission. Thus, the number of line cables ZL in the storage matrix S is adjusted to the number n of the per signaling time interval transmitted signaling symbols and the number of column lines SL to adapt the quotient - (number of time intervals used for information channels divided by the number of information channels for the signaling symbols transmitted per signaling time interval). The number of storage elements SE that must be found in the storage matrix S must correspond to the product of the number of signaling characters to be conveyed for each information channel, and the number of information channels. In the same way, the timing distributor TV must be adapted to the respective number of column wires SL.

Claims

1. Method for separating binary signaling symbols from a sequence of time multiplex signals on the receiver side, where information channels are transmitted in k time intervals and n signaling symbols for p information within a "pulse frame with several time intervals"

communication channels in at least one signaling interval, and where the signaling characters for all information channels are transmitted in turn in the signaling intervals of a multiple-pulse frame, characterized in that the signaling character for each individual signaling interval is fed in parallel to n line lines (ZL) of a storage matrix (S), that where from a clock distributor (TV) which is controlled by means of multiples of the pulse frame clock (RT) as well as at least one relative to the pulse frame clock (RT) phase-shifted auxiliary clock (HT), a clock pulse is emitted to one and one column line (SL) in turn among - column wires (SL) at the bearing matrix (S), that it Ir signaling characters which, when a clock pulse occurs on the corresponding column line (SL) are offered to the corresponding line line (ZL) in the storage matrix, are taken over by a storage element (SE) present at each intersection between the n line lines and the - column lines (SL), are temporarily stored until the next clock pulse occurs on the same column line (SL), and via a first switching stage (SA) connected to any storage element is transferred to one for each storage element (SE) k • n present second switching stage (SB), and that all —— storage P elements (SE) of the bearing matrix (S) in the event of a fault are affected via a common blocking connection (B) in such a way that the downstream second switching stages (SB) are brought to rest.

2. Coupling device for carrying out a method for separating binary signaling characters from a sequence of time multiplex signals on the receiver side, where within a pulse frame with several time intervals information channels are transmitted in k time intervals and n signaling characters for p information channels in at least one signaling interval, and where "the signaling characters for all information channels are transmitted in turn in the signaling intervals of a multiple-pulse frame, as stated in claim 1, characterized in that a storage matrix (S) with bistable storage element (SE) is arranged at each crossing point between n line lines (ZL) and - column lines (SL), while a first input (D) from each storage element (SE) is connected to the respective line line (ZL), a second input (CL) is connected to the respective column line (SL) and a third input (Pr) is connected to a common blocking connection (B), that there is also a pulse distributor (TV) which, under control by means of multiples of the pulse frame rate (RT) as well as at least one phase-shifted auxiliary rate (HT) relative to the pulse frame rate (RT), controls one and one of - column- P wires (SL) in the bearing matrix (S) in turn, and that the output (Q) from each of the bearing elements (SE) via an individual first switching stage (SA) is connected to a second switching stage arranged for each bearing element (SE) ( SB).

3. Switching device as specified in claim 2, characterized in that a bistable multivibrator semiconductor is arranged as a bistable storage element (SE).

4. Coupling device as specified in claim 3, characterized in that each line line (ZL) on the input side is equipped with a power port (TA) for amplifying the signaling characters that are to be passed on to the storage elements (SE).

5. Coupling device as specified in claim 2, characterized in that the clock distributor (TV) contains at least one BCD decoder.

6. Switching device as stated in claim 3, characterized in that the first switching stage (SA) is one switching amplifier containing an input transistor (Tl), an output transistor (T2) complementary to this, a device for flattening the output pulse flanks, a load current limiter and on the output side surge arresters (Dl,Z) to protect the transistors (T1,T2).

7. Switching device as specified in claim 6, characterized in that for several switching amplifiers arranged on a conductor plate, a common surge arrester (Z) is arranged which is connected on one side via an individual decoupling diode (D2) to the respective switching amplifier output (A) and on the other hand is connected to one pole of the supply voltage.

8. Switching device as stated in claim 6, characterized in that the load current limitation consists of a common resistance (RE) which connects the emitter of the input transistor (Tl) and collector of the output transistor (T2) to one pole of the supply voltage, as well as a voltage divider (RI, R2) which is connected between the output (Q) from the respective storage element (SE) and the other pole of the supply voltage, and which supplies the base of the input transistor (Tl).

9. Switching device as specified in claim 6, characterized in that for flattening the output pulse flanks an R/C series link (R,C) is arranged which connects the base of the input transistor (Tl) with the emitter of the output transistor (T2).

10. Switching device as stated in claim 2, characterized in that the second switching stage (SB) is an electromagnetic relay.