NL9402176A

NL9402176A - Semiconductor device

Info

Publication number: NL9402176A
Application number: NL9402176A
Authority: NL
Original assignee: Zaidan Hojin Handotai Kenkyu
Priority date: 1977-02-02
Filing date: 1994-12-21
Publication date: 1995-06-01

Abstract

Semiconductor device comprising a semiconductor zone of one conductivity type including a current channel zone, current injection electrode members and current extraction electrode members connected to the ends of the current channel zone and gate electrode members adjoining the current channel zone and of the conductivity type opposite to that of the current channel zone, to which a gate voltage (control voltage) can be applied to establish depletion layers in the current channel zone and define a current channel in the current channel zone. <IMAGE>

Description

HalfoeleiderinrichtinqSemi-conductor device q

De uitvinding heeft betrekking op een halfgeleiderin¬richting omvattende een halfgeleidergebied van één gelei-dingstype met een stroomkanaalgebied, stroominjectie- enstroomextractie-electrodeorganen verbonden met de einden vanhet stroomkanaalgebied en stuurelectrodeorganen aangrenzendaan het stroomkanaalgebied, waaraan een stuurspanning kanworden aangelegd voor het instellen van verarmingslagen inhet stroomkanaalgebied en het bepalen van een stroomkanaalin het stroomkanaalgebied.The invention relates to a semiconductor device comprising a one conductor type semiconductor region having a current channel region, current injection and current extraction electrode members connected to the ends of the current channel region and control electrodes adjacent to the current channel region, to which a control voltage can be applied for setting depletion layers in the current channel region and determining a flow channel in the flow channel area.

Uit de techniek is bekend de toepassing van statischeinductietransistoren (SIT's) bij geïntegreerde ketens, inhet bijzonder van het IIL-type. Tot nog toe waren de toepas¬singsmogelijkheden van de statische inductietransistoronderzocht in hoofdzaak geconcentreerd op die inrichtingendie werken onder een omgekeerde poortvoorspanning, en daaromkunnen dergelijke SIT's niet worden gesubstitueerd voorbipolaire transistoren.It is known from the art the use of static induction transistors (SITs) in integrated circuits, in particular of the IIL type. Heretofore, the application possibilities of the static induction transistor have been mainly focused on those devices operating under reverse gate bias, and therefore such SITs cannot be substituted for bipolar transistors.

Verder is bekend een bipolaire transistor waarin hetbasisgebied punch through-doorslag vertoont, in het bijzon¬der bij het aanleggen van een hoge collectorspanning. Dezepunch through-transistor vertoont een onverzadigende afvoer-stroom-afvoerspanningkarakteristiek. De punch through-tran-sistor werd echter eerder opgevat als een verkeerd productof een onpraktische inrichting ten opzichte van het gebrui¬kelijke concept van verzadigingstype bipolaire transistoren.Daarom heeft er geen positieve ontwikkeling plaatsgevondenmet betrekking tot de bruikbaarheid van punch through-tran-sistoren.Furthermore, a bipolar transistor is known in which the base region exhibits punch-through breakdown, especially when a high collector voltage is applied. This punch through transistor exhibits an unsaturated drain-current-drain voltage characteristic. However, the punch through transistor was previously perceived as a misproduct or impractical arrangement of the conventional concept of saturation type bipolar transistors, therefore no positive development has occurred regarding the utility of punch through transistors.

De uitvinding beoogt te voorzien in een halfgeleider-inrichting van het veldeffekttype, welke verbeterde karakte¬ristieken heeft en in staat is tot het uitvoeren van eenschakeloperatie met hoge snelheid.The object of the invention is to provide a semiconductor device of the field effect type, which has improved characteristics and is capable of performing a high speed switching operation.

Een ander doel van de uitvinding is het verschaffen vaneen halfgeleiderinrichting van het veldeffekttype, welke instaat is om een bipolaire transistor in de gebruikelijkehalfgeleiderketen te substitueren.Another object of the invention is to provide a field effect type semiconductor device capable of substituting a bipolar transistor in the conventional semiconductor circuit.

Een verder doel van de uitvinding is het verschaffenvan een geïntegreerde ketenstructuur, welke de verbeterdehalfgeleiderinrichting van het veldeffekttype omvat, enwelke een equivalentketen heeft gelijk aan een gebruikelijkegeïntegreerde schakeling, welke bipolaire transistorenomvat.A further object of the invention is to provide an integrated circuit structure comprising the improved field effect semiconductor device having an equivalent circuit equivalent to a conventional integrated circuit comprising bipolar transistors.

Nog een ander doel van de uitvinding is het verschaffenvan een geïntegreerde ketenstructuur, welke een bipolairetransistor omvat met een nagenoeg afgeknepen basisgebied enin staat is om een verbeterde hoogfrequent werking en wer¬king bij hoge snelheid te geven.Yet another object of the invention is to provide an integrated circuit structure comprising a bipolar transistor having a substantially pinched base region and capable of providing improved high frequency operation and high speed operation.

Daardoor heeft een halfgeleiderinrichting van de in deaanhef beschreven soort volgens de uitvinding het kenmerk,dat het stroomkanaalgebied een verder gebied bevat van aanhet genoemde ene geleidingstype tegengesteld geleidingstypeen dat het stroomkanaal is afgekenepen bij een stuurspanningin de doorlaatrichting.Therefore, a semiconductor device of the type described in the preamble according to the invention is characterized in that the current channel region contains a further region of conductivity types opposite to the said one conductivity type, which is drawn off the current channel at a control voltage in the forward direction.

Volgens een andere uitvoeringsvorm van de uitvindingwordt er een halfgeleiderinrichting verschaft met het ken¬merk, dat aangrenzend aan het verdere gebied tussen ditgebied en het collectorgebied een gebied van het genoemdeene geleidingstype is aangebracht.According to another embodiment of the invention, a semiconductor device is provided, characterized in that a region of the said conduction type is arranged adjacent to the further region between this region and the collector region.

Volgens een andere uitvoeringsvorm van de uitvindingwordt er een halfgeleiderinrichting verschaft met het ken¬merk, dat tegenover het verdere gebied een sterk gedoteerdgebied van het genoemde ene geleidingstype is gelegen.According to another embodiment of the invention, a semiconductor device is provided, characterized in that a highly doped region of the said one conductivity type is located opposite the further region.

Volgens een andere uitvoeringsvorm van de uitvindingwordt er een halfgeleiderinrichting verschaft met het ken¬merk, dat het tussen de stuurelectrodegebieden gelegenstroomkanaalgebied een electrodeaansluitingsgebied zijde¬lings begrenst.According to another embodiment of the invention, a semiconductor device is provided, characterized in that the current channel region located between the control electrode regions delimits an electrode connection region laterally.

Volgens een andere uitvoeringsvorm van de uitvindingwordt er een halfgeleiderinrichting met een woordlijn,adreslijn en/of bitlijn verschaft met het kenmerk, datalthans één van de lijnen gevormd wordt door een gebied vanhet genoemde ene type, dat door een gebied van het tegenge¬stelde type begrensd wordt, dat grenst aan een gebied vanhet eerste type, dat de bitlijn vormt.According to another embodiment of the invention, a semiconductor device with a word line, address line and / or bit line is provided, characterized in that at least one of the lines is formed by an area of said one type, which is bounded by an area of the opposite type adjacent to an area of the first type that forms the bit line.

Volgens een andere uitvoeringsvorm van de uitvindingwordt er een geheugeninrichting met een woordlijn, adreslijnen/of bitlijn verschaft met het kenmerk, dat één van dewoord-, adres- of bitlijnen ter weerszijde naast de andereligt, welke lijnen door gebieden gevormd worden van tegenge¬steld geleidingstype en aan hun benedenzijde begrensd wordendoor het verdere gebied, dat van het geleidingstype van degenoemde andere lijn is, dat een zodanige doteringsstofcon-centratie heeft, dat volledige afknijping optreedt.According to another embodiment of the invention, there is provided a memory device having a word line, address lines and / or bit line, characterized in that one of the word, address or bit lines is on either side adjacent to the other, which lines are formed by areas of opposite conductivity type and bounded on their lower side by the further region, which is of the conductivity type of said other line, which has a dopant concentration such that complete pinch-off occurs.

Volgens een andere uitvoeringsvorm van de uitvindingwordt er een halfgeleiderinrichting voor de afgeving van eenconstante spanning verschaft met het kenmerk, dat het verde¬re gebied inligt tussen een emittergebied en een collector-gebied en volledig is afgeknepen.According to another embodiment of the invention, a semiconductor device for delivering constant voltage is provided, characterized in that the divided region lies between an emitter region and a collector region and is completely pinched.

Volgens een andere uitvoeringsvorm van de uitvindingwordt er een halfgeleiderinrichting voor de afgeving van eenconstante spanning verschaft met het kenmerk, dat het verde¬re gebied het emittergebied omgeeft.According to another embodiment of the invention, a semiconductor device for delivering constant voltage is provided, characterized in that the divided region surrounds the emitter region.

Tevens voorziet de uitvinding in geïntegreerde ketensdie zijn voorzien van een of meer van de hiervoornoemdehalfgeleiderinrichtingen.The invention also provides integrated circuits comprising one or more of the aforementioned semiconductor devices.

De uitvinding wordt toegelicht aan de hand van detekening. In de tekening toont resp. tonen: fig. 1 en 2 schematische dwarsdoorsneden van structurenvan integrated injection logic (IIL-) ketens volgens uitvoe¬ringsvormen van de uitvinding, fig. 3 een grafiek van I-V kromme van een halfgelei¬derinrichting, toegepast in de keten volgens de fig. 1 en 2,fig. 4 een equivalent-schakelingsschema van de half-geleider-geïntegreerde ketenstructuur getoond in de fig. 1en 2, fig. 5 een schakelingsschema van een NOR- en OF-poort-keten volgens een bekende uitvoeringsvorm van de uitvinding,fig. 6 een schematische dwarsdoorsnede van een halfge¬leiderinrichting volgens een andere uitvoeringsvorm van deuitvinding, fig. 7 en 8 schakel ingsschema's zijn van NOR- en 0F-poortketens volgens uitvoeringsvormen van de uitvinding, fig. 9 een schakelingsschema van een emitter-followerlogic (EFL-) keten volgens een andere uitvoeringsvorm van deuitvinding, fig. 10 een schakelingsschema van een non-thresholdlogic (NTL-) keten volgens een andere uitvoeringsvorm van deuitvinding, fig. 11 een schakelingsschema van een static randomaccess memory (RAM-) cel volgens een andere uitvoeringsvormvan de uitvinding, fig. 12A een schakelingsschema van een IIL-inverter-schakeling volgens een andere uitvoeringsvorm van de uitvin¬ding, fig. 12B een schematische dwarsdoorsnede van een half-geleider-geïntegreerde ketenstructuur, waarin de schakelingvan de uitvinding is toegepast, fig. 13A een schakelingsschema van een IIL-inverterke-ten volgens een andere uitvoeringsvorm van de uitvinding, fig. 13B een schematische dwarsdoorsnede van een half-geleider-geintegreerde ketenstructuur waarin de schakelingvolgens fig. 13A is gebruikt, fig. 14A een schakelingsschema van een dynamic randomaccess memory (RAM-) cel volgens een andere uitvoeringsvormvan de uitvinding, fig. 14B een schematische dwarsdoorsnede van een half-geleider-geintegreerde ketenstructuur, waarin de schakelingvolgens fig. 14A is toegepast, fig. 15A een schakelingsschema van een dynamic randomaccess memory (RAM-) cel volgens een andere uitvoeringsvormvan de uitvinding, fig. 15B een schematische dwarsdoorsnede van een half-geleider-geïntegreerde ketenstructuur waarbij de schakelingvolgens fig. 15A is toegepast, fig. 16 en 17 schematische dwarsdoorsneden van structu¬ren van de halfgeleiderinrichting volgens uitvoeringsvormenvan de uitvinding, fig. 18 een grafiek van I-V krommen van de halfgelei¬derinrichting volgens de uitvoeringsvormen van fig. 16 en17, fig. 19 een schakelingsschema van een NOR-poortketenvolgens een andere uitvoeringsvorm van de uitvinding, en fig. 20 een gedeeltelijk schakelingsschema van eenalgemene logische schakeling, die de keten getoond in fig.19 omvat.The invention is elucidated on the basis of the drawing. In the drawing, resp. Figures 1 and 2 show schematic cross sections of structures of integrated injection logic (IIL) chains according to embodiments of the invention, Figure 3 shows a graph of IV curve of a semiconductor device used in the circuit of Figure 1 and 2, fig. 4 is an equivalent circuit diagram of the semiconductor integrated circuit structure shown in FIGS. 1 and 2, FIG. 5 is a circuit diagram of a NOR and OR gate circuit according to a known embodiment of the invention, FIG. 6 is a schematic cross-sectional view of a semiconductor device according to another embodiment of the invention, FIGS. 7 and 8 are circuit diagrams of NOR and 0F gate circuits according to embodiments of the invention, FIG. 9 is a circuit diagram of an emitter follower logic (EFL) circuit according to another embodiment of the invention, Fig. 10 shows a circuit diagram of a non-threshold logic (NTL) chain according to another embodiment of the invention, Fig. 11 shows a circuit diagram of a static random access memory (RAM) cell according to another embodiment of the invention the invention, FIG. 12A is a circuit diagram of an IIL inverter circuit according to another embodiment of the invention, FIG. 12B is a schematic cross-sectional view of a semiconductor integrated circuit structure employing the circuit of the invention, FIG. 13A is a circuit diagram of an IIL inverter chain according to another embodiment of the invention, FIG. 13B is a circuit diagram ematic cross section of a semiconductor integrated circuit structure in which the circuit according to Fig. 13A is used, Fig. 14A is a circuit diagram of a dynamic random access memory (RAM) cell according to another embodiment of the invention, Fig. 14B is a schematic cross section of half conductor-integrated circuit structure, in which the circuit according to Fig. 14A is applied, Fig. 15A is a circuit diagram of a dynamic random access memory (RAM) cell according to another embodiment of the invention, Fig. 15B is a schematic cross-section of a semiconductor-integrated circuit structure using the circuit shown in Figure 15A, Figures 16 and 17 schematic cross-sectional views of structures of the semiconductor device according to embodiments of the invention, Figure 18 a graph of IV curves of the semiconductor device according to the embodiments of Figures 16 and 17 FIG. 19 shows a circuit diagram of one NOR gate circuit according to another liner of the invention, and FIG. 20 is a partial circuit diagram of a general logic circuit comprising the circuit shown in FIG.

Bij een punch through bipolaire transistor is hetbasisgebied bijna of geheel afgeknepen (gedepleteerd), zodatladingsdragers via punch through door het basisgebied heenkunnen komen. De aanwezigheid van de punch through bipolairetransistor is bekend, maar tot nog toe heeft geen gedetail¬leerd onderzoek plaatsgevonden.In a punch through bipolar transistor, the base region is almost or completely pinched (depleted), so that charge carriers can pass through the base region via punch through. The presence of the punch through bipolar transistor is known, but no detailed research has been carried out to date.

Wanneer het basisgebied is gevormd met bijvoorbeeld eendun p-type gebied met een lage onzuiverheidsconcentratie,zullen verarmingslagen groeien vanuit de overgangen, diezijn gevormd met n+-type emitter- en collectorgebieden voorhet reduceren van het effectieve basisgebied van het vlakkepotentiaalgedeelte. Waar het potentiaalprofiel van de band-extrema een gradiënt vertoont, zullen vrije ladingsdragersuitvloeien naar het lagere energiegedeelte teneinde geenvrije ladingsdragers achter te laten, en slechts de geïoni¬seerde onzuiverheidsatomen blijven achter. Wanneer er bijnageen vlakke bandgedeelte overblijft (dat wil zeggen: neu¬traal gedeelte) in het basisgebied, zal het basisgebiedworden afgeknepen en dienen als potentiaal barrière voor dieelectronen, die zich verplaatsen vanaf het emittergebied.Een dergelijk gedepleteerd basisgebied neigt ertoe hetkarakter van de weerstandsbesturing te verliezen. In zo'nverarmde toestand kan de hoogte van de potentialbarrièrefundamenteel capacitief worden gestuurd door de basis- encollectorspanningen. Zodoende zal de collectorstroom toene¬men met een toename van de collectorspanning. De punchthrough bipolaire transistor komt overeen met de statischeinductietransistor, die hier is beschreven in dit aspect vande aanwezigheid van een capacitief bestuurbare barrièrehoog-te bij nulbasis en afvoerspanningen.In de punch throughbipolaire transistor kan de barrièrehoogte in de meestegevallen boven ongeveer een half van de verboden sprong bijnulbasis en collectorspanningen zijn teneinde een brederdynamisch gebied te verschaffen dan dat van de statische inductietransistor, maar de geïoniseerde onzuiverheidsatomenin het basisgebied hebben dezelfde polariteit als die van dedragers die moeten worden geïnjecteerd vanaf het emitterge-bied. Zodoende kan de punch through bipolaire transistor eenwerking verschaffen, die iets minder is dan die van destatische inductietransistor, maar kan zij worden gebruiktals een goed substituut voor de statische inductietransis¬tor. Aangezien het basisgebied in hoofdzaak is afgeknepen(gedepleteerd), worden de ladingsdragers gedrift door hetelectrische veld, dat daarin is ingesteld, en de opslag vanminderheidsdragers is zeer klein, waardoor een goede hoog-freguente werking en operatie bij hoge snelheid wordt ver¬schaft. Verder is, aangezien de poortcapacitantie zeer kleinis als gevolg van het in hoofdzaak afgeknepen en dunnebasisgebied de vermogensdissipatie verder verminderd en deoperatiesnelheid verhoogd. Deze voordelen blijken het duide¬lijkst, wanneer de punch through bipolaire transistorenworden gebruikt in geïntegreerde ketens.When the base region is formed with, for example, a thin p-type region with a low impurity concentration, depletion layers will grow from the transitions formed with n + type emitter and collector regions to reduce the effective base region of the planar potential portion. Where the potential profile of the band extrema shows a gradient, free charge carriers will flow out to the lower energy portion to leave no free charge carriers, leaving only the ionized impurities atoms. When there is almost no flat band portion (i.e., neutral portion) remaining in the base region, the base region will be pinched off and serve as a potential barrier for die electrons moving from the emitter region. Such a depleted base region tends to reduce the character of the resistance controller. to lose. In such a depleted state, the height of the potential barrier fundamental can be controlled capacitively by the base and collector voltages. Thus, the collector current will increase with an increase in the collector voltage. The punchthrough bipolar transistor is similar to the static induction transistor described here in this aspect of the presence of a capacitively controllable barrier height at zero base and drain voltages. In the punch throughbipolar transistor, the barrier height in most cases can exceed about half of the forbidden jump. zero base and collector voltages are to provide a broader dynamic range than that of the static induction transistor, but the ionized impurities in the base region have the same polarity as that of the carriers to be injected from the emitter region. Thus, the punch through bipolar transistor can provide an effect slightly less than that of the static induction transistor, but it can be used as a good substitute for the static induction transistor. Since the base region is substantially pinched (depleted), the charge carriers are drifted by the electric field set therein, and the storage of minority carriers is very small, providing good high-frequency operation and high-speed operation. Furthermore, since the gate capacitance is very small due to the substantially pinched and thin base region, the power dissipation is further reduced and the operation speed is increased. These benefits are most apparent when the punch through bipolar transistors are used in integrated circuits.

Uitvoeringsvormen van geïntegreerde ketenstructuren,die de punch through bipolaire transistor omvatten zoalsboven beschreven, zullen hieronder worden beschreven.Embodiments of integrated circuit structures comprising the punch through bipolar transistor as described above will be described below.

Fig. 1 en 2 tonen IIL-ketenstructuren, welke de punchthrough bipolaire transistor volgens de uitvoeringsvormenvan de uitvinding omvatten. In de structuur van een verti¬caal type ondersteboven statische inductietransistor onder¬breekt daarbij een dun p-type gebied een n-type kanaal,aangrenzend aan een af voergebied (fig. 1) en in het middenvan dit kanaal (fig. 2).Fig. 1 and 2 show IIL circuit structures comprising the punchthrough bipolar transistor according to the embodiments of the invention. In the structure of a vertical-type upside-down static induction transistor, a thin p-type region interrupts an n-type channel adjacent to a drain region (Fig. 1) and in the center of this channel (Fig. 2).

Bij deze figuren is een n'-type gebied 32 gevormd op eenn+-type gebied 31. Een laterale bipolaire transistor isgevormd door het n+-type gebied 32 en de p-type gebieden 34en 36. Een p-type gebied 36 dient als emitter van de injec-tietransistor, en het p-type gebied 34 dient zowel alscollector van de injector-transistor alsook als poortgebiedvan de oorspronkelijk bedoelde drijver SIT. Een dunnenp-type laag 34* verbindt de p-type gebieden 34, en scheidtde n-type stroomweg in het toevoer-(emitter)gedeelte en hetafvoer-(collector)gedeelte.In these figures, an n 'type region 32 is formed on an n + type region 31. A lateral bipolar transistor is formed by the n + type region 32 and the p type regions 34 and 36. A p type region 36 serves as the emitter of the injection transistor, and the p-type region 34 serves both as a collector of the injector transistor and as a gate region of the originally intended driver SIT. A thin p-type layer 34 * joins the p-type regions 34, and separates the n-type current path into the supply (emitter) section and the discharge (collector) section.

Wanneer een gebied van tegenovergesteld geleidingstypeaanwezig is in de stroomweg van een unipolaire transistor,dient deze transistor niet langer een unipolaire transistorte worden genoemd maar te worden opgevat als een bipolairetransistor. Deze bipolaire transistor van het ondersteboventype is gevormd met een n+-type emittergebied 31, een n* typegebied 32, een dun p-type basisgebied 34' en een n+ typecollectorgebied 33 met of zonder tussenkomst van een n' typegebied 35 tussen het p-type gebied 34' en het n+ type collec¬torgebied 33. Het dikke p+ type gebied dat in aanraking ismet het dunne p-type gebied 34', zal worden aangeduid alseen poortgebied. Electrodes 46, 44 en 43 zijn gevormd op degebieden 36, 34 en 33 en dienen als emitter- en collectore-lectrodes van de injectortransistor en als collectorelectro-de van de drijvertransistor respectievelijk. Een isolerendefilm 47 bedekt alle oppervlakken behalve het metaalcontact-gebied. Het basisgebied 34' is dun en heeft een lage onzui-verheidsconcentratie, zodat dit nagenoeg afgeknepen is metde verarmingslagen, die groeien door de inbouwpotentiaalalleen, welke bestaat tussen de emitter- en de basisgebiedenen de basis- en collectorgebieden. Bij deze uitvoeringenkunnen p-type gebieden 34' zijn gevormd door het redistri-buëren van p-type onzuiverheden van het p-type gebied 34.Dan zullen de onzuiverheidsconcentratie en de dikte van hetp-type gebied 34 afnemen naarmate dit dichter naar hetcentrum toegaat. De hoogte van de potentiaalbarrière gevormdbij de p-type gebieden 34' is het geringst bij het centralegedeelte als gevolg van het fundamentele karakter van capa-citieve besturing en eventueel een gegradueerde onzuiver¬heidsconcentratie zoals boven beschreven. In dit opzicht kaneen overeenkomstig de werking als die van de statischeinductietransistor worden verwacht bij de punch throughbipolaire transistoren van deze uitvoeringsvormen en is dezewerking in de praktijk ook gebleken te bestaan. Het isbewezen, dat de punch through bipolaire transistor op posi¬tieve wijze kan worden vervaardigd als een substituut van destatische inductietransistor.When an area of opposite conductivity type is present in the current path of a unipolar transistor, this transistor should no longer be called a unipolar transistor but should be understood as a bipolar transistor. This upside-down bipolar transistor is formed with an n + type emitter region 31, an n * type region 32, a thin p-type base region 34 'and an n + type collector region 33 with or without the intervention of an n' type region 35 between the p-type area 34 'and the n + type collector area 33. The thick p + type area in contact with the thin p-type area 34' will be referred to as a gate area. Electrodes 46, 44 and 43 are formed on regions 36, 34 and 33 and serve as emitter and collector electrodes of the injector transistor and collector electrode of the driver transistor, respectively. An insulating film 47 covers all surfaces except the metal contact area. The base region 34 'is thin and has a low impurity concentration, so that it is substantially pinched with the depletion layers growing through the build-in potential existing between the emitter and base regions and the base and collector regions. In these embodiments, p-type regions 34 'may be formed by redistributing p-type impurities from the p-type region 34. Then, the impurity concentration and thickness of the p-type region 34 will decrease as it approaches. The height of the potential barrier formed at the p-type regions 34 'is the least at the panel portion due to the fundamental nature of capacitive control and possibly a graduated impurity concentration as described above. In this regard, a similar operation to that of the static induction transistor can be expected with the punch through bipolar transistors of these embodiments and this operation has also been found to exist in practice. It has been proven that the punch through bipolar transistor can be positively fabricated as a substitute of destatic induction transistor.

Indien het basisgebied een uiterst geringe dikte heeften een uiterst lage onzuiverheidsconcentratie, worden de energieplaatsen van de bandextrema in het basisgebied vrij¬wel hetzelfde als die van de emitter- en collectorgebieden.In dit geval is praktisch geen potentiaalbarrière aanwezig,en de transistor zal het besturingsvermogen van de hoofd¬stroom verliezen, die moet worden gestuurd door een stuur-spanning of stuurstroom.If the base region had an extremely small thickness and an extremely low impurity concentration, the energy sites of the band extremes in the base region become almost the same as those of the emitter and collector regions. In this case, practically no potential barrier is present, and the transistor will have the control power. of the main current to be controlled by a control voltage or control current.

Daarom is het "in hoofdzaak afgeknepen basisgebied"hier gedefinieerd als een basisgebied, dat vrijwel is gede-pleteerd, maar dat een Fermi-niveau heeft verschillend vandat van het emittergebied, zodat het basisgebied een poten-tiaalbarrière instelt voor de ladingsdragers, die van deemitter naar de collector vloeien, en dat de hoogte van depotentiaalbarrière fundamenteel capacitief bestuurbaar isdoor de poort- en collectorspanningen. Het effectieve basis¬gebied (neutraal basisgebied) is namelijk extreem dun enheeft een zeer kleine parasitaire capacitantie. Het ladings-opslageffect is derhalve verwaarloosbaar klein, en een zeerhoge operatiesnelheid kan worden verkregen. Ladingsdragers,die vloeien van de emitter naar de collector, passeren overde potentiaalbarrière gevormd door het nagenoeg afgeknepenbasisgebied, en worden geïnjecteerd aan de collectorzijde engedrift door een electrisch veld ingesteld door de collec-torspanning. Er treedt vrijwel geen opslageffect op vanminderheidsdragers. Het is duidelijk, dat, wanneer de basis-voorspanning in voldoende mate in doorlaatrichting is inge¬steld, er minderheidsdragers kunnen worden geïnjecteerdvanaf het poortgebied 34 naar het emittergebied 33 via hetbasisgebied 34'. In zo'n geval zal het basisgebied 34' deeigenschap bezitten van een gewoon basisgebied van de bipo¬laire transistor. Het poortgebied 34 kan dik zijn gevormd enhet kan zwaar zijn gedoteerd, zodat de weerstand van hetgebied 34 verwaarloosbaar is.Therefore, the "substantially pinched base region" is defined here as a base region which is substantially depleted, but which has a Fermi level different from that of the emitter region, so that the base region establishes a potential barrier for the charge carriers, that of the emitter flow to the collector, and that the height of the potential barrier is fundamentally capacitively controllable by the gate and collector voltages. Namely, the effective base region (neutral base region) is extremely thin and has a very small parasitic capacitance. The charge storage effect is therefore negligibly small, and a very high operating speed can be obtained. Charge carriers flowing from the emitter to the collector pass over the potential barrier formed by the substantially pinched base region, and are injected on the collector side and driven by an electric field adjusted by the collector voltage. There is virtually no storage effect on minority carriers. Obviously, when the base bias is set sufficiently in forward direction, minority carriers can be injected from the gate region 34 to the emitter region 33 through the base region 34 '. In such a case, the base region 34 'will have the property of an ordinary base region of the bipolar transistor. The gate region 34 may be thick and it may be heavily doped, so that the resistance of the region 34 is negligible.

Het zal duidelijk zijn, dat bij deze alsook de nog tebespreken uitvoeringsvormen diverse modificaties en varia¬ties mogelijk zijn binnen het kader van de uitvinding.It will be clear that, in these as well as the embodiments to be discussed, various modifications and variations are possible within the scope of the invention.

Een gemeten voorbeeld van de stroom-spanningskarakte-ristieken van een punch through bipolaire transistor, diekan worden gebruikt bij de uitvoeringen van de uitvinding,is getoond in fig. 3. Er zij aangenomen, dat het basisgebied nog niet geheel is afgeknepen alleen door de inbouwpotenti-aal, aangezien het gebied C bipolairachtige karakteristiekenvertoont. Aangezien evenwel de basisvoorspanning en/ofafvoerspanning meer in doorlaatrichting worden, zal deafvoerstroom toenemen teneinde niet-verzadigende karakteris¬tieken te vertonen zoals getoond in het gebied D, hetgeenageeft, dat het basisgebied afgeknepen wordt en de barrière-hoogte gradueel omlaag gedrukt wordt door een toename in deafvoerspanning. Een afname in de barrièrehoogte leidt toteen toename in de collectorstroom. Het gebied C kan wordengestuurd teneinde of breed of nauw (of nul) te worden doorhet sturen van de mate van afknijping van het basisgebied.Wanneer ladingsdragers van het emittergebied diffunderen inhet basisgebied, zal de collectorstroom een exponentiële wetvolgen in een klein afvoerspanningsgebied. Indien de weer¬stand het dragertransport beïnvloedt, kan eveneens eenresistieve karakteristiek verschijnen. Wanneer het basisge¬bied volmaakt is afgeknepen alleen door de inbouwpotentiaal,zal de aanlegging van een collectorspanning onmiddellijk depotentiële barrière verlagen, en de kinken bij lagere col-lectorspanningen zullen voor het meest verdwijnen.A measured example of the current-voltage characteristics of a punch-through bipolar transistor that can be used in the embodiments of the invention is shown in Fig. 3. It is to be assumed that the base region is not yet fully pinched only by the built-in potential. -al because the region C shows bipolar-like characteristics. However, as the base bias and / or drain voltage increases in the forward direction, the drain current will increase to show non-saturating characteristics as shown in the area D, indicating that the base area is pinched off and the barrier height is gradually lowered by an increase in the drain voltage. A decrease in the barrier height leads to an increase in the collector current. The area C can be controlled to become either wide or narrow (or zero) by controlling the amount of pinch off of the base area. When charge carriers from the emitter area diffuse into the base area, the collector current will follow an exponential law in a small drain voltage area. If the resistance influences the carrier transport, a resistant characteristic may also appear. When the base region is perfectly pinched only by the build-in potential, the application of a collector voltage will immediately lower the potential barrier, and the kinks at lower collector voltages will disappear most.

Zoals uit het bovenstaande blijkt, kan de punch throughbipolaire transistor worden gebruikt in dezelfde modus alsdie van de gebruikelijke bipolaire transistor. De collec¬torstroom kan immers worden gestuurd door de basisvoorspan¬ning in doorlaatrichting evenals door de collectorspanning.As can be seen from the above, the punch through bipolar transistor can be used in the same mode as that of the conventional bipolar transistor. After all, the collector current can be controlled by the forward bias as well as by the collector voltage.

De dikte van de barrièrelaag valt te bepalen door hetin aanmerking nemen van de gewenste uitgangsstroom. Wanneereen grote belastingsstroom vereist is, bijvoorbeeld voor hetaandrijven van een TTL-poort, dient de barrièrelaag voldoen¬de dun te worden gevormd en aan één zijde voldoende dichtbij het emittergebied.The thickness of the barrier layer can be determined by taking into account the desired output current. When a large load current is required, for example for driving a TTL gate, the barrier layer should be sufficiently thin and sufficiently close on one side to the emitter region.

Overeenkomstig de voorgaande uitvoeringen kunnen ver¬schillende geïntegreerde ketens, die de bovengenoemde punchthrough bipolaire transistor omvatten, worden gevormd.According to the previous embodiments, various integrated circuits comprising the above punchthrough bipolar transistor can be formed.

Fig. 4 toont een schakelingsschema van de IIL-keten¬structuur van de fig. 1 en 2, omvattende de punch throughdrijftransistor T1 en een laterale bipolaire injectortran-sistor T2. De structuur van de geïntegreerde halfgeleiderin- richting kan worden veranderd of gemodificeerd in overeen¬stemming met bekende inzichten en de voorafgaande beschrij¬ving. De injectortransistor T2 kan worden vervangen door eengebruikelijke veldeffecttransistor, een statische inductie-transistor, of een punch through transistor. Verder is hetmogelijk om de injectortransistor T2 te vormen door depunch through transistor, en de drijftransistor T1 door eenstatische inductietransistor.Fig. 4 shows a circuit diagram of the IIL circuit structure of FIGS. 1 and 2, including the punch through driving transistor T1 and a lateral bipolar injector transistor T2. The structure of the integrated semiconductor device can be changed or modified in accordance with known insights and the preceding description. The injector transistor T2 can be replaced by a conventional field effect transistor, a static induction transistor, or a punch through transistor. Furthermore, it is possible to form the injector transistor T2 by depunch through transistor, and the driving transistor T1 by a static induction transistor.

Alle soorten logische ketens kunnen worden gevormd doorop geschikte wijze combineren van een aantal van deze IIL-keteneenheden. Fig. 5 toont een NOR-OF keten, welke drieIIL-eenheden bevat. Twee ingangen zijn aangelegd aan tweeIIL-ketens respectievelijk. Een paar uitgangen van de tweeingangs-IIL-eenheden zijn gecombineerd teneinde een NOR-uit-gang te geven, terwijl een ander paar overeenkomstige uit¬gangen van de twee IIL-eenheden worden toegevoerd naar eenuitgangs-IIL-eenheid om een geïnverteerd NOR-signaal, datwil zeggen: een OR-signaal, voort te brengen aan de afvoervan de uitgangsdrijvertransistor TO.,.All kinds of logic chains can be formed by suitably combining some of these IIL chain units. Fig. 5 shows a NOR-OF chain containing three ILI units. Two inputs are connected to two IIL chains respectively. A pair of outputs from the two input IIL units are combined to provide a NOR output, while another pair of corresponding outputs from the two IIL units are supplied to an output IIL unit to provide an inverted NOR signal that is, an OR signal to be produced at the output of the output driver transistor TO.

Fig. 6 toont een voorbeeld van een punch through tran¬sistor met een in hoofdzaak afgeknepen basisgebied, dat opzijn beurt een dunne potentiaalbarrièrelaag vormt voor dedragers in het emittergebied. Op een p-type substraat zijngevormd een n+-type gebied 55 en eveneens een n-type gebied54, die beide dienst doen als collectorgebied. Een p-typebasisgebied 52 wordt omringd door een p+-type electrode-extractiegebied 53. Een n+-type emittergebied 51 is gevormdin het p-type basisgebied 52. Een n+-type gebied 55' datdient als extractie-collectorelectrode, is gevormd vanaf hetoppervlak tot het n+-type collectorgebied 55. Een emitter-electrode is gevormd met een gedoteerd polykristallijnsiliciumgebied 51', waarop een metaalfilm 58 is gevormd. Eenbasiselectrode 59 en een collectorlectrode 60 zijn gevormdvan metaalfilms. De transistor is geïsoleerd door weggesne¬den groeven aan de zijkanten en eveneens door de pn-overgangten opzichte van het substraat. De oppervlakken van hethalfgeleiderlichaam uitgezonderd het electrodecontacterings-gebied zijn bedekt met een passiveringsfilm 56, bijvoorbeeldgevormd met siliciumoxide, siliciumnitride, aluminiumoxide of combinaties daarvan. De weggesneden of uitgespaardegroeven zijn opgevuld met een isolerend materiaal, bijvoor¬beeld een hoogresistief polykristallijn silicium of eenisolerende hars, bijvoorbeeld een polyimide. De onzuiver-heidsconcentratie van het n+-type emittergebied 51 is van deorde van 1018 tot 1021 cm'3, dat van het p-type basisgebied 52van de orde van 1012 tot 1016 cm'3, dat van het n-type collec-torgebied van de orde van 10u tot 1017 cm'3, dat van hetbasiselectrode-extractie p+-type gebied 53 van de orde van1016 tot 1021 cm'3 en dat van het n+-type collectorgebied 55van de orde van 1017 tot 1020 cm'3. De dikte en de onzuiver-heidsconcentratie van het p-type basisgebied 52 is zodaniggekozen, dat het basisgebied 52 in hoofdzaak afgeknepen kanworden door de inbouwpotentialen aan beide zijden.Fig. 6 shows an example of a punch through transistor with a substantially pinched base region, which in turn forms a thin potential barrier layer for carriers in the emitter region. An n + type region 55 and also an n type region 54 are formed on a p-type substrate, both serving as a collector region. A p-type base region 52 is surrounded by a p + type electrode extraction region 53. An n + type emitter region 51 is formed in the p-type base region 52. An n + type region 55 'serving as extraction collector electrode is formed from the surface to the n + type collector region 55. An emitter electrode is formed with a doped polycrystalline silicon region 51 'on which a metal film 58 is formed. A base electrode 59 and a collector electrode 60 are formed from metal films. The transistor is insulated by cut grooves on the sides and also by the pn junctions with respect to the substrate. The surfaces of the semiconductor body except for the electrode contacting region are covered with a passivation film 56, for example, formed with silicon oxide, silicon nitride, alumina or combinations thereof. The cut-away or recessed grooves are filled with an insulating material, for example a highly resistant polycrystalline silicon or an insulating resin, for example a polyimide. The impurity concentration of the n + type emitter region 51 is of the order of 1018 to 1021 cm 3, that of the p type base region 52 of the order of 1012 to 1016 cm 3, that of the n type collector region of the order of 10u to 1017cm3, that of the base electrode extraction p + type region 53 of the order of 1016 to 1021cm3 and that of the n + type collector region 55 of the order of 1017 to 1020 cm3. The thickness and impurity concentration of the p-type base region 52 is selected such that the base region 52 can be substantially pinched by the build-in potentials on both sides.

Het zal duidelijk zijn, dat verschillende modificatiesen veranderingen mogelijk zijn bij dit voorbeeld. Zo kunnenbijvoorbeeld de isolerende uitgespaarde groeven elke gewens¬te vorm hebben in hun dwarsdoorsnede. Een p,n,p-transistorkan zijn gevormd door simpel alle geleidingstypes om tekeren. De vereiste voorwaarde voor ontwerp is uitsluitend,dat het basisgebied in hoofdzaak af geknepen is, en dat heteen dunne potentiaalbarrièrelaag overlaat in het hoofdwerk¬gebied van de transistor.It will be understood that various modifications and changes are possible in this example. For example, the insulating recessed grooves can have any desired shape in their cross section. A p, n, p transistor can be formed by simply reversing all conduction types. The prerequisite for design is only that the base region is substantially pinched off, and that it leaves a thin potential barrier layer in the main working region of the transistor.

De punch through transistor met dit kenmerk bezit devoordelen, dat het minderheidsdragersgeheugeneffect tot zeerklein kan worden teruggebracht, en dat de basiscapacitantie(zowel de emitterbasis- als de basis-collectorcapacitanties)in grote mate kan worden gereduceerd. Deze voordelen ver¬schaffen een zeer hoge snelheid van operatie, en verderopmerkelijke eigenschappen bij toepassing in geïntegreerdeketens. Alle bestaande bipolaire geïntegreerde ketentechnie¬ken, zoals ECL, EFL, NTL, DTL, RTL, TTL, static RAM, dynamicRAM, en ROM, kunnen rechtstreeks worden toegepast ondergebruikmaking van de bovenbeschreven punch through transis-toren. Een gedetailleerde beschrijving van de uitvoerings¬vormen van kenmerkende types van geïntegreerde halfgeleider-ketens zal hieronder worden gegeven.The punch through transistor with this characteristic has the advantages that the minority memory effect can be reduced to very small, and that the base capacitance (both the emitter base and the base collector capacitances) can be greatly reduced. These advantages provide a very high speed of operation, and further remarkable properties when used in integrated chains. All existing bipolar integrated chain techniques, such as ECL, EFL, NTL, DTL, RTL, TTL, static RAM, dynamicRAM, and ROM, can be applied directly using the punch through transistors described above. A detailed description of the embodiments of typical types of integrated semiconductor circuits will be given below.

Fig. 7 toont een emittor coupled logic (ECL-)ketenvolgens een uitvoeringsvorm van de uitvinding. Twee ingangen A en B zijn aangelegd aan bipolaire transistoren QA en QBvan het punch through type, en de NOR logische en OR logi¬sche uitgangen zijn aangebracht via bipolaire transistorenQ01 en Q02 van het punch through type. Bij deze uitvoerings¬vorm zijn de bipolaire transistoren behalve die, welke wordtgebruikt in het referentiespanningscircuit, van het punchthrough type, hoewel sommige ervan kunnen worden vervangendoor gebruikelijke bipolaire transistoren.Fig. 7 shows an emitter coupled logic (ECL) chain according to an embodiment of the invention. Two inputs A and B are applied to punch through type bipolar transistors QA and QB, and the NOR logic and OR logic outputs are applied through punch through type bipolar transistors Q01 and Q02. In this embodiment, the bipolar transistors, except for those used in the reference voltage circuit, are of the punchthrough type, although some of them can be replaced by conventional bipolar transistors.

Fig. 8 toont een andere emittor coupled logic (ECL-)keten volgens een andere uitvoeringsvorm van de uitvinding.Collectors van de ingangstransistoren QA en QB zijn directverbonden met de voedingsspanningslijn Vcc, en bijgevolg isde spanningsverandering van deze collectorgebieden geëlimi¬neerd en de invloed van de capacitanties, die met dezegebieden vergezeld gaan geëlimineerd, waardoor een verbeter¬de operatie bij hoge snelheid wordt verkregen van de ketenin vergelijking met de inrichting van fig. 7.Fig. 8 shows another emitter coupled logic (ECL) circuit according to another embodiment of the invention. Collectors of the input transistors QA and QB are directly connected to the supply voltage line Vcc, and thus the voltage change of these collector regions is eliminated and the influence of the capacitances , which are accompanied by these areas, are eliminated, thereby providing an improved operation at high speed of the chain compared to the device of Fig. 7.

Fig. 9 toont een emitter-follower logic (EFL-)ketenvolgens een uitvoeringsvorm van de uitvinding. Drie ingangenA, B en C worden aangelegd via bipolaire transistoren QA, QBen QC respectievelijk, en EN logische uitgangen wordengegeven via een multitoevoeruitgangs bipolaire transistorQO. Bij deze uitvoeringsvorm zijn bipolaire transistoren vanzowel het ρ,η,ρ- als het η,ρ,η-type gemengd gebruikt voorhet vormen van een drie-ingangs-EN-poort. Deze uitvoerings¬vorm is samengesteld uit een nogal klein aantal halfgelei¬derelementen en een groot aantal electrodes zijn verbondenmet constante spanningsbronnen. Daarom is de vermogensdissi-patie gering en is een toegenomen hoge snelheidsoperatieverschaft. Verder kan de integratiedichtheid sterk wordenverbeterd. De weerstand R1 kan doelmatig worden vervangendoor een parallelverbinding van een weerstand en een con¬stante spanningsinrichting zoals een statische inductietran-sistor zoals boven beschreven.Fig. 9 shows an emitter follower logic (EFL) circuit according to an embodiment of the invention. Three inputs A, B and C are applied through bipolar transistors QA, QB and QC respectively, and AND logic outputs are provided through a multi-supply output bipolar transistor QO. In this embodiment, bipolar transistors of both the ρ, η, ρ and η, ρ, η types have been mixed to form a three-input AND gate. This embodiment is composed of a rather small number of semiconductor elements and a large number of electrodes are connected to constant voltage sources. Therefore, the power dissipation is low and an increased high speed operation is provided. Furthermore, the integration density can be greatly improved. The resistor R1 can be effectively replaced by a parallel connection of a resistor and a constant voltage device such as a static induction transistor as described above.

Fig. 10 toont een non-threshold logic (NTL-)ketenvolgens een uitvoeringsvorm van de uitvinding, waarbij tweeingangen A en B zijn aangelegd aan ingangstransistoren QA enQB van het punch through type voor het verschaffen van eenNOR-logische uitgang. Bovendien kan, aangezien de minder- heidsdragersopslag in het basisgebied verwaarloosbaar kleinis, afgezien worden van de condensator C. Verder kunnen,zoals boven opgemerkt, de weerstanden R1 en R4 doelmatigworden vervangen door constante spanningsketens.Fig. 10 shows a non-threshold logic (NTL) circuit according to an embodiment of the invention, wherein two inputs A and B are applied to punch through type input transistors QA and QB to provide a NOR logic output. In addition, since the minority carrier storage in the base region is negligibly small, the capacitor C can be dispensed with. Furthermore, as noted above, the resistors R1 and R4 can be effectively replaced by constant voltage circuits.

Fig. 11 toont een static random access memory opgebouwduit punch through bipolaire transistoren volgens een uitvoe¬ringsvorm van de uitvinding. De transistoren en T12 zijnverbonden met de adreslijnen en met de lees- en schrijflij¬nen via de emitters.Fig. 11 shows a static random access memory constructed from punch through bipolar transistors according to an embodiment of the invention. The transistors and T12 are connected to the address lines and to the read and write lines via the emitters.

De bipolaire transistor met een hoofdzaak afgeknepenbasisgebied kan enerzijds worden gebruikt als een substituutvan een gebruikelijke bipolaire transistor, en anderzijdsals een substituut voor een statische inductietransistor vanhet type met in doorlaatrichting voorgespannen poort. Der¬halve kunnen alle ketens, die gebruik maken van deze tran¬sistoren, worden gevormd met zulke bipolaire transistoren,terwijl de voordelen van beide types gehandhaafd blijven.The substantially pinched base region bipolar transistor may be used on the one hand as a substitute for a conventional bipolar transistor, and on the other hand as a substitute for a forward biased gate type induction transistor. Therefore, all chains using these transistors can be formed with such bipolar transistors while maintaining the advantages of both types.

De fig. 12A en 12B tonen een IIL-inverterschakelings-schema en een schematisch dwarsdoorsnedeaanzicht van eenhalfgeleider-geïntegreerde schakelingsstructuur, die dezeschakeling omvat volgens een uitvoeringsvorm van de uitvin¬ding. Een metaaloxide-halfgeleider-veldeffectransistor(MOSFET) wordt gebruikt als injectortransistor T2, en eenbipolaire transistor van het punch through type wordt ge¬bruikt als drijvertransistor Tr Het aantal uitgangsklemmenkan vrijwel willekeurig worden verhoogd. De injectortransis¬tor T2 is niet beperkt tot een verrijkingsmodus FET, maar kanook een depression modus FET of een bipolaire transistorzijn. In fig. 12B is de injectortransistor T2 gevormd met eenp+-type toevoergebied 66, een n'-type gebied 62, een p+-typeafvoergebied en een gemeenschappelijke poortafvoerelectrode68, terwijl een drijvertransistor is gevormd met een n+-typeemittergebied 61, een n*-type emittergebied, een dun p-typebasisgebied 63, een p+-type basisgebied 64, een n'-typecollectorgebied 65', een n+-type collectorgebied 65 en eencollectorelectrode 67. Het basisgebied 63 kan zijn gevormddicht nabij of aangrenzend aan het emittergebied 61 teneindeeen grote uitgangsstroom te verschaffen. In een dergelijk geval kan het p+-type poortgebied 64 worden ingetand teneindede emitter-basiscapacitantie te verlagen.Figures 12A and 12B show an IIL inverter circuit diagram and a schematic cross-sectional view of a semiconductor integrated circuit structure comprising this circuit according to an embodiment of the invention. A metal oxide semiconductor field effect transistor (MOSFET) is used as the injector transistor T2, and a bipolar transistor of the punch through type is used as the driver transistor Tr. The number of output terminals can be increased almost arbitrarily. The injector transistor T2 is not limited to an enrichment mode FET, but may also be a depression mode FET or a bipolar transistor. In Fig. 12B, the injector transistor T2 is formed with a p + type supply region 66, an n 'type region 62, a p + type discharge region and a common gate drain electrode68, while a driver transistor is formed with an n + type emitter region 61, an n * type emitter region, a thin p-type base region 63, a p + type base region 64, an n'-type collector region 65 ', an n + type collector region 65 and a collector electrode 67. The base region 63 may be formed close to or adjacent to the emitter region 61 to provide a large output current to provide. In such a case, the p + type gate region 64 can be serrated to decrease the emitter base capacitance.

De fig. 13A en 13B tonen een IIL-inverterschakeling eneen schematische doorsnede van een halfgeleider-geïntegreer-de keten, waarin deze schakeling is belichaamd volgens eenandere uitvoeringsvorm van de uitvinding, waarbij een MOSSIT is gebruikt als injectortranssitor T2, en een bipolairetransistor van het punch through type als drijvertransistorTr De structuur van fig. 13B is vrijwel overeenkomstig aandie van fig. 13B. In fig. 13B geeft het referentiecijfer 69het kanaalgebied aan, voorzien van een metaaloxide-halfge-leiderpoort. Zoals boven beschreven kunnen verschillendecombinaties van IIL-ketens verschillende types logischeschakelingen leveren in staat om schakeloperaties met hogesnelheid te leveren bij een geringe vermogensdissipatie.Figures 13A and 13B show an IIL inverter circuit and a schematic cross-section of a semiconductor integrated circuit, in which this circuit is embodied according to another embodiment of the invention using a MOSSIT as an injector transistor T2, and a bipolar transistor of the punch through type as driver transistorTr. The structure of FIG. 13B is almost similar to that of FIG. 13B. In Fig. 13B, reference numeral 69 denotes the channel region provided with a metal oxide semiconductor gate. As described above, different combinations of IIL circuits can provide different types of logic circuits capable of providing high speed switching operations with low power dissipation.

De fig. 14A en 14B tonen van ene dynamic random accessmemory cel, waarbij een bipolaire transistor van het punchthrough type volgens de uitvinding wordt gebruikt, hetschakelingsschema en een schematische dwarsdoorsnede van enehalfgeleider-geïntegreerde ketenstructuur, waarbij dezeschakeling in overeenstemming is met een uitvoeringsvorm vande uitvinding. Woordlijnen of adreslijnen zijn aangegevenmet 71 en 72, en een bitlijn of datalijn is aangegeven met73. Een laterale ρ,η,ρ-transistor T15 heeft een p+-typegebied 71, een n'-type gebied 75 en een p-type gebied 74,welke resp. de emitter, de basis en de collector daarvanvormen. Verder bestaat een η,ρ,η-type transistor T16 uit eenemittergebied 72, een basisgebied 74 en een collectorgebied73. Het p+-type gebied 71 en het n+-type gebied 72 vormen depoort- of adreslijnen. Het n+-type gebied 73 representeert debitlijn of de datalijn. Electrische lading wordt opgeslagenin een condensator gevormd tussen de basis en de collectorvan de transistor T16. Deze structuur kan worden toegepastvoor het vormen van een matrix van een gewenst aantal eenhe¬den teneinde aldus een dynamic randomaccess memory te vor¬men. Het p-type gebied 74 tussen het n+-type gebied 72 en hetn+-type gebied 73 is in de toestand van ongeveer te wordenafgeknepen bij een poortvoorspanning nul. Het is duidelijk,dat het paar bestaande uit het n+-type gebied 73 en het p-type gebied 74, alsook het paar bestaande uit het n-typegebied 72 en het p-type gebied 74 niet noodzakelijk inaanraking met elkaar behoeven te worden aangebracht.Figures 14A and 14B show a circuit diagram and a schematic cross-section of a semiconductor integrated circuit structure in which a circuit is in accordance with an embodiment of the invention, of a dynamic random access memory cell using a punchthrough type bipolar transistor according to the invention. Word lines or address lines are indicated by 71 and 72, and a bit line or data line is indicated by 73. A lateral ρ, η, ρ transistor T15 has a p + type region 71, an n 'type region 75 and a p type region 74, respectively. the emitter, base and collector thereof. Furthermore, an η, ρ, η-type transistor T16 consists of an emitter region 72, a base region 74 and a collector region73. The p + type region 71 and the n + type region 72 form the gate or address lines. The n + type region 73 represents the debit line or the data line. Electric charge is stored in a capacitor formed between the base and the collector of the transistor T16. This structure can be used to form a matrix of a desired number of units so as to form a dynamic random access memory. The p-type region 74 between the n + type region 72 and the n + type region 73 is in the about to be pinched state at a gate bias zero. Obviously, the pair consisting of the n + type region 73 and the p-type region 74, as well as the pair consisting of the n-type region 72 and the p-type region 74 need not necessarily be contacted.

De fig. 15A en 15B tonen de schakeling van een dynamicrandom access memory (RAM-)cel en een corresponderendedwarsdoorsnede van een halfgeleider-geïntegreerde keten¬structuur volgens de uitvinding. Een dynamic RAM-cel kanworden gevormd van een bipolaire transistor, die een vol¬maakt afgeknepen basisgebied heeft. Wanneer dit basisgebiedvolmaakt is afgeknepen, kan de AAN-UIT besturing van detranssitor worden uitgevoerd door het variëren van de hoogtevan de potentiaalbarrière zonder de noodzaak om een electri-sche stroom te laten lopen door het basisgebied, zoalsgebeurt bij gebruikelijke bipolaire transistoren. Het ver-wijzingscijfer 81 geeft een bipolaire transistor aan van hetpunch through type, en verwijzingscijfer 82 in fig. 15Arepresenteert een condensator, gevormd met het p-type gebied86, het p+-type gebied 87 en het n+-type gebied 85 getoond infig. 15B. De woordlijn of adreslijn is aangegeven door hetverwijzingscijfer 63, en de bitlijn of datalijn is gerepre¬senteerd door het cijfer 64. Het basisgebied van de bipolai¬re transistor 61 is volledig afgeknepen, en de potentiaal¬barrière wordt gestuurd door de basisspanning, dat wilzeggen: het woordlijnsignaal, teneinde de AAN-UIT besturingvan de transistor tot stand te brengen, en bijgevolg delees- en schrijfoperaties van de geheugencel.Figures 15A and 15B show the circuitry of a dynamicrandom access memory (RAM) cell and a corresponding cross section of a semiconductor integrated circuit structure according to the invention. A dynamic RAM cell can be formed from a bipolar transistor, which has a perfectly pinched base region. When this base region has been perfectly pinched, the ON-OFF control of the transitor can be performed by varying the height of the potential barrier without the need to pass an electric current through the base region, as is done with conventional bipolar transistors. Reference numeral 81 denotes a punch through type bipolar transistor, and reference numeral 82 in FIG. 15 represents a capacitor formed with the p-type region 86, the p + -type region 87 and the n + -type region 85 shown infig. 15B. The word line or address line is indicated by the reference number 63, and the bit line or data line is represented by the number 64. The base region of the bipolar transistor 61 is fully pinched, and the potential barrier is driven by the base voltage, that is : the word line signal, to effect the ON-OFF control of the transistor, and consequently the reading and writing operations of the memory cell.

De bovengenoemde structuur kan verder worden toegepastzowel bij een drie-transistor dynamic random access memorycell-structuur, een vier-transistor dynamic random accessmemory cell-structuur, en een zes-transistor static randomaccess memory cell-structuur (beschreven in de samenhangendeJapanse octrooiaanvrage 52-4633). Het is tevens mogelijk omeen read only memory samen te stellen, waarin data wordeningeschreven in een isolerende film gedurende het maskerpa-troonproces. Het is tevens mogelijk om een schuifweerstandte vormen door de cellen van deze uitvoering (beschreven inde samenhangende Japanse octrooiaanvrage 52-4633). De geheu¬gencel 1 en getoond in de fig. 14A, 14B, 15A, en 15B kunnen lees- en schrijfoperaties geven met hoge snelheid en bij eenlage vermogensdissipatie.The above structure can be further applied both to a three-transistor dynamic random access memory cell structure, a four-transistor dynamic random access memory cell structure, and a six-transistor static random access memory cell structure (described in copending Japanese patent application 52-4633 ). It is also possible to compile a read only memory, in which data is written in an insulating film during the mask pattern process. It is also possible to form a shear resistance through the cells of this embodiment (described in copending Japanese patent application 52-4633). The memory cell 1 and shown in Figs. 14A, 14B, 15A, and 15B can perform high speed read and write operations and low power dissipation.

Fig. 16 toont een constante spanningsinrichting vanplanaire structuur volgens een uitvoeringsvorm van de uit¬vinding. De bipolaire transistor, bedoeld om te dienen alseen constante spanningsinrichting, kan worden bestuurd dooreen basisspanning. Deze constante spanningsinrichting isovereenkomstig aan de constante spannings-statische induc-tietransistor, waarin de stroomverandering vrijwel geenverandering kan veroorzaken in de uitgangsspanning. In degetoonde inrichting is de emitter gevormd in de nabijheidvan de collector, en zodoende zijn de serieweerstand en decollectorweerstand klein. Daardoor kan de collectorspanningde potentiaalbarrière gemakkelijk besturen en zodoende eenconstante spanningsinrichting worden samengesteld.Fig. 16 shows a constant voltage device of planar structure according to an embodiment of the invention. The bipolar transistor, intended to serve as a constant voltage device, can be controlled by a base voltage. This constant voltage device is similar to the constant voltage static induction transistor, in which the current change can cause virtually no change in the output voltage. In the device shown, the emitter is formed in the vicinity of the collector, and thus the series resistance and the collector resistance are small. Therefore, the collector voltage can easily control the potential barrier and thus a constant voltage device can be assembled.

Het p-type gebied 90 is gevormd tussen het emitterge-bied 84 en het collectorgebied 85 en is volledig afgeknepen,waardoor de potentiaalbarrière wordt gereduceerd onmiddel¬lijk na het aanleggen van een collectorspanning, De stroom-fluxgrootte kan eveneens worden gestuurd door de lengte vanhet gebied 90, dat zich uitstret in de richting loodrecht ophet oppervlak van het blad van de tekening. Aanbevolenonzuiverheidsconcentraties zijn als volgt: ongeveer 1018-1021cm'3 in de n+-gebieden 84, 85 en 95; ongeveer 1016-1021 cm'3 inhet p+-gebied 83; ongeveer 1013-1017 cm'3 in het n-gebied 91;en ongeveer 1013-1017 cm'3 in het p-gebied 90. Het spreektvanzelf, dat deze waarden eveneens kunnen worden gevarieerdvoor het beoogde gebruik en met het oog op de beschikbarevervaardigingstechnieken.The p-type region 90 is formed between the emitter region 84 and the collector region 85 and is fully pinched, thereby reducing the potential barrier immediately upon application of a collector voltage. The current flux size can also be controlled by the length of the region 90, extending in the direction perpendicular to the surface of the sheet of the drawing. Recommended impurity concentrations are as follows: about 1018-1021cm-3 in the n + regions 84, 85 and 95; about 1016-1021 cm3 in the p + region 83; about 1013-1017 cm3 in the n region 91 and about 1013-1017 cm3 in the p region 90. It goes without saying that these values may also be varied for the intended use and in view of the available manufacturing techniques.

Fig. 17 toont een andere structuur van een constantespanningsinrichting van laterale structuur volgens eenuitvoeringsvorm van de uitvinding. De beschrijving gedaan insamenhang met fig. 16 kan eveneens worden toegepast op dezeuitvoeringsvorm. In dit geval is de onzuiverheidsconcentra-tie van een n'-type gebied 91 ongeveer 1011 tot 1015 cm'3. Dedikte van het p-type gebied 90 kan gering worden gemaaktteneinde een goede karakteristiek ter verschaffen voor eenconstante spanningsinrichting.Fig. 17 shows another structure of a constant voltage device of lateral structure according to an embodiment of the invention. The description made in conjunction with Fig. 16 can also be applied to this embodiment. In this case, the impurity concentration of an n 'type region 91 is about 1011 to 1015 cm3. The thickness of the p-type region 90 can be made small in order to provide a good characteristic for a constant voltage device.

Fig. 18 toont karakteristieke collectorstroom (μΑ)-collectorspanning (V)-krommen, die de werking representerenvan een voorbeeld van de constante spanningsinrichtingvolgens de hierboven beschreven uitvoeringsvoorbeelden. Dezekarakteristieken zijn op ruime schaal variabel in overeen¬stemming met de selecties van de breedte (dikte), de onzui-verheidsconcentratie en het oppervlak van het basisgebied.Zo kan bijvoorbeeld een hoge waarde voor de constante span¬ning bij VBE = 0 worden verkregen door het vernauwen van hetbasisgebied. Wanneer een dergelijke constante spannings-bipolaire transistor wordt gebruikt als een injectortransis-tor, kan het spanningsniveau nauwkeurig worden gestuurdzonder te worden beïnvloed door het aantal transistoren, datis verbonden aan de ingangspoort (dat wil zeggen: het aantalvan de fan-in). Daarom kunnen de bovengenoemde constantespanningstransistoren op voordelige wijze worden gebruikt inlogische poortstructuren, zoals verder beschreven in samen¬hang met de statische inductietransistor IC.Fig. 18 shows characteristic collector current (μΑ) collector voltage (V) curves, representing the operation of an example of the constant voltage device according to the embodiments described above. These characteristics are widely variable in accordance with the selections of the width (thickness), impurity concentration and area of the base region. For example, a high value for the constant stress at VBE = 0 can be obtained by narrowing the base area. When such a constant voltage bipolar transistor is used as an injector transistor, the voltage level can be accurately controlled without being affected by the number of transistors connected to the input port (i.e., the number of the fan-in). Therefore, the above-mentioned constant voltage transistors can be advantageously used in logic gate structures, as further described in conjunction with the static induction transistor IC.

Fig. 19 toont een NOR-keten met drie ingangen volgenseen uitvoering van de uitvinding. De voedingsspanning wordtaangelegd via een parallelverbinding van een bipolairetransistor T18 en een weerstand R30. Het uitgangsspannings-niveau wordt nauwelijks beïnvloed door het aantal van deingangen. Dit betekent, dat het NOR logische uitgangsspan-ningsnivau in het geval van de aankomst van een "1" ingangs¬signaal niet verschilt van dat in het geval van de aankomstvan drie "l" ingangssignalen.Fig. 19 shows a three-input NOR circuit according to an embodiment of the invention. The supply voltage is applied through a parallel connection of a bipolar transistor T18 and a resistor R30. The output voltage level is hardly affected by the number of the inputs. This means that the NOR logic output voltage level in the case of the arrival of a "1" input signal is no different from that in the case of the arrival of three "1" input signals.

Fig. 20 toont een deel van een algemene logische ketenvolgens een uitvoeringsvorm van de uitvinding. Drie ingangenA, B en C zijn aangelegd aan drie ingangstransistoren QA,QB, en QC teneinde een NOR signaal te leveren aan de gemeen¬schappelijke afvoer. Het NOR signaal wordt direct gekoppeldaan de volgende trap enerzijds en wordt geïnverteerd via eeninvertertransistor QO tot een OF-signaal anderzijds. Detoepassing van dit OF-signaal kan arbitrair worden bepaald.Hoewel de bovenstaande beschrijving is gedaan aan de handvan verschillende uitvoeringsvoorbeelden, zal het duidelijkzijn, dat het kader van de uitvinding niet tot deze voor¬beelden is beperkt. Zo kan bijvoorbeeld het dunne basisge¬ bied van de punch through bipolaire transistor direct wordenverbonden met een metaalelectrode (dat wil zeggen: Schottkeyelectrode), of met een metaalelectrode via een isolerendefilm (MIS electrode). De transistoren van zowel het SIT-typeals het punch through type volgens de uitvinding kunnenbeide een operatie bij hoge snelheid verschaffen, terwijl zedienst kunnen doen als vervangingsmiddel van bipolairetransistoren zelfs in een deel van ene totaalsysteem. Degebruikelijke ketentechniek van de bipolaire transistor kanrechtstreeks worden toegepast voor het vormen van geïnte¬greerde ketens met hogere snelheid onder gebruikmaking vandeze transistoren volgens de uitvinding.Fig. 20 shows part of a general logic circuit according to an embodiment of the invention. Three inputs A, B and C are applied to three input transistors QA, QB, and QC to supply a NOR signal to the common drain. The NOR signal is directly coupled to the next stage on the one hand and is inverted via an inverter transistor QO to an OR signal on the other. The application of this OR signal can be determined arbitrarily. Although the above description has been made on the basis of various embodiments, it will be understood that the scope of the invention is not limited to these examples. For example, the thin base region of the punch through bipolar transistor can be directly connected to a metal electrode (ie: Schottkey electrode), or to a metal electrode via an insulating film (MIS electrode). Both the SIT type and punch through type transistors of the present invention can both provide high speed operation, while they can serve as a substitute for bipolar transistors even in part of a total system. The conventional circuit technique of the bipolar transistor can be used directly to form higher speed integrated circuits using these transistors of the invention.

Verder kunnen de transistoren en de IC's volgens deuitvinding worden vervaardigd onder gebruikmaking van ge¬bruikelijke vervaardigingstechnieken. Zo kan bijvoorbeeld deionenimplantatietechniek met voordeel worden toegepast.Furthermore, the transistors and ICs of the invention can be manufactured using conventional manufacturing techniques. For example, the ion implantation technique can be used to advantage.

Claims

A semiconductor device comprising a semiconductor region of one conductivity type with a current channel region, current injection and current extraction electrode members connected to the ends of the current channel region and control electrodes adjacent to the current channel region and of the conductivity type opposite to that of the current channel region, to which a control voltage can be applied for setting depletion layers in the current channel area and determining a current channel in the current channel area, characterized in that the current channel area comprises a further area of conductivity opposite to the said conduction type and the current channel is pinched at a control voltage in the forward direction.

Device according to claim 1, characterized in that a collector region (35) of the said guide type is arranged adjacent to the further region (34 ') between these regions.

Device according to claim 1, characterized in that a highly doped region (55, fig. 6) of said one conductivity type is located opposite the further region.

Device according to claim 1 or 2, characterized in that the current channel region (65 ') located between the control electrode regions (64) delimits an electrode connection region (65) laterally.

Memory device with a semiconductor device according to claim 1, having a word line, address line and / or bit line, characterized in that at least one of the lines is formed by an area (72, Fig. 14B) of said enetype, which is region of the opposite type (74) is bounded adjacent to a region (73) of the first type which forms the bit line.

Memory device according to claim 5, characterized in that one of the word, address or bit lines is on either side adjacent to the other, which lines are formed by areas of opposite conductivity type and bounded on their sides by the further area (86), which is of the conductivity type of said other line, which has a dopant concentration such that complete pinch-off occurs.

7. Device according to one or more of claims 1-4, for delivering a constant voltage, characterized in that the further region (90, fig. 16) lies between an emitter region (84) and a collector region (85 ) and completely pinched.

Device according to claim 7, characterized in that the further region (90, Fig. 17) surrounds the emitter region.

Integrated circuit comprising at least one device according to one or more of the preceding claims.

10. Semiconductor device or integrated circuit, as shown in Figures 1-20.