NL9202131A - SEMICONDUCTOR DEVICE AND METHOD FOR MAKING THEREOF - Google Patents
SEMICONDUCTOR DEVICE AND METHOD FOR MAKING THEREOF Download PDFInfo
- Publication number
- NL9202131A NL9202131A NL9202131A NL9202131A NL9202131A NL 9202131 A NL9202131 A NL 9202131A NL 9202131 A NL9202131 A NL 9202131A NL 9202131 A NL9202131 A NL 9202131A NL 9202131 A NL9202131 A NL 9202131A
- Authority
- NL
- Netherlands
- Prior art keywords
- film
- films
- resistance
- insulating oxide
- insulating
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 238000000034 method Methods 0.000 title claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 42
- 229920005591 polysilicon Polymers 0.000 claims description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 25
- -1 hydrogen ions Chemical class 0.000 claims description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 25
- 239000001257 hydrogen Substances 0.000 claims description 21
- 229910052739 hydrogen Inorganic materials 0.000 claims description 21
- 230000001681 protective effect Effects 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 claims 2
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 230000008020 evaporation Effects 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
HALFGELEIDERINRICHTING EN WERKWIJZE VOOR HET MAKEN DAARVANSEMICONDUCTOR DEVICE AND METHOD FOR MAKING THEREOF
De uitvinding betreft een halfgeleiderinrichting met twee weerstandsfilms van polykristallijn silicium, welke inrichting zodanig is uitgevoerd dat de beide weerstands-films een gelijke elektrische weerstand hebben, mits zij hetzelfde patroon vertonen. Ook heeft de uitvinding betrekking op een werkwijze voor het maken van een dergelijke halfgeleiderinrichting.The invention relates to a semiconductor device with two polycrystalline silicon resistive films, which device is designed in such a way that the two resistive films have the same electrical resistance, provided that they have the same pattern. The invention also relates to a method for making such a semiconductor device.
Voor een beschrijving van de stand der techniek wordt verwezen naar fig. 16-26.Reference is made to Figures 16-26 for a description of the prior art.
Fig. 16 geeft een voorbeeld van een schakeling met constante spanning, zoals die gebruikt wordt in een bipolair lineair netwerk. Het lineaire netwerk is een monolytische geïntegreerde schakeling, ook wel analoge IC genoemd, welke continue signalen kan verwerken. De afgegeven spanning V0 van de schakeling met constante spanning is een funktie van de weerstanden RA en RB, zoals blijkt uit de volgende vergelijking:Fig. 16 gives an example of a constant voltage circuit as used in a bipolar linear network. The linear network is a monolytic integrated circuit, also known as analog IC, which can process continuous signals. The output voltage V0 of the constant voltage circuit is a function of the resistors RA and RB, as shown in the following equation:
waarin RA en RB de weerstand van twee weerstandelementen uit polykristallijn silicium weergeven en VBE de voorwaartse spanning van een transistor aangeeft.wherein RA and RB represent the resistance of two polycrystalline silicon resistor elements and VBE indicates the forward voltage of a transistor.
De figuren 17 en 18 tonen ontwerpen voor het patroon van de schakeling uit fig. 16.Figures 17 and 18 show designs for the circuit pattern of Figure 16.
Fig. 26 is een dwarsdoorsnede door een bekende inrichting met bipolair lineair netwerk. De figuren 19-26 zijn eveneens dwarsdoorsneden, die de vervaardiging van deze inrichting weergeven. De diverse bewerkingsstappen en de construktie van het bekende bipolaire lineaire netwerk zullen thans worden beschreven.Fig. 26 is a cross section through a known bipolar linear network device. Figures 19-26 are also cross-sectional views showing the manufacture of this device. The various processing steps and the construction of the known bipolar linear network will now be described.
Volgens fig. 19 wordt in een oppervlak van een P-type substraat 1 uit silicium een n+-type ingebedde diffu-sielaag 2 gevormd, waarna het gehele oppervlak van het substraat 1 wordt bedekt met een n'-type epitaxiaallaag 3.According to Fig. 19, an n + type embedded diffusion layer 2 is formed in a surface of a P-type substrate 1 of silicon, after which the entire surface of the substrate 1 is covered with an n'-type epitaxial layer 3.
Volgens fig. 20 worden bepaalde delen van de epi-taxiaallaag 3 met een selectieve methode geoxideerd onder vorming van dikke isolerende oxidefilms 4, terwijl in andere gebieden van de laag dunne isolerende oxidefilms 5 worden gevormd. De isolerende films 5 hebben een dikte van 50-100 nm, terwijl de isolerende films 4 een dikte van 800-1500 nm hebben.According to FIG. 20, certain portions of the epitaxial layer 3 are oxidized by a selective method to form thick insulating oxide films 4, while thin regions of insulating oxide films 5 are formed in other regions of the layer. The insulating films 5 have a thickness of 50-100 nm, while the insulating films 4 have a thickness of 800-1500 nm.
Volgens fig. 21 worden in gebieden, omringd door de isolerende oxidefilms 4, een p+-type elementafscheidingslaag 6 en een p+-type basislaag 7 gevormd. Door chemisch opdampen bij lage druk en 500-700eC wordt vervolgens op de isolerende films 4 en 5 een film 8 uit polykristallijn silicium met een dikte van ca. 50-500 nm afgezet. In de film 8 van polysili-cium worden verontreinigingen van het n-type of het p-type ingevoerd, bijv. door diffusie of door ioninplanting, waardoor de weerstand van de polysiliciumfilm 8 in het gebied tussen enkele tienden Ω/Ο en enkele honderden kn/Q terecht komt.According to Fig. 21, in regions surrounded by the insulating oxide films 4, a p + type element separation layer 6 and a p + type base layer 7 are formed. Subsequently, a film 8 of polycrystalline silicon with a thickness of about 50-500 nm is deposited on the insulating films 4 and 5 by chemical evaporation at low pressure and 500-700 ° C. In the film 8 of polysilicon, impurities of the n-type or the p-type are introduced, e.g. by diffusion or by ion implantation, so that the resistance of the polysilicon film 8 in the range between several tenths Ω / Ο and several hundred kn / Q ends up.
Volgens fig. 23 wordt met fotolithografische methoden een fotolakpatroon 9 op de film 8 van polysilicium gevormd. Onder gebruikmaking van dit lakpatroon 9 als masker wordt het ongewenste deel van de film 8 met behulp van Freongas weggeëtst, zodat op de dunne isolerende oxidefilm 5 een eerste weerstandsfilm 8b van polysilicium, en op de dikke isolerende oxidefilm 4 een tweede weerstandsfilm 8a van polysilicium ontstaat. Daarna wordt het fotolakpatroon 9 verwijderd.According to Fig. 23, a photoresist pattern 9 is formed on the polysilicon film 8 by photolithographic methods. Using this lacquer pattern 9 as a mask, the unwanted part of the film 8 is etched away with the aid of Freon gas, so that on the thin insulating oxide film 5 a first resistance film 8b of polysilicon, and on the thick insulating oxide film 4 a second resistance film 8a of polysilicon is formed . The photoresist pattern 9 is then removed.
Volgens fig. 24 wordt door chemisch opdampen op het hele oppervlak van het substraat 1 een isolerende oxidefilm 10 afgezet. Met behulp van fotolithografische methoden en etsmethoden worden de isolerende oxidefilm 10 en de dunne isolerende oxidefilm 5 in het emittergebied en het collec-torgebied van de bipolaire transistor selectief verwijderd. Daarna worden door diffusie verontreinigingen van het n-type ingebracht ter vorming van een n+-type emitterlaag 11a en een n+-type collectorlaag 11b.According to Fig. 24, an insulating oxide film 10 is deposited on the entire surface of the substrate 1 by chemical evaporation. Using photolithographic methods and etching methods, the insulating oxide film 10 and the thin insulating oxide film 5 in the emitter region and the collector region of the bipolar transistor are selectively removed. Then, n-type impurities are introduced by diffusion to form an n + type emitter layer 11a and an n + type collector layer 11b.
Volgens fig. 25 worden in de isolerende oxidefilm 10 door fotolithografie en etsen openingen gevormd die resp.According to FIG. 25, apertures are formed in the insulating oxide film 10 by photolithography and etching.
tot de basislaag 7 van het type p+, de eerste weerstandsfilm 8a en de tweede weerstandsfilm 8b van polysilicium reiken. Vervolgens worden elektroden van metaal aangebracht, die via deze openingen aansluiten op resp. de emitterlaag 11a (n+), de basislaag 7 (p+), de collectorlaag 11b (n+), de eerste weerstandsfilm 8b en de tweede weerstandsfilm 8a van polysilicium.to the p + type base layer 7, the first resist film 8a and the second resist film 8b of polysilicon. Electrodes of metal are then applied, which connect through these openings to resp. the emitter layer 11a (n +), the base layer 7 (p +), the collector layer 11b (n +), the first resist film 8b and the second resist film 8a of polysilicon.
Volgens fig. 26 wordt over het gehele oppervlak van het substraat 1 een film 13 van plasma-nitride als beschermende film aangebracht. Dit geschiedt door chemisch opdampen (aangevuld met lage-temperatuurplasma) bij een temperatuur van 250-400°C onder gebruikmaking van een gas van SiH4+NH3.According to Fig. 26, a film 13 of plasma nitride as a protective film is applied over the entire surface of the substrate 1. This is done by chemical vapor deposition (supplemented with low temperature plasma) at a temperature of 250-400 ° C using a gas of SiH4 + NH3.
De opgebrachte film van plasma-nitride bevat een grote hoeveelheid waterstofionen (H+).The applied plasma nitride film contains a large amount of hydrogen ions (H +).
Waar de nitridefilm 13 op een verbindingsstrook ligt, wordt deze film door fotolithografie en etsen verwijderd teneinde de verbindingsstrook vrij te leggen. Na een daaropvolgende warmtebehandeling bij 350-450"C en een reeks vervaardigingstrappen van de halfgeleiderinrichting, is de halfgeleiderinrichting voltooid.Where the nitride film 13 is on a bonding strip, this film is removed by photolithography and etching to expose the bonding strip. After a subsequent heat treatment at 350-450 ° C and a series of semiconductor device manufacturing steps, the semiconductor device is completed.
In het bekende bipolaire lineaire netwerk van de zojuist beschreven constructie treden een aantal problemen op, die thans zullen worden beschreven.A number of problems arise in the known bipolar linear network of the construction just described, which will now be described.
Fig. 27 laat het gedeelte van fig. 26, waarin de beide weerstandsfilms 8b en 8a van polysilicium voorkomen, op grotere schaal zien.Fig. 27 shows the part of FIG. 26, in which the two polysilicon resistance films 8b and 8a are present, on a larger scale.
Als de warmtebehandeling wordt toegepast op de film 13 van plasmanitride, zullen waterstofionen vanuit deze film 13 naar de korrelgrenzen in de beide weerstandsfilm 8b en 8a van polysilicium trekken. De hoeveelheden waterstofionen die van bovenaf naar de weerstandsfilms 8b en 8a gaan, zijn nagenoeg gelijk aan elkaar, maar de hoeveelheden waterstofi-onen die van onderen af naar de weerstandsfilm 8b en 8a gaan, verschillen van elkaar. Onder de eerste weerstandsfilm 8b bevindt zich namelijk een dunne isolerende film 5, terwijl zich onder de tweede weerstandsfilm 8a een dikke isolerende film 4 bevindt. Via deze dikke isolerende film 4 gaat een grotere hoeveelheid waterstofionen naar de tweede weer- standsfilm 8a. Als gevolg daarvan is de weerstand RA van de tweede weerstandsfilm 8a lager dan de weerstand RB van de eerste weerstandsfilm 8b. In het algemeen is de weerstand RA ca. 10% lager dan de weerstand RB.When the heat treatment is applied to the plasma nitride film 13, hydrogen ions from this film 13 will draw to the grain boundaries in both the polysilicon resistance film 8b and 8a. The amounts of hydrogen ions going to the resist films 8b and 8a from above are substantially the same, but the amounts of hydrogen ions going to the resist films 8b and 8a from below are different. Namely, under the first resistance film 8b there is a thin insulating film 5, while under the second resistance film 8a there is a thick insulating film 4. Via this thick insulating film 4, a larger amount of hydrogen ions goes to the second resistance film 8a. As a result, the resistance RA of the second resistance film 8a is lower than the resistance RB of the first resistance film 8b. In general, the resistance RA is about 10% lower than the resistance RB.
Zoals gezegd, is de uitgaande spanning V0 van de schakeling met constante spanning afhankelijk van de weerstanden Ra en Rb en van de voorwaartse spanning VBE van de transistor. Als nu de hoeveelheden aangevoerde waterstofionen van elkaar verschillen zullen de weerstanden RA en RB ongelijk veranderen, zodat de in het ontwerp bedoelde uit-gangsspanning V0 niet kan worden verkregen.As mentioned, the output voltage V0 of the constant voltage circuit depends on the resistors Ra and Rb and on the forward voltage VBE of the transistor. If the amounts of hydrogen ions supplied differ from each other, the resistors RA and RB will change unevenly, so that the output voltage V0 referred to in the design cannot be obtained.
De uitvinding beoogt nu een halfgeleiderinrichting te leveren die twee weerstandsfilms uit polykristallijn silicium bevat en zodanig verbeterd is dat de weerstanden van deze weerstandsfilms aan elkaar gelijk zijn, zelfs als de isolerende films onder deze weerstandsfilms een verschillende dikte hebben, mits zij hetzelfde patroon vertonen.The object of the invention is now to provide a semiconductor device which contains two polycrystalline silicon resist films and which has been improved in such a way that the resistances of these resist films are equal to each other, even if the insulating films under these resist films have a different thickness, provided they have the same pattern.
Een ander doel van de uitvinding is het leveren van een verbeterd bipolair lineair netwerk, waarin de bij het ontwerp beoogde uitgangsspanning kan worden verkregen.Another object of the invention is to provide an improved bipolar linear network in which the design output voltage intended for the design can be obtained.
Verder beoogt de uitvinding een geschikte methode voor het maken van een dergelijke halfgeleiderinrichting te verschaffen.Another object of the invention is to provide a suitable method for making such a semiconductor device.
Een extra oogmerk van de uitvinding is het leveren van een sterke hechting tussen een film van polykristallijn silicium en een daaronder liggende film van siliciumnitride, alsmede het maken van een weerstandsfilm uit polysilicium met gelijkmatige filmdikte en grote nauwkeurigheid van dimensies.An additional object of the invention is to provide a strong bond between a polycrystalline silicon film and an underlying silicon nitride film, as well as making a polysilicon resistance film with uniform film thickness and high dimensional accuracy.
De uitvinding verschaft in de eerste plaats een halgeleiderinrichting, waarin op een halfgeleidersubstraat naast elkaar twee weerstandselementen zijn opgebouwd, elk achtereenvolgens bestaande uit een isolerende oxidefilm, een weerstandsfilm van polykristallijn silicium en een elektrisch met die weerstandsfilm verbonden elektrode, het geheel overdekt door een isolerende beschermingsfilm, waarbij de isolerende oxidefilm van het tweede weerstandselement doorloopt naar de isolerende oxidefilm van het eerste weer- standselement en een grotere dikte dan die eerste film heeft, gekenmerkt door het feit dat films voor het onderscheppen van waterstofionen zijn aangebracht: - tussen de weerstandsfilm en de daaronder liggende isolerende oxidefilm in elk weerstandselement (zie fig. 2), of - over de beide isolerende oxidefilms en de beide weer-standsfilms heen onder openlating van vensters voor het aanbrengen van de beide elektroden (zie fig. 4), of - over een derde isolerende oxidefilm die tussen en naast de beide weerstandselementen ligt, onder openlating van vensters voor het aanbrengen van de beide elektroden (zie fig.Firstly, the invention provides a semiconductor device in which two resistance elements are built up next to each other on a semiconductor substrate, each consisting successively of an insulating oxide film, a resistance film of polycrystalline silicon and an electrode electrically connected to said resistance film, all covered by an insulating protective film. the insulating oxide film of the second resistance element extending to the insulating oxide film of the first resistance element and having a greater thickness than that first film, characterized by the fact that films for intercepting hydrogen ions are arranged: - between the resistance film and the underlying insulating oxide film in each resistance element (see fig. 2), or - over the two insulating oxide films and the two resistance films, leaving windows for applying the two electrodes (see fig. 4), or - over a third insulating oxide film which is between e n is next to the two resistance elements, leaving windows for applying the two electrodes (see fig.
6) .6).
Als de film voor het onderscheppen van waterstofionen tussen de weerstandsfilm en de daaronder liggende isolerende oxidefilm in elk weerstandselement is aangebracht, zal deze de waterstofionen onderscheppen die vanaf de onderzijde in de weerstandsfilms willen doordringen.If the hydrogen ion intercept film is interposed between the resist film and the underlying insulating oxide film in each resist element, it will intercept the hydrogen ions that want to penetrate the resist films from the bottom.
Als de film voor het onderscheppen van waterstofio-nen over de beide isolerende oxidefilms en de beide weerstandsfilms is aangebracht, kunnen geen waterstofionen vanuit de isolerende beschermingsfilm in de weerstandsfilms doordringen. In het geval dat de film voor het onderscheppen van waterstofionen over de derde isolerende oxidefilm ligt, worden de waterstofionen vanuit de isolerende beschermingsfilm tegengehouden en kunnen zij niet in de weerstandsfilms doordringen.When the film for intercepting hydrogen ions is applied over both the insulating oxide films and the two resistive films, hydrogen ions cannot penetrate from the insulating protective film into the resistive films. In the case where the hydrogen ion intercept film is over the third insulating oxide film, the hydrogen ions are retained from the insulating protective film and cannot penetrate into the resist films.
De uitvinding verschaft ook een werkwijze voor het maken van een halfgeleiderinrichting, waarbij men op een halfgeleidersubstraat naast elkaar twee isolerende oxidefilms opbouwt, waarvan de tweede oxidefilm doorloopt naar de eerste en een grotere dikte dan de eerste oxidefilm heeft, vervolgens een film van polysilicium over de beide isolerende oxidefilm aanbrengt en deze film omzet tot twee afzonderlijke weerstandsfilms gelegen op de beide isolerende oxidefilms, daarna twee elektroden in elektrisch contact met de weerstandsfilms brengt en het geheel afdekt met een isolerende beschermingsfilm, welke werkwijze gekenmerkt is doordat men na het aanbrengen van de film van polykristallijn silicium, in het benedendeel van die film een film van siliciumnitride vormt door implantatie van stikstofionen, gevolgd door een warmtebehandeling.The invention also provides a method of making a semiconductor device in which two insulating oxide films are built up side by side on a semiconductor substrate, the second oxide film of which extends to the first and has a greater thickness than the first oxide film, then a film of polysilicon over the apply both insulating oxide film and convert this film into two separate resistive films located on the two insulating oxide films, then bring two electrodes into electrical contact with the resistive films and cover the whole with an insulating protective film, which method is characterized in that after application of the film of polycrystalline silicon, in the lower part of that film forms a silicon nitride film by implantation of nitrogen ions, followed by a heat treatment.
Door deze vorming van de film van siliciumnitride in het benedengedeelte van de film uit polysiliciüm treedt een sterke hechting tussen beide films op, die in het eindprodukt behouden blijft.Due to this formation of the silicon nitride film in the lower portion of the polysilicon film, strong adhesion occurs between the two films, which is retained in the final product.
Daarnaast verschaft de uitvinding een werkwijze voor het maken van een halfgeleiderinrichting, waarbij men op een halfgeleidersubstraat naast elkaar twee isolerende oxide-films opbrengt waarvan de tweede oxidefilm doorloopt naar de eerste en een grotere dikte dan de eerste oxidefilm heeft, vervolgens op die oxidefilms afzonderlijke weerstandsfilms van polykristallijn silicium en ook elektroden aanbrengt, en het geheel overdekt met een isolerende beschermingsfilm, welke werkwijze gekenmerkt is doordat men na het opbrengen van de isolerende oxidefilms, afzonderlijke films van siliciumnitride daarop vormt, gevolgd door de weerstandsfilms van polykristallijn silicium, de elektroden en de isolerende beschermings film.In addition, the invention provides a method for making a semiconductor device, in which two insulating oxide films are deposited side by side on a semiconductor substrate, the second oxide film of which extends to the first and has a greater thickness than the first oxide film, then separate resistance films on those oxide films. of polycrystalline silicon and also electrodes, and completely covered with an insulating protective film, the method being characterized in that after applying the insulating oxide films, separate films of silicon nitride are formed thereon, followed by the resist films of polycrystalline silicon, the electrodes and the insulating protection film.
In dit geval worden de weerstandsfilms van polysili-cium selectief op de beide films van siliciumnitride gevormd, zodat een halfgeleiderinrichting met een gelijkmatige filmdikte en een grote betrouwbaarheid van dimensies wordt verkregen.In this case, the polysilicon resistive films are selectively formed on the two silicon nitride films, so that a semiconductor device having a uniform film thickness and high dimensional reliability is obtained.
De uitvinding wordt nader geïllustreerd door de bijgaande tekeningen.The invention is further illustrated by the accompanying drawings.
Fig. 1, 3 en 5 tonen drie uitvoeringsvormen van de halfgeleiderinrichting volgens de uitvinding, gezien in dwarsdoorsnede.Fig. 1, 3 and 5 show three embodiments of the semiconductor device according to the invention, seen in cross section.
Fig. 2, 4 en 6 geven een deel van de halfgeleidêrin-richtingen uit fig. 1, 3 en 5 (met de beide weerstandsele-menten) op grotere schaal weer.Fig. 2, 4 and 6 show part of the semiconductor directions of Figs. 1, 3 and 5 (with the two resistance elements) on a larger scale.
Fig. 7-12 laten zes bewerkingsstappen bij een vervaardigingswerkwijze volgens de uitvinding zien.Fig. 7-12 show six processing steps in a manufacturing method according to the invention.
Fig. 13-15 laten drie bewerkingsstappen bij een andere vervaardigingswijze volgens de uitvinding zien.Fig. 13-15 show three processing steps in another manufacturing method according to the invention.
Fig. 16 geeft een voorbeeld van een schakeling met constante spanning, die gebruikt wordt in een bipolair lineair netwerk.Fig. 16 gives an example of a constant voltage circuit used in a bipolar linear network.
Fig. 17 en 18 geven twee voorbeelden van een ontwerp voor een schakeling van fig. 16.Fig. 17 and 18 provide two examples of circuit design of FIG. 16.
Fig. 19-26 laten acht bewerkingsstappen voor het maken van een bekende halfgeleiderinrichting zien.Fig. 19-26 show eight processing steps for making a known semiconductor device.
Fig. 27 is een schets die het probleem met de bekende halfgeleiderinrichting aangeeft.Fig. 27 is a sketch indicating the problem with the known semiconductor device.
Aan de hand van de tekeningen zullen thans enkele uitvoeringsvormen worden beschreven.Some embodiments will now be described with reference to the drawings.
Fig. 1 laat een eerste uitvoeringsvorm van een halfgeleiderinrichting (bipolair lineair netwerk) volgens de uitvinding in dwarsdoorsnede zien. Deze inrichting is grotendeels gelijk aan die van fig. 26, waarbij dezelfde onderdelen ook met dezelfde verwijzingscijfers zijn aangeduid. De inrichting verschilt echter van die uit fig. 26 doordat films 21 voor het onderscheppen van waterstofionen tussen de weerstandsfilm (8b, 8a) en de daaronder liggende isolerende oxidefilm (5, 4) in elk weerstandselement zijn aangebracht.Fig. 1 shows a first embodiment of a semiconductor device (bipolar linear network) according to the invention in cross section. This device is largely similar to that of Fig. 26, the same parts also being designated with the same reference numerals. However, the device differs from that of Fig. 26 in that hydrogen ion intercept films 21 are disposed between the resist film (8b, 8a) and the underlying insulating oxide film (5, 4) in each resist element.
Deze films 21 voor het onderscheppen van waterstofi-onen zijn bijv. films van siliciumnitride, die door chemisch opdampen bij lage druk zijn gevormd.These hydrogen ion intercept films 21 are, for example, silicon nitride films formed by low pressure chemical vapor deposition.
Fig. 2 laat een gedeelte van de inrichting van fig.Fig. 2 shows part of the device of FIG.
1 (met de beide weerstandselementen) op grotere schaal zien. Men ziet de beide weerstandsfilms 8b, 8a en de beide elektroden 12b, 12a.1 (with both resistance elements) on a larger scale. The two resistance films 8b, 8a and the two electrodes 12b, 12a are seen.
Blijkens fig. 2 zijn onder de weerstandsfilms 8a, 8b van polysilicium films 2la, 21b voor het onderscheppen van waterstofionen aangebracht, zodat de waterstofionen die vanuit de isolerende beschermingsfilm 13 omlaag en dan omhoog trekken, door de films 21 worden onderschept. Aangezien de hoeveelheden waterstofionen die in de weerstandsfilms 8a, 8b trekken, aan elkaar gelijk zijn, ontstaat geen verschil tussen de weerstanden RA en Rg. Zelfs in een schakeling met constante spanning, die een ontwerp van fig. 18 vertoont, kan een uitgaande spanning gelijk aan de ontworpen · waarde worden verkregen.As shown in FIG. 2, under the resist films 8a, 8b of polysilicon films 2la, 21b are intercepted for hydrogen ions, so that the hydrogen ions that pull down and then up from the insulating protective film 13 are intercepted by the films 21. Since the amounts of hydrogen ions pulling in the resist films 8a, 8b are equal, no difference arises between the resistors RA and Rg. Even in a constant voltage circuit exhibiting a design of FIG. 18, an output voltage equal to the designed value can be obtained.
Fig. 3 is een dwarsdoorsnede van een halfgeleiderin-richting volgens een tweede uitvoeringsvorm van de uitvinding. Deze inrichting komt grotendeels overeen met die van fig. 26, waarbij gelijke onderdelen weer met gelijke verwij-zingscijfers zijn aangegeven. De inrichting van fig. 3 onderscheidt zich echter van die uit fig. 26 doordat over de beide isolerende oxidefilms 5, 4 en de beide weerstandsfilms 8b, 8a, een film 21 voor het onderscheppen van waterstofionen is aangebracht. Deze film kan uit siliciumnitride bestaan en door chemisch opdampen zijn gevormd.Fig. 3 is a cross-sectional view of a semiconductor device according to a second embodiment of the invention. This arrangement largely corresponds to that of Fig. 26, the same parts again being indicated with the same reference numerals. However, the device of Fig. 3 differs from that of Fig. 26 in that a film 21 for intercepting hydrogen ions is provided over the two insulating oxide films 5, 4 and the two resistance films 8b, 8a. This film may consist of silicon nitride and be formed by chemical vapor deposition.
Fig. 4 laat een deel van de inrichting van fig. 2 (met de beide weerstandselementen) op grotere schaal zien.Fig. 4 shows part of the device of FIG. 2 (with the two resistance elements) on a larger scale.
In deze uitvoeringsvorm zorgt de film 21 voor een volledige onderschepping van de waterstofionen die van bovenaf in de weerstandsfilms 8a, 8b willen doordringen. Zodoende ontstaat geen verschil tussen de weerstanden RB en RA van de weerstandsfilms 8b, 8a.In this embodiment, the film 21 completely intercepts the hydrogen ions that want to penetrate into the resist films 8a, 8b from above. Thus, no difference arises between the resistors RB and RA of the resist films 8b, 8a.
Fig. 5 is een dwarsdoorsnede door een halfgeleider-inrichting volgens een derde uitvoeringsvorm van de uitvinding. Deze uitvoeringsvorm is grotendeels gelijk aan die van fig. 26, maar verschilt daarvan doordat een film 21 voor het onderscheppen van waterstofionen over de isolerende oxide-film 10 is aangebracht. Deze film 21 kan eveneens uit siliciumnitride bestaan en door chemisch opdampen bij lage druk zijn opgebracht.Fig. 5 is a cross section through a semiconductor device according to a third embodiment of the invention. This embodiment is largely similar to that of Fig. 26, but differs in that a hydrogen ion intercept film 21 is applied over the insulating oxide film 10. This film 21 can also consist of silicon nitride and can be applied by chemical evaporation at low pressure.
Fig. 6 laat een deel van de inrichting van fig. 5 (met de beide weerstandselementen) op grotere schaal zien. Aangezien de film 21 uit siliciumnitride op de isolerende oxidefilm 10 is aangebracht, worden waterstofionen die van bovenaf in de weerstandsfilms 8a, 8b willen doordringen, volledig onderschep. Daardoor ontstaat geen verschil tussen de weerstanden RB en RA van de beide weerstandselementen.Fig. 6 shows part of the device of FIG. 5 (with the two resistance elements) on a larger scale. Since the silicon nitride film 21 is applied to the insulating oxide film 10, hydrogen ions that want to penetrate into the resist films 8a, 8b from above are completely intercepted. As a result, no difference arises between the resistors RB and RA of the two resistance elements.
Aan de hand van figuren 7-12 zal thans een methode voor het maken van de halfgeleiderinrichting van fig. 1 i worden beschreven.A method of making the semiconductor device of Figure 11 will now be described with reference to Figures 7-12.
in fig. 7 ziet men een substraat 1 van p-type silicium, waarop een verborgen diffusielaag 2 van het n+-type, een epitaxiale laag 3 van het n'-type, een dikke isolerende oxidefilm 4, een dunne isolerende oxidefilm 5, een elexnent-afscheidende laag 6 van het p+-type en een basislaag 7 van het p+-type zijn aangebracht.Fig. 7 shows a substrate 1 of p-type silicon, on which a hidden diffusion layer 2 of the n + type, an epitaxial layer 3 of the n 'type, a thick insulating oxide film 4, a thin insulating oxide film 5, a The p + type separating layer 6 and a p + type base layer 7 are provided.
Volgens fig. 8 wordt over het geheel van deze lagen door opdampen bij lage druk een laag 8 uit polykristallijn silicium aangebracht. Bij het bepalen van de filmdikte van deze laag wordt rekening gehouden met het feit dat het ondergedeelte van deze laag later in een film van silicium-nitride met een dikte van 30-100 nm moet worden omgezet.According to FIG. 8, a layer 8 of polycrystalline silicon is applied to all these layers by evaporation at low pressure. When determining the film thickness of this layer, it is taken into account that the lower part of this layer must later be converted into a silicon nitride film with a thickness of 30-100 nm.
Volgens fig. 9 worden verontreinigingen door implantatie in de film 8 van polysilicium aangebracht teneinde te zorgen dat deze laag 8 een weerstand heeft in het gebied tussen enkele tienden Ω/C en enkele honderden kh/Π .Referring to FIG. 9, impurities are implanted into the polysilicon film 8 to ensure that this layer 8 has a resistance in the range between a few tenths Ω / C and several hundred kh / Π.
Volgens fig. 10 worden N+-ionen door implantatie met een energie van 500 keV - 5MeV via het hoofdoppervlak in de laag 8 van polysilicium ingevoerd. Deze stikstofionen komen in het benedengedeelte van de laag 8 terecht.According to FIG. 10, N + ions are introduced through implantation with an energy of 500 keV - 5MeV through the major surface into the layer 8 of polysilicon. These nitrogen ions enter the lower part of the layer 8.
Volgens fig. 11 wordt het benedengedeelte van de laag 8 onderworpen aan een warmtebehandeling bij 500-850°C zodat deze wordt omgezet in een film 21 van siliciumnitride. De film 21 heeft een dikte van 30-100 nm. Door deze methode heeft het grensvlak tussen de laag 8 en de film 21 een stabiele structuur, waardoor een sterke hechtkracht optreedt. Bij de stand der techniek zijn voor het vormen van de lagenstructuur uit films van polysilicium en siliciumnitride steeds twee stappen nodig, namelijk het aanbrengen van de siliciumnitridefilm en het aanbrengen van de film uit polysilicium. Daarbij geraken gemakkelijk verontreinigingen opgesloten in het grensvlak tussen de beide films of treedt gemakkelijk een scheiding tussen de films op. Met de methode volgens de beschreven uitvoeringsvorm kunnen deze nadelen echter worden vermeden.According to FIG. 11, the lower portion of the layer 8 is subjected to a heat treatment at 500-850 ° C so that it is converted into a silicon nitride film 21. The film 21 has a thickness of 30-100 nm. Due to this method, the interface between the layer 8 and the film 21 has a stable structure, resulting in a strong adhesive force. The prior art always requires two steps to form the layer structure from films of polysilicon and silicon nitride, namely the application of the silicon nitride film and the application of the film of polysilicon. In this way, impurities easily become trapped in the interface between the two films or a separation between the films easily occurs. However, these disadvantages can be avoided with the method according to the described embodiment.
Volgens fig. 12 wordt op de film 8 van polysilicium een patroon 100 van fotolak gevormd. Vervolgens wordt de laag 8 van polysilicium anisotroop geëtst met SF6 of CC14-gas onder gebruikmaking van het fotolakpatroon 100 als masker. Daarna wordt het reagerende gas vervangen en wordt de film 21 uit siliciumnitride geëtst met een gasplasma uit CF4+O2. Bij deze methode behoeft men alleen de gassen te verwisselen, zodat de etsprocessen weinig tijd en moeite vergen en zodat een weerstandsfilm met zeer nauwkeurige dimensies kan worden verkregen. Daarna worden soortgelijke stappen als in de figuren 24-26 uitgevoerd, waardoor de halfgeleiderinrichting van fig. 1 wordt verkregen.According to FIG. 12, a pattern 100 of photoresist is formed on the polysilicon film 8. Subsequently, the polysilicon layer 8 is anisotropically etched with SF6 or CC14 gas using the photoresist pattern 100 as the mask. Then, the reacting gas is replaced and the silicon nitride film 21 is etched with a gas plasma from CF4 + O2. In this method, it is only necessary to exchange the gases, so that the etching processes require little time and effort and so that a resistance film with very accurate dimensions can be obtained. Thereafter, steps similar to those in Figures 24-26 are performed, thereby obtaining the semiconductor device of Figure 1.
De figuren 13-15 tonen de voornaamste stappen bij een andere vervaardigingswijze van een halfgeleiderinrichting van fig. 1.Figures 13-15 show the main steps in another manufacturing method of a semiconductor device of Figure 1.
Volgens fig. 13 gaat men uit van een substraat 1 van P-type silicium; waarop een verborgen diffusielaag 2 van het n+-type, een epitaxiale laag 3 van het n’-type, een dikke isolerende oxidefilm 4, een dunne isolerende oxidefilm 5, een elementbegrenzende laag 6 van het p+-type en een basislaag 7 van het p+-type zijn gevormd.According to FIG. 13, a substrate 1 of P-type silicon is used; on which a hidden diffusion layer 2 of the n + type, an epitaxial layer 3 of the n 'type, a thick insulating oxide film 4, a thin insulating oxide film 5, an element-limiting layer 6 of the p + type and a base layer 7 of the p + type are formed.
Volgens fig. 14 wordt over het gehele oppervlak van de structuur een film 21 uit siliciumnitride gevormd door chemisch opdampen bij lage druk. Deze film 21 van siliciumnitride wordt dan van een masker voorzien en geëtst ter vorming van een patroon daarin.According to FIG. 14, a silicon nitride film 21 is formed over the entire surface of the structure by low pressure chemical vapor deposition. This silicon nitride film 21 is then masked and etched to form a pattern therein.
Volgens fig. 15 worden de films 8a en 8b van polysi-licium door selectieve groei op de film 21 van siliciumnitride gevormd. Deze selectieve vorming van de films uit polysilicium wordt bewerkstelligd door gebruik van een siliciummateriaal dat een halogeen zoals chloor of broom bevat en door gebruikmaking van een verschil in vormings-energie tussen een siliciumkern op de film 21 van siliciumnitride en een siliciumkern op de isolerende oxidefilms 4 en 5. Daarna wordt een verontreiniging in de beide weerstands-films 8b, 8a aangebracht, zodat zij de gewenste weerstand verkrijgen. Vervolgens worden soortgelijke bewerkingsstappen uitgevoerd als in de figuren 24-26, waardoor de halfgeleiderinrichting van fig. 1 wordt verkregen. Dankzij deze methode zullen de beide weerstandsfilms een gelijkmatige filmdikte en een grote nauwkeurigheid van dimensies hebben.According to FIG. 15, the films 8a and 8b of polysilicon are formed by selective growth on the film 21 of silicon nitride. This selective formation of the polysilicon films is accomplished by using a silicon material containing a halogen such as chlorine or bromine and by using a difference in forming energy between a silicon core on the silicon nitride film 21 and a silicon core on the insulating oxide films 4 and 5. Subsequently, an impurity is applied to both resistance films 8b, 8a so that they obtain the desired resistance. Subsequently, similar processing steps as in Figures 24-26 are performed, whereby the semiconductor device of Figure 1 is obtained. Thanks to this method, both resistance films will have a uniform film thickness and high dimensional accuracy.
In de halfgeleiderinrichting volgens de eerste uitvoeringsvorm (fig. 1 en 2) bevindt de film voor het onderscheppen van waterstofionen zich tussen de isolerende oxidefilm en de weerstandsfilm van elk weerstandselement, zodat de waterstofionen die uit de isolerende beschermings-film treden en omhoog willen bewegen, worden tegengehouden. Er ontstaat dan geen verschil tussen de weerstanden van de beide weerstandsfilms. Zelfs als de isolerende oxidefilms onder de weerstandsfilms van verschillende dikte zijn, hebben zij een gelijke weerstand, mits de weerstandsfilms hetzelfde patroon vertonen. Als gevolg daarvan is de uit-gangsspanning van de halfgeleiderinrichting gelijk aan de oorspronkelijk beoogde waarde.In the semiconductor device according to the first embodiment (FIGS. 1 and 2), the hydrogen ion intercept film is sandwiched between the insulating oxide film and the resist film of each resistive element so that the hydrogen ions exiting the insulating protective film and want to move upward, are stopped. There is then no difference between the resistances of the two resistance films. Even if the insulating oxide films under the resistance films are of different thickness, they have equal resistance, provided that the resistance films show the same pattern. As a result, the output voltage of the semiconductor device is equal to the originally intended value.
In een halfgeleiderinrichting volgens de tweede uitvoeringsvorm (fig. 3 en 4) is de film voor het onderscheppen van waterstofionen over de beide isolerende oxidefilms en de beide weerstandsfilms heen aangebracht, zodat waterstofionen die van bovenaf naar de weerstandsfilms trekken, volledig worden onderschept. Als gevolg daarvan treedt geen verschil op tussen de weerstandswaarden van de beide weerstandsfilms. De beoogde uitgangsspanning kan zodoende worden verkregen.In a semiconductor device according to the second embodiment (FIGS. 3 and 4), the hydrogen ion intercept film is disposed over the two insulating oxide films and the two resist films so that hydrogen ions that draw to the resist films from above are completely intercepted. As a result, no difference occurs between the resistance values of the two resistance films. The intended output voltage can thus be obtained.
In de halfgeleiderinrichting volgens de derde uitvoeringsvorm van de uitvinding (fig. 5 en 6) is de film voor het onderscheppen van waterstofionen over de derde isolerende oxidefilm heen aangebracht, welke tussen en naast de beide weerstandselementen ligt en de beide weerstandsfilms gedeeltelijk bedekt. Waterstofionen die van bovenaf naar de weerstandsfilms trekken worden zodoende volledig onderschept. Als gevolg daarvan treedt geen verschil op tussen de weerstandswaarden van de beide weerstandsfilms.In the semiconductor device according to the third embodiment of the invention (FIGS. 5 and 6), the hydrogen ion intercept film is disposed over the third insulating oxide film, which is between and adjacent to the two resistive elements and partially covers the two resistive films. Hydrogen ions that draw to the resistance films from above are thus completely intercepted. As a result, no difference occurs between the resistance values of the two resistance films.
Bij de vervaardigingswijze die in fig. 7-12 is getoond worden stikstofionen in het benedengedeelte van de film uit polysilicium geïmplanteerd, waarna daarop een warmtebehandeling wordt toegepast, zodat een film van sili-ciumnitride in dat benedengedeelte van de polysiliciumfilm ontstaat. Dit levert een halfgeleiderinrichting waarin het grensvlak tussen de films van polysilicium en van silicium-nitride stabiel is en een sterke hechtkracht tussen deze films optreedt.In the manufacturing method shown in Figs. 7-12, nitrogen ions are implanted into the lower portion of the polysilicon film, after which heat treatment is applied, to form a silicon nitride film in that lower portion of the polysilicon film. This provides a semiconductor device in which the interface between the polysilicon and silicon nitride films is stable and a strong bonding force occurs between these films.
Λ A *f ΛΛ A * f Λ
Bij de vervaardigingswijze van fig. 13-15 worden de beide weerstandsfilms van polysilicium door selectieve groei aangebracht op films van siliciumnitride, die zich op de beide isolerende oxidefilms bevinden. Zodoende krijgen de weerstandsfilms een gelijkmatige filmdikte en betrouwbare dimensies.In the manufacturing method of FIGS. 13-15, the two polysilicon resistive films are applied by selective growth to silicon nitride films located on both insulating oxide films. Thus, the resist films have a uniform film thickness and reliable dimensions.
Claims (7)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4127609A JP2748070B2 (en) | 1992-05-20 | 1992-05-20 | Semiconductor device and manufacturing method thereof |
| JP12760992 | 1992-05-20 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| NL9202131A true NL9202131A (en) | 1993-12-16 |
| NL193764B NL193764B (en) | 2000-05-01 |
| NL193764C NL193764C (en) | 2000-09-04 |
Family
ID=14964323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL9202131A NL193764C (en) | 1992-05-20 | 1992-12-09 | Semiconductor device and method for making it. |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5327224A (en) |
| JP (1) | JP2748070B2 (en) |
| DE (1) | DE4240565C2 (en) |
| NL (1) | NL193764C (en) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5872049A (en) * | 1996-06-19 | 1999-02-16 | Advanced Micro Devices, Inc. | Nitrogenated gate structure for improved transistor performance and method for making same |
| JPH10163429A (en) * | 1996-11-29 | 1998-06-19 | Mitsubishi Electric Corp | Semiconductor device |
| US5937303A (en) * | 1997-10-29 | 1999-08-10 | Advanced Micro Devices | High dielectric constant gate dielectric integrated with nitrogenated gate electrode |
| JP3214445B2 (en) * | 1998-05-21 | 2001-10-02 | 日本電気株式会社 | Method for manufacturing semiconductor device |
| US6156603A (en) * | 1998-12-01 | 2000-12-05 | United Mircroelectronics Corp. | Manufacturing method for reducing the thickness of a dielectric layer |
| US6069063A (en) * | 1999-04-01 | 2000-05-30 | Taiwan Semiconductor Manufacturing Company | Method to form polysilicon resistors shielded from hydrogen intrusion |
| US6483144B2 (en) * | 1999-11-30 | 2002-11-19 | Agere Systems Guardian Corp. | Semiconductor device having self-aligned contact and landing pad structure and method of forming same |
| US6949143B1 (en) * | 1999-12-15 | 2005-09-27 | Applied Materials, Inc. | Dual substrate loadlock process equipment |
| US7115532B2 (en) * | 2003-09-05 | 2006-10-03 | Micron Technolgoy, Inc. | Methods of forming patterned photoresist layers over semiconductor substrates |
| JP4784595B2 (en) * | 2007-12-21 | 2011-10-05 | 株式会社デンソー | Bipolar semiconductor device manufacturing method |
| US9646886B1 (en) * | 2015-12-30 | 2017-05-09 | International Business Machines Corporation | Tailored silicon layers for transistor multi-gate control |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0316165A (en) * | 1989-03-09 | 1991-01-24 | Fujitsu Ltd | Semiconductor device |
| JPH0370170A (en) * | 1989-08-10 | 1991-03-26 | Oki Electric Ind Co Ltd | Method of making semiconductor element |
| EP0463174A1 (en) * | 1989-12-26 | 1992-01-02 | Sony Corporation | Method of manufacturing semiconductor device |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4010290A (en) * | 1971-09-22 | 1977-03-01 | Motorola, Inc. | Method of fabricating an ensulated gate field-effect device |
| US4455737A (en) * | 1978-05-26 | 1984-06-26 | Rockwell International Corporation | Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines |
| US4212684A (en) * | 1978-11-20 | 1980-07-15 | Ncr Corporation | CISFET Processing including simultaneous doping of silicon components and FET channels |
| JPS607389B2 (en) * | 1978-12-26 | 1985-02-23 | 超エル・エス・アイ技術研究組合 | Manufacturing method of semiconductor device |
| US4466172A (en) * | 1979-01-08 | 1984-08-21 | American Microsystems, Inc. | Method for fabricating MOS device with self-aligned contacts |
| US4370798A (en) * | 1979-06-15 | 1983-02-01 | Texas Instruments Incorporated | Interlevel insulator for integrated circuit with implanted resistor element in second-level polycrystalline silicon |
| JPS5624148U (en) * | 1979-08-01 | 1981-03-04 | ||
| US4653026A (en) * | 1981-08-12 | 1987-03-24 | Hitachi, Ltd. | Nonvolatile memory device or a single crystal silicon film |
| US4466177A (en) * | 1983-06-30 | 1984-08-21 | International Business Machines Corporation | Storage capacitor optimization for one device FET dynamic RAM cell |
| DE3569172D1 (en) * | 1984-08-23 | 1989-05-03 | Toshiba Kk | Semiconductor memory device having a polycrystalline silicon layer |
| JPS63155755A (en) * | 1986-12-19 | 1988-06-28 | Sony Corp | Manufacture of semiconductor device |
| JPS63248157A (en) * | 1987-04-02 | 1988-10-14 | Nec Corp | Manufacture of semiconductor device |
| KR920002350B1 (en) * | 1987-05-21 | 1992-03-21 | 마쯔시다덴기산교 가부시기가이샤 | Method of manufacturing semiconductor |
| JP2548957B2 (en) * | 1987-11-05 | 1996-10-30 | 富士通株式会社 | Method for manufacturing semiconductor memory device |
| US5214497A (en) * | 1988-05-25 | 1993-05-25 | Hitachi, Ltd. | Polycrystalline silicon resistor for use in a semiconductor integrated circuit having a memory device |
| JP2685498B2 (en) * | 1988-05-25 | 1997-12-03 | 株式会社日立製作所 | Semiconductor device |
| US5013692A (en) * | 1988-12-08 | 1991-05-07 | Sharp Kabushiki Kaisha | Process for preparing a silicon nitride insulating film for semiconductor memory device |
| US5047826A (en) * | 1989-06-30 | 1991-09-10 | Texas Instruments Incorporated | Gigaohm load resistor for BICMOS process |
| US5135882A (en) * | 1989-07-31 | 1992-08-04 | Micron Technology, Inc. | Technique for forming high-value inter-nodal coupling resistance for rad-hard applications in a double-poly, salicide process using local interconnect |
| US5250456A (en) * | 1991-09-13 | 1993-10-05 | Sgs-Thomson Microelectronics, Inc. | Method of forming an integrated circuit capacitor dielectric and a capacitor formed thereby |
| US5182627A (en) * | 1991-09-30 | 1993-01-26 | Sgs-Thomson Microelectronics, Inc. | Interconnect and resistor for integrated circuits |
| US5455069A (en) * | 1992-06-01 | 1995-10-03 | Motorola, Inc. | Method of improving layer uniformity in a CVD reactor |
-
1992
- 1992-05-20 JP JP4127609A patent/JP2748070B2/en not_active Expired - Fee Related
- 1992-10-14 US US07/960,650 patent/US5327224A/en not_active Expired - Lifetime
- 1992-12-02 DE DE4240565A patent/DE4240565C2/en not_active Expired - Fee Related
- 1992-12-09 NL NL9202131A patent/NL193764C/en not_active IP Right Cessation
-
1994
- 1994-05-23 US US08/247,425 patent/US5470764A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0316165A (en) * | 1989-03-09 | 1991-01-24 | Fujitsu Ltd | Semiconductor device |
| JPH0370170A (en) * | 1989-08-10 | 1991-03-26 | Oki Electric Ind Co Ltd | Method of making semiconductor element |
| EP0463174A1 (en) * | 1989-12-26 | 1992-01-02 | Sony Corporation | Method of manufacturing semiconductor device |
Non-Patent Citations (2)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 015, no. 135 (E-1052)4 April 1991 & JP-A-3 016 165 ( FUJITSU LTD. ) 24 Januari 1991 * |
| PATENT ABSTRACTS OF JAPAN vol. 015, no. 233 (E-1077)14 Juni 1991 & JP-A-3 070 170 ( OKI ELECTRIC IND CO LTD ) 26 Maart 1991 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US5327224A (en) | 1994-07-05 |
| NL193764C (en) | 2000-09-04 |
| NL193764B (en) | 2000-05-01 |
| DE4240565C2 (en) | 1995-12-14 |
| JP2748070B2 (en) | 1998-05-06 |
| DE4240565A1 (en) | 1993-11-25 |
| JPH05326849A (en) | 1993-12-10 |
| US5470764A (en) | 1995-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4677735A (en) | Method of providing buried contacts for N and P channel devices in an SOI-CMOS process using a single N+polycrystalline silicon layer | |
| US5292682A (en) | Method of making two-phase charge coupled device | |
| NL9202131A (en) | SEMICONDUCTOR DEVICE AND METHOD FOR MAKING THEREOF | |
| JPS6362272A (en) | Manufacture of semiconductor device | |
| JPH051623B2 (en) | ||
| EP0534872A1 (en) | Precision resistor and method of manufacturing | |
| US5808331A (en) | Monolithic semiconductor device having a microstructure and a transistor | |
| US6621404B1 (en) | Low temperature coefficient resistor | |
| US6215142B1 (en) | Analog semiconductor device and method of fabricating the same | |
| EP0057135B1 (en) | Low resistance schottky diode on polysilicon/metal-silicide | |
| US6140194A (en) | Method relating to the manufacture of a semiconductor component | |
| EP0084178B1 (en) | Resistive element formed in a semiconductor substrate | |
| JPS61140133A (en) | Manufacture of semiconductor device | |
| RU2110871C1 (en) | Precision integrated polysilicon resistor and process of its manufacture | |
| JP2901262B2 (en) | Manufacturing method of polysilicon resistance element | |
| JP2002033326A (en) | Semiconductor device and method for manufacturing the same | |
| JPS6195562A (en) | Manufacture of semiconductor device | |
| JP3483488B2 (en) | Method for manufacturing semiconductor device | |
| JPS5877256A (en) | Electrode structure of semiconductor device | |
| JPS61111573A (en) | Semiconductor device | |
| JPS59184556A (en) | Semiconductor integrated circuit | |
| JPS613470A (en) | Semiconductor device | |
| JPH0463545B2 (en) | ||
| JPH0817228B2 (en) | Method for manufacturing semiconductor device | |
| JPS6262473B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A1C | A request for examination has been filed | ||
| V1 | Lapsed because of non-payment of the annual fee |
Effective date: 20080701 |