NL8601415A - Semiconductor device with silicon substrate with sunken oxide layer - mfd. by forming oxide interlayer, overcoating with silicon nitride, etching, isotropic etching of oxide layer and applying nitride layer - Google Patents
Semiconductor device with silicon substrate with sunken oxide layer - mfd. by forming oxide interlayer, overcoating with silicon nitride, etching, isotropic etching of oxide layer and applying nitride layer Download PDFInfo
- Publication number
- NL8601415A NL8601415A NL8601415A NL8601415A NL8601415A NL 8601415 A NL8601415 A NL 8601415A NL 8601415 A NL8601415 A NL 8601415A NL 8601415 A NL8601415 A NL 8601415A NL 8601415 A NL8601415 A NL 8601415A
- Authority
- NL
- Netherlands
- Prior art keywords
- silicon nitride
- etching
- nitride layer
- layer
- oxide
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 229910052581 Si3N4 Inorganic materials 0.000 title claims description 37
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 title claims description 36
- 150000004767 nitrides Chemical class 0.000 title abstract description 12
- 239000010410 layer Substances 0.000 title abstract 10
- 239000011229 interlayer Substances 0.000 title abstract 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title description 6
- 229910052710 silicon Inorganic materials 0.000 title description 6
- 239000010703 silicon Substances 0.000 title description 6
- 238000000034 method Methods 0.000 claims abstract description 24
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 239000007788 liquid Substances 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 3
- 241000293849 Cordylanthus Species 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 240000004050 Pentaglottis sempervirens Species 0.000 description 1
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 238000009395 breeding Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
Description
«- i ΡΗΝ 11.770 1 N.V. Philips’ Gloeilampenfabrieken te Eindhoven "Werkwijze ter vervaardiging van een halfgeleiderinrichting”«- i ΡΗΝ 11,770 1 N.V. Philips" Incandescent lamp factories in Eindhoven "Process for the manufacture of a semiconductor device”
De uitvinding heeft betrekking op een werkwijze voor het vervaardigen van een halfgeleiderinrichting met een substraatgebied van éénkristallijn silicium bevattende een althans ten dele in het substraatgebied verzonken oxydepatroon, waarbij op een oppervlak van het 5 substraatgebied een dunne tussenlaag van siliciumoxyde en daarop een eerste siliciumnitridelaag wordt aangebracht, waarna de eerste sili-ciumnitridelaag in een gewenst patroon wordt geëtst, vervolgens de blootliggende delen van de tussenlaag worden verwijderd, daarna over het geheel een tweede, dunnere siliciumnitridelaag wordt aangebracht, 10 welke tweede siliciumnitridelaag door etsen wordt verwijderd totdat alleen een aan de tussenlaag grenzende rand ervan overblijft, en vervolgens door thermisch oxyderen in het onbedekte deel van het substraatgebied het verzonken oxydepatroon wordt gevormd.The invention relates to a method for manufacturing a semiconductor device with a substrate region of monocrystalline silicon containing an oxide pattern at least partly sunken in the substrate region, wherein a thin intermediate layer of silicon oxide is applied to a surface of the substrate region and a first silicon nitride layer thereon , after which the first silicon nitride layer is etched in a desired pattern, then the exposed parts of the intermediate layer are removed, then a second, thinner silicon nitride layer is applied overall, the second silicon nitride layer is removed by etching until only one on the intermediate layer adjacent edge thereof, and then the sunken oxide pattern is formed in the uncovered portion of the substrate region by thermal oxidation.
Een werkwijze van de beschreven soort is bekend uit het ar-15 tikel van Shibata in Japan Semiconductor Technology (JST) New, Vol. 2 No. 4, Augustus 1983» blz. 23-30.A method of the type described is known from the article of Shibata in Japan Semiconductor Technology (JST) New, Vol. 2 No. 4, August 1983, pages 23-30.
Bij de vervaardiging van geïntegreerde halfgeleiderschake-lingen wordt voor isolatiedoeleinden veelvuldig gebruik gemaakt van de zogenaamde LOCOS (= Local Oxidation of Silicon) techniek. Daarbij wordt 2° plaatselijk een althans ten dele in een siliciumoppervlak verzonken oxydepatroon aangebracht, waarbij de gebieden waarin halfgeleiderscha-kelelementen moeten worden aangebracht door een anti-oxydelaag, meestal een op een dunne tussenlaag van siliciumoxyde aangebrachte laag sili-ciumnitride, tegen oxydatie worden beschermd.In the manufacture of integrated semiconductor circuits, the so-called LOCOS (= Local Oxidation of Silicon) technique is frequently used for insulation purposes. In this case, an oxide pattern is at least partially locally deposited in a silicon surface, the areas in which semiconductor switching elements are to be applied being protected against oxidation by an anti-oxide layer, usually a layer of silicon nitride applied to a thin intermediate layer of silicon oxide. .
25 Een probleem is daarbij de vorming van een dun uitlopend randdeel van het verzonken oxyde, de zogenaamde vogelbek (bird's beak) struktuur, die optreedt ten gevolge van laterale oxydatie, via de genoemde tussenlaag van siliciumoxyde, onder de rand van de siliciumnitridelaag. Dit is vooral hinderlijk bij de vervaardiging van geïnte-30 greerde schakelingen met zeer grote pakkingsdichtheid, waarbij de gebieden met verzonken veldoxyde zo klein mogelijk gehouden worden, terwijl juist de nvogelbek"-struktuur een niet onbelangrijke uitbreiding 8601415 PHN 11.770 2 aan deze veldoxydegebieden kan geven.A problem here is the formation of a thinly flared edge part of the sunken oxide, the so-called bird's beak structure, which occurs as a result of lateral oxidation, via the said intermediate layer of silicon oxide, under the edge of the silicon nitride layer. This is especially inconvenient in the manufacture of integrated circuits with very high packing density, in which the areas with sunken field oxide are kept as small as possible, while precisely the bird's-beak structure can give a not insignificant extension to these field oxide areas. 8601415 PHN 11.770 2 .
In het eerden genoemde artikel van Shibata wordt een aantal methoden beschreven om deze laterale oxydatie te vermijden. Een goed bruikbare methode is daarbij het geheel afdekken van de rand van de 5 dunne oxyde-tussenlaag door tegen de rand van de oxydelaag gevormde si-liciumnitride afstandsstukken of "spacers”. Deze worden gevormd door over het geheel een tweede nitridelaag aan te brengen en deze vervolgens anisotroop, bijvoorbeeld in een plasma, weg te etsen waarbij de vertikale, tegen de rand van de oxyde/nitride anti-oxydatielaag gelegen 10 delen blijven staan.In the aforementioned article by Shibata, a number of methods are described to avoid this lateral oxidation. A useful method is to completely cover the edge of the thin oxide intermediate layer by silicon nitride spacers or spacers formed against the edge of the oxide layer. These are formed by applying a second nitride layer over the whole and then etch it away anisotropically, for example in a plasma, whereby the vertical parts lying against the edge of the oxide / nitride anti-oxidation layer remain standing.
Aangezien de dikte van de genoemde siliciumnitridelaag beperkt is in verband met het probleem van de mechanische spanning tussen het eenkristallyne siliciurasubstraat en het siliciumnitride, is het moeilijk om op reproduceerbare wijze "spacers" te maken die voldoende 15 dik zijn om de oxydatie daar ter plaatse effectief te onderdrukken.Since the thickness of said silicon nitride layer is limited due to the problem of the mechanical stress between the single crystal silicon substrate and the silicon nitride, it is difficult to reproducibly make "spacers" thick enough to effectively oxidize there on site. to suppress.
De uitvinding beoogt onder meer, dit bezwaar te ondervangen en via relatief eenvoudig uit te voeren processtappen een effectieve en reproduceerbare onderdrukking van de "vogelbek"-struktuur te realiseren .The object of the invention is, inter alia, to overcome this drawback and to realize an effective and reproducible suppression of the "bird's beak" structure via relatively simple process steps.
20 De uitvinding berust onder meer op het inzicht dat dit te bereiken is door gebruik te maken van een bij een "nat chemische" ets-methode automatisch optredende onderetsstap.The invention is based, inter alia, on the insight that this can be achieved by using an under-etching step that automatically occurs in a "wet chemical" etching method.
Volgens de uitvinding heeft een werkwijze van de beschreven soort het kenmerk, dat na het in patroon etsen van de eerste silicium-25 nitridelaag de tussenlaag door isotroop etsen wordt verwijderd, waarbij ook een onder de rand van de eerste siliciumnitridelaag gelegen deel van de tussenlaag wordt verwijderd, en dat de zo gevormde holte bij het aanbrengen van de tweede siliciumnitridelaag wordt opgevuld met siliciumnitride, dat bij het wegetsen van de tweede siliciumnitridelaag be-30 houden blijft.According to the invention, a method of the type described is characterized in that after the pattern etching of the first silicon nitride layer, the intermediate layer is removed by isotropic etching, whereby a part of the intermediate layer located below the edge of the first silicon nitride layer is also removed. and that the cavity thus formed is filled with silicon nitride during the application of the second silicon nitride layer, which is retained when the second silicon nitride layer is etched away.
Bij de werkwijze volgens de uitvinding wordt met voordeel gebruik gemaakt van het bij nat etsen optredende onderetsen van de dunne tussenlaag, welk onderetsen in het algemeen als een nadeel van dergelijke etsmethoden wordt beschouwd.The method according to the invention advantageously makes use of under-etching of the thin intermediate layer which occurs during wet etching, which under-etching is generally regarded as a drawback of such etching methods.
35 Het siliciumnitride, dat de door het onderetsen verkregen holten opvult, verhindert de aanvoer van oxydant via de dunne tussenlaag, zodat de vorming van de ongewenste "vogelbek" struktuur in be- 6601415 PHN 11.770 3 langrijke mate wordt vermeden.The silicon nitride, which fills the voids obtained by under-etching, prevents the supply of oxidant through the thin intermediate layer, thus avoiding the formation of the undesired "bird's beak" structure to a long extent.
De werkwijze volgens de uitvinding kan zowel voor de vervaardiging van bipolaire halfgeleiderinrichtingen als van MOS-schake-lingen of gecombineerde MOS-bipolaire schakelingen worden toegepast.The method according to the invention can be used both for the production of bipolar semiconductor devices and for MOS circuits or combined MOS bipolar circuits.
5 De uitvinding zal nu nader worden toegelicht aan de hand van enkele uitvoeringsvoorbeelden en de tekening, waarinThe invention will now be further elucidated with reference to some exemplary embodiments and the drawing, in which
Figuur 1 t/m 7 schematisch in doorsnede een halfgeleiderin-richting tonen in opeenvolgende stadia van vervaardiging door toepassing van de werkwijze volgens de uitvinding en 10 Figuur 8 t/m 9 een variant van de werkwijze volgens de uit vinding illustrerenFigures 1 to 7 schematically show in section a semiconductor device in successive stages of manufacture by applying the method according to the invention and Figures 8 to 9 illustrate a variant of the method according to the invention
De figuren zijn schematisch, en niet op schaal getekend. Dit geldt in het bijzonder voor de afmetingen in de dikterichting. Haifge-leidergebieden van hetzelfde geleidingstype zijn als regel in dwars-15 doorsnede in dezelfde richting gearceerd. Overeenkomstige delen zijn in het algemeen met dezelfde verwijzigingscijfers aangeduid.The figures are schematic and not drawn to scale. This is especially true for the dimensions in the thickness direction. Haifge leader regions of the same conductivity type are generally cross-hatched in the same direction. Corresponding parts are generally designated by the same reference numerals.
De figuren 1 t/m 7 tonen schematisch in dwarsdoorsnede een deel van een halfgeleiderinrichting in opeenvolgende stadia van vervaardiging volgens de uitvinding. Op het oppervlak van een éénkristal-20 lijn substraatgebied 1 van bijvoorbeeld N-type silicium wordt een dunne, bijvoorbeeld 40 nm dikke tussenlaag 2 van siliciumoxyde aangegroeid door middel van thermische oxydatie. Op deze tussenlaag 2 wordt door toepassing van bekende technieken door thermische decompositie van een mengsel van NH3 en een gasvormige siliciumverbinding zoals silaan 25 (SiHu) een eerste siliciumnitridelaag 3 neergeslagen, met een dikte van bijvoorbeeld 100 nm. Deze laag 3 wordt vervolgens door middel van een bekend fotolithographisch etsprocédé met behulp van een fotolakmasker in een gewenst patroon gebracht, zie Figuur 2. Dit kan langs natte weg, bijvoorbeeld met heet fosforzuur, of langs droge weg door etsen in een 30 gasplasma geschieden. In dit stadium kunnen desgewenst kanaalonderbre-kende n+ zones 7 (alleen in Figuur 2 aangeduid) worden geïmplanteerd.Figures 1 to 7 schematically show in cross-section a part of a semiconductor device in successive stages of manufacture according to the invention. On the surface of a single crystal-20 line substrate region 1 of, for example, N-type silicon, a thin, for example 40 nm thick, intermediate layer 2 of silicon oxide is grown by means of thermal oxidation. A first silicon nitride layer 3 having a thickness of, for example, 100 nm, is deposited on this intermediate layer 2 by applying known techniques by thermal decomposition of a mixture of NH3 and a gaseous silicon compound such as silane 25 (SiHu). This layer 3 is then brought into a desired pattern by means of a known photolithographic etching process using a photoresist mask, see Figure 2. This can be done wet, for example with hot phosphoric acid, or dry by etching in a gas plasma. At this stage, channel-interrupting n + zones 7 (indicated only in Figure 2) can be implanted, if desired.
De blootliggende delen van de tussenlaag 2 worden vervolgens verwijderd, door etsen, zie Figuur 3- Volgens de uitvinding wordt hierbij een isotroop etsproces toegepast, waarbij door middel van bijvoor-35 beeld een nat etsproces met een HF bevattende etsvloeistof ook een onder de rand van de eerste siliciumnitridelaag 3 gelegen deel van de tussenlaag 2 wordt verwijderd over een breedte van bijvoorbeeld 0,2-0,4 8601415 ΡΗΝ 11.770 4 Γ % pm, zie Figuur 3.The exposed parts of the intermediate layer 2 are then removed, by etching, see Figure 3- According to the invention, an isotropic etching process is used here, in which, for example, by means of a wet etching process with an HF-containing etching liquid, an etching liquid under the edge of the part of the intermediate layer 2 located in the first silicon nitride layer 3 is removed over a width of, for example, 0.2-0.4 8601415 ΡΗΝ 11,770 4 Γ% µm, see Figure 3.
Daarna wordt over het geheel een tweede, dunnere siliciumni-tridelaag 4, met een dikte van bijvoorbeeld 30 nm neergeslagen. Volgens de uitvinding worden daarbij de door het onderetsen van de tussenlaag 2 5 onder de rand van de siliciumlaag 3 gevormde holten geheel opgevuld met siliciumnitride, zie Figuur 4.Then, a second, thinner silicon nitride layer 4 is deposited overall, with a thickness of, for example, 30 nm. According to the invention, the cavities formed by under-etching the intermediate layer 25 below the edge of the silicon layer 3 are completely filled with silicon nitride, see Figure 4.
Vervolgens wordt de tweede siliciumnitridelaag 4 hetzij door nat etsen in heet fosforzuur, hetzij door droog etsen in een plasma verwijderd, waarbij (zie Figuur 5) een aan de tussenlaag 2 grenzende ^ rand 4A, gevormd door het in de holten onder rand van de laag 3 aanwezige siliciumnitride, behouden blijft.Then, the second silicon nitride layer 4 is removed either by wet etching in hot phosphoric acid or by dry etching in a plasma, wherein (see Figure 5) an edge 4A adjacent to the intermediate layer 2 is formed by inserting it into the cavities below the edge of the layer 3 present silicon nitride, is retained.
Hierna wordt door thermisch oxyderen in het onbedekte deel van het substraatgebied 1 het verzonken oxydepatroon 5 gevormd, zie Figuur 6.Subsequently, the sunken oxide pattern 5 is formed by thermal oxidation in the uncovered part of the substrate region 1, see Figure 6.
15 De volgende stappen van het proces zijn geheel afhankelijk van het soort halfgeleiderstrukturen die men in de door het verzonken oxydepatroon 5 begrensde delen van het halfgeleidersubstraat, wil aanbrengen. Van belang is echter, dat door de aanwezigheid van het siliciumnitride 4A onder de rand van de eerste nitridelaag 3» de aanvoer van oxydant (in de vorm van zuurstof of zuurstof bevattende ionen) naar de rand van de tussenlaag 2 tijdens de vorming van het oxydepatroon 5 is afgesloten. Daardoor wordt nagenoeg geen nvogelbekM-struktuur gevormd, en kunnen de gebieden met verzonken oxyde smaller worden.The following steps of the process depend entirely on the kind of semiconductor structures that one wishes to place in the parts of the semiconductor substrate delimited by the sunken oxide pattern 5. It is important, however, that due to the presence of the silicon nitride 4A under the edge of the first nitride layer 3, the supply of oxidant (in the form of oxygen or oxygen-containing ions) to the edge of the intermediate layer 2 during the formation of the oxide pattern 5 is closed. As a result, virtually no bird's-eye structure is formed, and the areas of sunken oxide can narrow.
Volgens een eerste variant wordt het siliciumnitride van de 25 lagen 3 en 4 weggeëtst, en vervolgens het resterende deel van de tussenlaag 2. Hierbij verdwijnt ook een klein deel van het oxydepatroon 5. Daarna wordt het siliciumoppervlak gereinigd door een lichte thermische oxydatie gevolgd door het wegetsen van het gevormd oxyde, waarna bijvoorbeeld een gate-oxydelaag 6 kan worden aangegroeid (zie Figuur 7) 30 als onderdeel van een of meer MOS-transistors die binnen het door het oxydepatroon 5 omringde substraatdeel kunnen worden aangebracht. In plaats daarvan kunnen natuurlijk, op op zichzelf bekende wijze, ook andere halfgeleiderschakelelementen, bijvoorbeeld bipolaire transisto- ren, worden aangebracht.According to a first variant, the silicon nitride of the layers 3 and 4 is etched away, and then the remaining part of the intermediate layer 2. This also removes a small part of the oxide pattern 5. Then the silicon surface is cleaned by a slight thermal oxidation followed by the etching away the formed oxide, after which, for example, a gate oxide layer 6 can be grown (see Figure 7) 30 as part of one or more MOS transistors which can be arranged within the substrate part surrounded by the oxide pattern 5. Instead, of course, in a manner known per se, other semiconductor switching elements, for example bipolar transistors, can also be provided.
3535
Volgens een tweede variant van de werkwijze volgens de uitvinding worden eerst de stappen van Figuur 1 t/m 6 uitgevoerd. Daarna worden door plasma-etsen in bijvoorbeeld een gasplasma bevattende een 1601415 PHN 11.770 5 mengsel van CF4, CF3K en Ar gelijktijdig de eerste siiiciumnitridelaag 3 en een deel van het verzonken oxydepatroon 5 verwijderd, waarbij het resterende deel van de tweede siiiciumnitridelaag 4 grotendeels blijft staan, zie Figuur 8.According to a second variant of the method according to the invention, the steps of Figures 1 to 6 are first performed. Thereafter, by plasma etching in, for example, a gas plasma containing a 1601415 PHN 11.770 5 mixture of CF4, CF3K and Ar, the first silicon nitride layer 3 and a part of the sunken oxide pattern 5 are simultaneously removed, the remaining part of the second silicon nitride layer 4 remaining largely , see Figure 8.
5 Vervolgens worden de rest van de tweede siiiciumnitridelaag 4 en de tussenlaag 2 weggeëtst. Hierdoor wordt een meer planaire struk-tuur verkregen, waarop bijvoorbeeld vervolgens weer een gate-oxydelaag 6 kan worden gevormd, zie Figuur 9.The rest of the second silicon nitride layer 4 and the intermediate layer 2 are then etched away. A more planar structure is hereby obtained, on which, for example, a gate oxide layer 6 can subsequently be formed again, see Figure 9.
De uitvinding is niet beperkt tot de hier gegeven uitvoe-^ ringsvoorbeelden, doch kan worden toegepast in alle gevallen waar de vorming van de nvogelbekw-struktuur in verzonken oxydepatronen moet worden tegengegaan. Ook zijn meerdere varianten mogelijk en kan desgewenst, ter verkrijging van een nog vlakker oppervlak, in het stadium van Figuur 5 alvorens het oxydepatroon 5 te vormen eerst een deel van 15 het onbedekte substraatgebied worden weggeëtst (zie stippellijn 8 in Figuur 5), mits het randdeel 4A daarvoor breed genoeg is.The invention is not limited to the exemplary embodiments given here, but can be applied in all cases where the formation of the bird-breeding structure in countersunk oxide cartridges must be prevented. Several variants are also possible and, if desired, to obtain an even flatter surface, at the stage of Figure 5, before forming the oxide pattern 5, part of the uncovered substrate area can first be etched away (see dotted line 8 in Figure 5), provided that edge part 4A is wide enough for this.
• 20 25 30 35 8601415• 20 25 30 35 8601415
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8601415A NL8601415A (en) | 1986-06-02 | 1986-06-02 | Semiconductor device with silicon substrate with sunken oxide layer - mfd. by forming oxide interlayer, overcoating with silicon nitride, etching, isotropic etching of oxide layer and applying nitride layer |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8601415A NL8601415A (en) | 1986-06-02 | 1986-06-02 | Semiconductor device with silicon substrate with sunken oxide layer - mfd. by forming oxide interlayer, overcoating with silicon nitride, etching, isotropic etching of oxide layer and applying nitride layer |
| NL8601415 | 1986-06-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| NL8601415A true NL8601415A (en) | 1988-01-04 |
Family
ID=19848106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL8601415A NL8601415A (en) | 1986-06-02 | 1986-06-02 | Semiconductor device with silicon substrate with sunken oxide layer - mfd. by forming oxide interlayer, overcoating with silicon nitride, etching, isotropic etching of oxide layer and applying nitride layer |
Country Status (1)
| Country | Link |
|---|---|
| NL (1) | NL8601415A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0388564A2 (en) * | 1988-02-11 | 1990-09-26 | STMicroelectronics, Inc. | Method for forming a non-planar structure on the surface of a semiconductor substrate |
| EP0424018A2 (en) * | 1989-10-17 | 1991-04-24 | AT&T Corp. | Integrated circuit field isolation process |
| EP0589124A1 (en) * | 1992-09-23 | 1994-03-30 | Co.Ri.M.Me. | Method for eliminating the bird's beak from selective oxidations of semiconductor electronic devices |
-
1986
- 1986-06-02 NL NL8601415A patent/NL8601415A/en not_active Application Discontinuation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0388564A2 (en) * | 1988-02-11 | 1990-09-26 | STMicroelectronics, Inc. | Method for forming a non-planar structure on the surface of a semiconductor substrate |
| EP0388564A3 (en) * | 1988-02-11 | 1993-10-06 | STMicroelectronics, Inc. | Method for forming a non-planar structure on the surface of a semiconductor substrate |
| EP0424018A2 (en) * | 1989-10-17 | 1991-04-24 | AT&T Corp. | Integrated circuit field isolation process |
| EP0424018A3 (en) * | 1989-10-17 | 1991-07-31 | American Telephone And Telegraph Company | Integrated circuit field isolation process |
| EP0589124A1 (en) * | 1992-09-23 | 1994-03-30 | Co.Ri.M.Me. | Method for eliminating the bird's beak from selective oxidations of semiconductor electronic devices |
| US5504034A (en) * | 1992-09-23 | 1996-04-02 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Local oxidation method with bird's beak suppression |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4546538A (en) | Method of manufacturing semiconductor integrated circuit devices having dielectric isolation regions | |
| US4505025A (en) | Method for manufacturing a semiconductor device | |
| EP0062722A2 (en) | Method of manufacturing a semiconductor device comprising an insulating film for component isolation | |
| JPH0548617B2 (en) | ||
| US4916087A (en) | Method of manufacturing a semiconductor device by filling and planarizing narrow and wide trenches | |
| JPH0216574B2 (en) | ||
| JPS63107119A (en) | Manufacture of integrated circuit with stepped insulating layer | |
| EP0095328B1 (en) | Method for manufacturing semiconductor device by controlling thickness of insulating film at peripheral portion of element formation region | |
| US5061653A (en) | Trench isolation process | |
| JPS62126637A (en) | Formation of aperture | |
| US4873203A (en) | Method for formation of insulation film on silicon buried in trench | |
| JPH06163532A (en) | Method for isolation of semiconductor element | |
| NL8601415A (en) | Semiconductor device with silicon substrate with sunken oxide layer - mfd. by forming oxide interlayer, overcoating with silicon nitride, etching, isotropic etching of oxide layer and applying nitride layer | |
| EP0293979A2 (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| US6348396B1 (en) | Semiconductor device and production thereof | |
| JPH06342911A (en) | Manufacture of semiconductor device | |
| JPH0555361A (en) | Semiconductor device and manufacture thereof | |
| JPS62190847A (en) | Manufacture of semiconductor device | |
| JPS5882532A (en) | Element separation method | |
| JPH0258778B2 (en) | ||
| JPH0438875A (en) | Semiconductor device and manufacture method thereof | |
| JPS6310898B2 (en) | ||
| JPH05190658A (en) | Manufacture of dielectric-isolation type wafer | |
| KR950007422B1 (en) | Semiconductor device isolation method | |
| KR0168122B1 (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A1B | A search report has been drawn up | ||
| BV | The patent application has lapsed |