NL8201967A - Werkwijze en inrichting voor het compenseren van verschillen tussen de kanalen van een meerkanaalseenheid optredende in signaalpropagatietijden. - Google Patents

Werkwijze en inrichting voor het compenseren van verschillen tussen de kanalen van een meerkanaalseenheid optredende in signaalpropagatietijden. Download PDF

Info

Publication number
NL8201967A
NL8201967A NL8201967A NL8201967A NL8201967A NL 8201967 A NL8201967 A NL 8201967A NL 8201967 A NL8201967 A NL 8201967A NL 8201967 A NL8201967 A NL 8201967A NL 8201967 A NL8201967 A NL 8201967A
Authority
NL
Netherlands
Prior art keywords
logic
signal
time
signals
clock
Prior art date
Application number
NL8201967A
Other languages
English (en)
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of NL8201967A publication Critical patent/NL8201967A/nl

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3177Testing of logic operation, e.g. by logic analysers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/25Testing of logic operation, e.g. by logic analysers

Description

V ► -1-
823 101/AA/vL
Korte aanduiding: Werkwijze en inrichting voor het compenseren van verschillen tussen de kanalen van een meerkanaalseenheid optredende in signaalpropagatietij den
De uitvinding heeft in het algemeen betrekking op een ingangsinrichting voor een meerkanaalseenheid, zoals een logische analysator, en in het bijzonder op een tijdvertragingscompensatieketen binnen de ingangsinrich-ting voor het compenseren van verschillen tussen signaalpropagatietijden, 5 die inherent optreden binnen de kanalen van de meerkanaalseenheid.
Moderne elektronische apparatuur omvatten complexe logische systemen met geïntegreerde ketens zoals microprocessors. Gecompliceerde meerkanaals-eenheden, zoals logische analysators, worden gebruikt voor het opsporen van fouten in deze logische systemen. De meeste uit de praktijk bekende Ιοί 0 gische analysators omvatten een met een aantal kanalen overeenkomende meervoudig uitgevoerde voeler voor het opnemen van een aantal logische signalen en een geheugengedeelte (bijvoorbeeld een acquisitiegeheugen) voor het daarin opslaan van de logische signalen. De in het geheugengedeelte opgeslagen logische signalen worden daaruit onttrokken voor het verkrijgen van 15 een afbeelding op een weergeefscherm van de logische analysator. Voor het verbinden van elke voeler met de logische analysator is echter een groot aantal kabels nodig. De lengten van kabels zijn daarbij doorgaans verschillend. Omdat de logische signalen over deze kabels verzonden moeten worden, zal dit bij een kabel welke langer is dan de andere gepaard gaan 20 met een langere overdrachtstijd. Elk lengteverschil tussen deze kabels resulteert in onderlinge verschuiving van de logische datasignalen, die op het scherm van een kathodestraalbuis (CRT) van de logische analysator af-gebeeld worden. Deze verschoven datasignalen introduceren meetfouten. Verschuiving van de logische datasignalen treedt ook op als gevolg van ver-25 schillen in de propagatietijdvertraging door de ingangsketens van de logische analysator. De daarbij optredende meetfouten zijn niet acceptabel in het bijzonder bij het werken met op hoge frekwentie of met hoge acqui-sitiesnelheid werkende testinstrumenten.
De uitvinding beoogt een ingangsinrichting voor een meerkanaalseen-30 heid te verschaffen voor het compenseren van verschillen tussen signaalpropagatietijden die over de kanalen van de meerkanaalseenheid optreden.
De uitvinding beoogt tevens een ingangsinrichting voor een meerkanaals- 8201967 -2- • * i eenheid te verschaffen omvattende compensatiemiddelen voor het compenseren van onderlinge lengteverschillen van transmissielijnkabels en voor verschillen in de pröpagatietijd van de daarover verzonden logische signalen, waarbij de verschuiving van de op het scherm van een kathodestraal-5 huis van een logische analysator afgeheelde logische signalen opgeheven wordt.
De uitvinding heoogt verder een ingangsinrichting voor een meerkanaals logische analysator te verschaffen omvattende een tijdvertragingscompen-satieketen voor het vergroten resp. verkleinen van de relatieve tijdvertra-10 ging van elk kanaal van de logische analysator totdat de relatieve verschuiving van de verzonden logische signalen opgeheven is, zodat de logische datasignalen ook zonder verschuiving op het scherm van een kathode-straalbuis van de logische analysator afgeheeld worden.
Volgens de uitvinding wordt daartoe voorzien in een binnen de behui-15 zing van de logische analysator opgencmen keten welke door elke kabel van de voeler kloksignalen zendt. Een kabel werkt daarbij samen met vaste tijdvertragingsmiddelen. De vaste tijdvertragingsmiddelen verschaffen een referentiestandaard. De andere kabels werken samen met variabele tijdvertragingsmiddelen. Indien een kloksignaal, dat geassocieerd is met een kabel 20 met de variabele tijdvertraging, ontvangen wordt op een toegewezen ont-vangstpunt op een tijdstip voorafgaand aan de ontvangst van een kloksignaal dat geassocieerd is met de kabel met de vaste tijdvertraging, zal de keten binnen de logische analysator de tijdvertraging welke geassocieerd is met de kabel met de variabele tijdvertragingsmiddelen vergroten. Wanneer het 25 kloksignaal weer teruggezonden wordt over de hierboven genoemde twee kabels, worden de ontvangsttijdstippen van de genoemde kloksignalen op het aangewezen ontvangstpunt weer onderling vergeleken. Wanneer het ontvangsttijd-stip van het vroegere kloksignaal op het aangewezen ontvangstpunt in hoofdzaak samenvalt met het ontvangsttijdstip van het latere kloksignaal, wordt 30 de instelling van de tijdvertraging van de variabele tijdvertragingsmiddelen vergrendeld ter verzekering dat alle toekomstige kloksignalen van de vroegere soort op dit aangewezen ontvangstpunt op bij benadering hetzelfde tijdstip ontvangen worden als de kloksignalen van de latere soort. De in het geheugengedeelte opgeslagen en op het scherm van de kathodestraalbuis 35 weergegeven logische signalen zullen daardoor geen onderlinge verschuiving vertonen. Hiermee wordt het optreden van meetfouten tegengegaan.
De uitvinding wordt toegelicht aan de hand van de tekening. In de 8201967 s ·* -3- tekening toont:
Fig. 1 een perspectivisch aanzicht van een logisch analysatorinstru-ment en een daarmee verbonden voeler welke de ingangsinrichting volgens de uitvinding omvat; 5 fig. 2 op vergrote schaal de voeler van fig. 1 omvattende een voeler- houder en een aantal daarmee verbonden voeleruiteinden; en fig. 3 een blokdiagram van de ingangsinrichting volgens de uitvinding, waarvan een gedeelte binnen de houder volgens fig. 2 opgenomen is en het andere gedeelte binnen het logische analysatorinstrument volgens fig. 1 10 opgenomen is.
Fig. 1 toont in vereenvoudigde vorm perspectivisch een logische analy-sator 2h met een daarmee verbonden acquisitievoeler 10 en de ingangsinrich-ting volgens de uitvinding. De voeler 10 omvat een houder 12, waaraan enerzijds een aantal korte geïsoleerde geleiders 1U, daarmee verbonden con-15 nectors C, met de resp. connectors C verbonden voeleruiteinden of eindstukken 16 en met de resp. eindstukken 16 verbonden klemmen 28 verbonden zijn. De klemmen 28 dienen voor het opnemen van logische datasignalen vanaf een zich onder test bevindend apparaat en kunnen van een op zich bekende soort zijn. Aan de andere zijde van de houder 12 is een kabel 18 ver-20 bonden. De kabel 1:8 is via een dataconnector 20 verbonden met de logische analysator 2k, De dataconnector 20 wordt opgenomen door een data-ingangs-poort 22 van de analysator 2k. De houder 12 omvat tevens een klemgedeel-te 26, waarvan de functië later toegelicht zal worden.
In de uitvoeringsvorm volgens fig. 1 zijn met de houder 12 van de 25 voeler 5 korte geleiders 1U verbonden, waarvan vier geleiders de datakana-len vormen voor het daarover verzenden van de logische datasignalen en waarvan een geleider een klokkanaal vormt voor het daarover verzenden van een referentiekloksignaal. In het algemeen zal het aantal met de houder 12 en anderzijds met een aantal klemmen van een zich onder test bevindend 30 produkt verbonden geleiders veel groter dan vijf zijn.
De houder 12 omvat verder vijf daarin aangebrachte ECL bufferversterkers. Het uitgangssignaal van elke bufferversterker wordt via transmissie-geleiders binnen de kabel 18 en via de dataconnector 20 naar de data-in-gangspoort 22 van de logische analysator 2b gevoerd. De data-ingangs-35 poort 22 is uitgevoerd met een aantal klemmen ter verbinding daarvan met de klemmen van de dataconnector 20. Bij de in fig. 1 getoonde uitvoeringsvorm is de data-ingangspoort 22 voorzien van vier klemmen die geassocieerd 8201967 * *· -Ιμ- zijn met de vier datakanalen en een extra klem, welke geassocieerd is met het klokkanaal.
De logische analysator 2k omvat een aantal vergelijkers die resp. verbonden zijn met de in de data-ingangspoort 22 aanwezige klemmen.
5 Elke vergelijker ontvangt éên van de via de geleiders 'ih en de kabel 18 naar de logische analysator 2b verzonden logische datasignalen. Uit het blokdiagram van fig. 3 blijkt dat elk logisch datasignaal in een resp. vergelijker vergeleken wordt met een referentiesignaal. Het referentiesignaal kan een voorafbepaald constant signaal of, afhankelijk van de gewenste 10 toepassing, een continu variabel signaal zijn.
De ingangsgeleiders 1H- en de transmissielijnen binnen de kabel 18 kunnen afhankelijk van het kanaal verschillende lengten hebben. De verschillende lengten veroorzaken verschillende propagatietijden van de daarover verzonden logische signalen. Als gevolg daarvan zouden verschoven di-15 gitale golfvormen op het scherm 28 van de kathodestraalbuis van de logische analysator 2^ afgebeeld worden en daardoor meetfouten geïntroduceerd worden, hetgeen volgens de uitvinding tegengegaan wordt.
De in fig. 2 op vergrote schaal getoonde voelerhouder 12 is enerzijds via de ingangsgeleiders 1U met de connectors C verbonden en is anderzijds 20 verbonden met een uiteinde van de kabel 18. De houder 12 omvat een connec-torklemgedeelte 26 met klemmen T1 t/m T5. In de logische analysator 2k wordt een gemeenschappelijk kloksignaal opgewekt, welke via de extra klem over een kloktransmissielijn in de kabel 18 naar elk van de klemmen T1 t/m T5 van de houder 12 verzonden wordt. Omdat naar elk van de klemmen T1 25 t/m T5 hetzelfde gemeenschappelijk kloksignaal verzonden wordt, zal elk van deze naar de klemmen T1 t/m T5 verzonden kloksignalen in de tijd samenvallen indien zij op het scherm 28 van de kathodestraalbuis afgebeeld zouden worden. De connectors C1 t/m C5 worden via de geleiders 14 verbonden met de resp. klemmen T1 t/m T5. Wanneer de logische analysator 2h via de 30 kloktransmissielijn in de kabel 18 naar elk van de klemmen T1 t/m T5 de kloksignalen zendt, leveren de klemmen T1 t/m T5 in de tijd samenvallende kloksignalen aan de resp. connectors C1 t/m C5· Deze kloksignalen worden dan naar de logische analysator 2k teruggezonden via de ingangsgeleiders 14, de voelerhouder 12, de transmissiekabel 18 (met in het gegeven voorbeeld 35 vijf transmissielijnen), en de met de logische analysator 2b verbonden dataconneetor 20. Omdat elke transmissielijn in de kabel 18 een ten opzichte van de andere transmissielijnen verschillende lengte kan hebben, 8201967 I " -5- zullen de kloksignalen, die verzonden zijn over elk van de transmissielij-nen in de kabel 18, die corresponderen met elk van de geleiders 1U, op verschillende tijdstippen de logische analysator 2b bereiken. Een andere, binnen de logische analysator 2b opgenomen, keten zal de ontvangsttijd- 5 stippen van de kloksignalen, die vanuit de met de datakanalen (vier in het gegeven voorbeeld) overeenkomende transmissielijnen in de kabel 18 toegevoerd zijn, vergelijken met het ontvangsttijdstip van een referentie-kloksignaal, dat vanuit het klokkanaal toegevoerd is. Een variabele tijd-vertragingsketen, die is opgenomen binnen deze andere keten, overeenkomend 10 met elk van de datakanalen in de kabel 18, zal de tijdvertraging -wijzigen in responsie op de vergelijking die gemaaks is tussen het ontvangsttijdstip van het kloksignaal in elk van de datakanalen en die van het referen-ti ekloks ignaal.
In het hiernavolgende zullen de binnen de voelerhouder 12 en binnen 15 de logische analysator 2k aangebrachte ketens aan de hand van fig. 3 nader toegelicht worden. In fig. 3 stelt het blok 30 de met de voeler 10 geassocieerde ketens voor omvattende de met de houder 12 en elk van de connectors C1 t/m C5 geassocieerde ketens. Het blok 50 stelt de binnen de logische analysator 2k opgenomen ketens voor. Zoals gezegd, omvat de voe- 20
Ier 10 de houder 12 met de klemmen T1 t/m T5 en de daarmee via de geleiders 14 verbonden connectors C1 t/m C5. De connectors C1 t/m C5 en de klemmen T1 t/m T5 corresponderen resp. met vijf kanalen, waarvan de kanalen 1 t/m b datakanalen zijn en het kanaal 5 een extern klokkanaal is. De connectors C1 t/m C5 zijn resp. verbonden met een aantal bufferversterkers 33, 25 35s 37» 39 en 41. De uitgang van een poort 32 is verbonden met elk van de vijf klemmen T1 t/m T5. Zoals gezegd, worden de klemmen T1 t/m T5 resp. verbonden met de connectors C1 t/m C5-
Het blok 50 omvat een aantal vergelijkers 3^·, 36, 38, Uo en b2, die resp. verbonden zijn met de bufferversterkers 33, 35» 37» 39 en M binnen 30 de voeler 10. Het blok 50 omvat tevens een transistor-naar-transistor logi-ea/emitter gekoppelde logica (TTL/ECL) omzetter 5^ die verbonden is met de ingang van een poort 32 welke binnen de voeler 10 en binnen het blok 30 opgencanen is. De uitgang van een klokgenerator 52 is verbonden met de ingang van de TTL/ECL-omzetter 5^· 35 De TTL/ECL-omzetter bestaat in wezen uit een weerstandsnetwerk gevormd door bijvoorbeeld een met massa verbonden weerstand van 820 Ohm, een met de andere aansluiting van de 820 Ohm weerstand verbonden weerstand van 8201967 -6- 265 Ohm, en een andere weerstand van 265 Ohm die verbonden is met de andere aansluiting van de eerstgenoemde 265 Ohm veerstand. De TTL-ingang is aanwezig op het knooppunt tussen de eerstgenoemde 265 Ohm weerstand en de 820 Ohm weerstand. De ECL-uitgang bevindt zich op het knooppunt van de 5 andere 265 Ohm weerstand en de eerstgenoemde 265 Ohm weerstand.
De uitgangen van de vergelijkers 3^·, 36, 38 en 1*0 zijn resp. verbonden met getrapte vertragingslijnen TO t/m 76. Een vaste vertragingslijn J8 is verbonden met de uitgang van de vergelijker b2. Een aantal multiplexers 56 t/m 62 zijn verbonden met elk van de getrapte vertragingslijnen 70 t/m 10 76. Een besturingseenheid 6b is verbonden met de multiplexers 56 en 58.
Een besturingseenheid 66 is verbonden met de multiplexers 60 en 62. De aan-sluitklemmen V0-V3 en Vk-YJ van de besturingseenheid 6b zijn verbonden met de aansluitklemmen So-S3 van de multiplexers 58 resp. 56. De aansluitklem-men V0-V3 en V^-V7 van de besturingseenheid 66 zijn verbonden met de aan-15 sluitklemmen S0-S3 van de multiplexers 62 resp. 60. De besturingseenheden 6b en 66 kunnen van de soort zijn als die welke in de praktijk aangeduid worden met het typenummer 10016U. Een ingangstrekkerketen 67 is verbonden met elk van de multiplexers 56 t/m 62 en met de vaste vertragingslijn 78. Een aantal geleiders verbinden ingangen van de trekkerketen 67 met 20 de uitgangen van de multiplexers 56 t/m 62 en met de vaste vertragingslijn 78. De trekkerketen 67 kan van de soort zijn als in de praktijk aangeduid wordt met typenummer 100131, welke een flip-flop met een drievoudige D-ingang is. Een centrale verwerkingseenheid (CPU) 68 is verbonden met de uitgang van de trekkerketen 67. Een aantal geleiders verbinden de trek-25 kerketen 67 met de CPU 68, waarbij het aantal verbindingsgeleiders overeenstemt met het aantal ingangsverbindingsgeleiders, die de multiplexers 56 t/m 62 met de trekkerketen 67 verbinden. De centrale verwerkingseenheid (CPU) 68 omvat een met een systeembus verbonden acquisitiegeheugen, een microprocessor (Intel 8086), een slechts-leesbaar geheugen (ROM) en een 30 willekeurig toegankelijk geheugen (RAM), die alle onafhankelijk met de systeembus verbonden zijn. Een uitgangsgeleider verbindt de CPU 68 met een ingangsklem van de klokgenerator 52. Een andere uitgangsgeleider verbindt de CPU 68 met een ingang van de stuureenheid 66. Weer een andere uitgangsgeleider verbindt de CPU 68 met de stuureenheid 6b.
35 Tijdens het in bedrijf zijn instrueert de CPU 68 de klokgenerator 52 tot het opwekken van een kloksignaal met TTL-niveau. Dit TTL-kloksignaal wordt naar de TTL/ECL-omzetter 5^ gevoerd. De omzetter zet het TTL-klok- 8201967 -7- signaal om in een ECL-kloksignaal. Het omgezette kloksignaal met het ECL-niveau wordt via een coaxiaal kabel 31 naar de ingang van de poo-t 32 gevoerd. De poort 32 is met de uitgang ervan met elk van de klemmen T1 t/m T5 in de voelerhouder 12 verbonden en levert het omgezette kloksignaal aan 5 elk van de klemmen T1 t/m T5· De klemmen T1 t/m ¢5 zijn resp. verbonden met de connectors C1 t/m C5 via de geleiders 14, Elk van de vanuit de logische analysator 2h via de klemmen T1 t/m T5 naar de connectors C1 t/m C5 verzonden kloksignalen worden naar de bufferversterkers 33* 35* 37* 39 en lt-1 gevoerd. De uitgangen van deze bufferverst erkers weerspiegelen een ver-10 sterkte versie van deze omgezette kloksignalen. De door de bufferversterkers geleverde versterkte omgezette kloksignalen worden naar een aansluit-klem van de vergelijkers 3^* 36, 38, ko en k2 gevoerd. De andere aansluit-klem van deze vergelijkers 3h t/m k2 ontvangen een drempelspanning, welke bij benadering 3,65 V bedraagt indien ten opzichte van +5 V en massa geme-15 ten wordt. Indien de naar de vergelijkers gevoerde versterkte omgezette kloksignalen een grotere amplitude hebben dan de drempelspanning leveren zij een hoog uitgangssignaal. Indien de versterkte omgezette kloksignalen kleiner dan de drempelspanning zijn leveren zij een uitgangssignaal met een laag niveau. De uitgangssignalen van deze vergelijkers worden op ver-20 schillende tijdstippen opgewekt als gevolg van de verschillende lengten van de transmissielijnen binnen de kabel 18, d.w.z. de verschillende lengten over de kanaalwegen.
De vertragingslijnen 70 t/m 76 hebben elk zestien ingangsaftakkin-gen 10 t/m 115· Elk met een enkel datakanaal geassocieerde, aftakking van 25 de resp. vertragingslijn geeft bijvoorbeeld ongeveer een vertragingstijd van 0,3 ns, zodat het totale instelbereik voor elk afzonderlijk datakanaal ongeveer ^,8 ns bedraagt. De uitgang van elk van de resp. vergelijkers 34—U0 is verbonden met een aftakaansluiting van een van de vertragingslijnen 70-78 bijvoorbeeld met aftakking 10. De multiplexers 56 t/m 62 zijn 30 met resp. de vertragingslijnen J0 t/m J6 verbonden. Elke multiplexer 56 t/m 62 heeft vier besturingsingangen S0 t/m S3. Elke stuureenheid 6k en 66 heeft acht uitgangsklemmen V0 t/m V7» Vier van de uitgangsklemmen van de stuureenheid 6h (Yk-YJ) zijn verbonden met de stuuringangsklemmen S0-S3 van de multiplexer 56. De andere vier uitgangsklemmen van de stuureenheid 6h 35 (V0-V3) zijn verbonden met de stuuringangsklemmen S0-S3 van de multiplexer 58. Gelijke verbindingen zijn aangebracht tussen de stuureenheid 66 en de multiplexers 60 en 62. De op de vier uitgangsklemmen Yk-YJ van de 8201967 -8- bijvoorbeeld stuureenheid 6k aanwezige signalen stellen een vier-cijferig binair getal voor waarbij het overeenkomstige vier-bit binair signaal de klemmen S0-S3 van de multiplexer 56 voedt. Op gelijke wijze stellen de op de klemmen V0-V3 aanwezige signalen eveneens een vier-cijferig binair ge-5 tal voor, waarvan het overeenkomstige U-'bit binair signaal de klemmen S0-S3 van de multiplexer 58 voedt. Andere U-bit binaire signalen voeden de klemmen S0-S3 van de multiplexers 60 en 62.
Elke multiplexer is voorzien van een uitgangsklem Z, die verbonden is met een van de ingangsaftakkingen 10-115. De stuureenheden 6k en 66, 10 die via de U-bit binaire signalen de ingangsklemmen S0 t/m S3 van de multiplexers 56 t/m 62 sturen, bepalen welke ingangsklem van de klemmen 10 t/m 115 met de resp. uitgangsklem Z verbonden wordt. Wanneer bijvoorbeeld de stuureenheid 6b een ^-bitbinair signaal levert op klemmen (V^-V7), dat een ^-cijferig binair getal voorstelt, stuurt het ll·-'bit binaire signaal 15 de klemmen (S0-S3) van de multiplexer 56. Het specifieke binaire getal bepaalt daarbij welke ingangsklem (10-115) van de multiplexer 56 met de uitgangsklem Z ervan verbonden wordt.
In het hierna volgende zal de tijdvertragingscompensatie voor het datakanaal 1 corresponderend met connector 01 toegelicht worden. Zoals ge-20 zegd, zullen, als gevolg van de variaties in de kabellengte van de afzonderlijke transmissielijnen binnen de kabel 18, de uitgangssignalen van de vergelijkers 3^·, 36, 38 en Uo op verschillende tijdstippen door de resp. getrapte vertragingslijnen T0 t/m 76 ontvangen worden. Aanvankelijk zijn de stuureenheden 6b en 66 in de rusttoestand gebracht, en is de uitgangs-25 klem Z van elk van de multiplexers 56 t/m 62 verbonden met een in het middengebied ervan gelegen ingangsaftakking, bijvoorbeeld aftakking 17, van de multiplexer. Zoals gezegd levert de vergelijker 3^ een hoog uitgangssignaal indien het daarnaar gevoerde versterkte omgezette kloksignaal hoger is dan de drempelspanning. Het door de vergelijker 3^ geleverde hoge uit-30 gangssignaal wordt in een met de middelste aftakking 17 in corresponderende mate vertraagd in de vertragingslijn 70. De multiplexer 56 levert op de klem Z een vertraagd hoog uitgangssignaal, welke ontvangen wordt door de ingangsklem D1 van de trekkerketen 67. De trekker 67 ontvangt tevens een klokpuls op de klokingang ervan. Indien de klokpuls op de klokingang van 35 de trekker 67 ontvangen wordt voordat het vertraagde hoge uitgangssignaal vanaf de multiplexer 56 wordt ontvangen op de klem D1, zal de spanning aan de uitgang Q1 van de trekker 67 laag zijn. De CPU 68 zal dit lage uit- 8201967 ν' ν -ingangssignaal op de klem Q1 van de trekkerketen 67 detecteren en in responsie daarop een uitgangssignaal naar de stuureenheid 6k voeren. De stuureenheid 6h zal dan in responsie daarop een 4-bit binair signaal aan de klemmen Vk-VJ ervan leveren, waarbij het overeenkomstige U-'bit binaire ge-5 tal bepaalt welke andere ingangs aftakking (10-115) met de klem Z verbonden moet worden. In dit geval verkleint het van de multiplexer 56 afkomstige l·-bit binaire signaal de vertragingstijd van het datakanaal 1 zodanig, dat de uitgangsklem Z van de multiplexer 56 met de aftakking ΐβ in plaats van.
17 verbonden wordt. Door de verbinding van de uitgangsklem Z van de multi-10 plexer 56 met de aftakking l6 zal 0,3 ns vertragingstijd afgetrokken worden van de totale vertraging die optreedt tijdens de overdracht van het uitgangssignaal van de vergelijker 3^ door de vertragingslijn 70. Op deze wijze zal het vertraagde hoge uitgangssignaal vanaf de klem Z van de multiplexer 56 eerder ten opzichte van het opwekken van dit uitgangssignaal 15 vanaf de klem Z geleverd worden dan in het geval dat de klem Z verbonden zou zijn met de aftakking 17. De CPU 68 instrueert de klokgenerator 52 dan tot het opwekken van een volgend kloksignaal. De hierboven beschreven bewerking zal herhaald worden totdat de uitgang Q1 van de trekkerketen 67 hoog wordt, d.w.z. wanneer het vertraagde hoge uitgangssignaal dat vanaf de klem 20 Z van de multiplexer 56 geleverd wordt, op de klem D1 ontvangen wordt voordat het kloksignaal op de klokingang van de trekkerketen 67 ontvangen wordt. Wanneer de CPU 68 deze overgang van laag naar hoog, overeenkomend met het uitgangssignaal op de klem Q1 van de trekker 67, detecteert, zal de CPU 68 de stuureenheid 6k instrueren tot het daarin opslaan van het binaire getal 25 dat wordt voorgesteld door het i*-bit signaal, dat de corresponderende in-gangsklemmen S0 t/m S3 van de multiplexer 56 bepaalt en welke de klem Z verbindt met een van de correct corresponderende ingangs aftakkingen 10 t/m 17» en welke de juiste mate vertraging in de vertragingslijn 70 vergrendelt. Op dit moment is de verschuiving binnen het datakanaal 1 ten opzichte 30 van het klokkanaal opgeheven. D.w.z., dat het verschil in propagatietijd verstreken tussen de tijd voor de propagatie van het kloksignaal over het datakanaal 1 en de tijd voor de propagatie van het kloksignaal over het klokkanaal dankzij de in de blokken 30 en 50 van fig. 3 getoonde ketens in hoofdzaak geëlimineerd is.
35 Wanneer het kloksignaal over het klokkanaal op de klokingang van de trekker 67 ontvangen wordt na de ontvangst van het kloksignaal op de klem D1, wordt de uitgang Q1 van de trekkerketen 67 hoog. De CPU 68 detecteert 8201967 -10- deze hoge toestand en instrueert in responsie daarop de stuureenheid 6b voor het verhogen van de vertragingstijd van het datakanaal 1, d.w.z. dat de uitgangsklem Z van de multiplexer 56 verbonden wordt met de aftakking l8 voor het optellen van 0,3 ns vertragingstijd bij de voorgaande vertragings-5 tijd in het datakanaal 1. Deze uitgangsklem Z wordt dan verbonden met de aftakking l8 in responsie op een aan de uitgangsklemmen Yb t/m VT van de stuureenheid 6b geleverd en naar de klemmen S0-S3 van de multiplexer 56 gevoerd U-bit binaire signaal. Afhankelijk van het specifieke door het b-bit binaire signaal voorgestelde binaire getal zal de uitgangsklem Z met 10 een van de middenaftakkingen 10 t/m 115 van de multiplexer 56, in dit geval aftakking l8, verbonden worden.
Wanneer de uitgangsklem Z van de multiplexer 56 met de aftakking 18 verbonden is, stuurt de CPU de klokgenerator 52 voor het weer opwekken van het kloksignaal. De hierboven beschreven bewerking wordt herhaald totdat 15 de spanning aan de uitgang Q1 van de ingangstrekkerketen 67 laag wordt. Wanneer de CPU 68 deze overgang van hoog naar laag detecteert, instrueert de CPU 68 de stuureenheid 6b voor het daarin opslaan van het binaire getal dat wordt voorgesteld door het ^-bit binaire signaal, dat werd geleverd aan de klemmen Yb t/m V7, en dat de ingangsklemmen S0 t/m S3 van de multi-20 plexer 56 stuurde en de juiste mate van vertraging in de vertragingslijn 70 vergrendelde. Op dit moment is de verschuiving van het logische signaal over het datakanaal 1 ten opzichte van het kloksignaal over het klokkanaal opgeheven, d.w.z. dat het propagatietijdverschil (de tijd verstreken tussen de propagatie van het kloksignaal over het datakanaal resp. over het klok-25 kanaal) geëlimineerd is als gevolg van de in de vertragingslijn 70 ingestelde juiste mate van vertraging.
De verschuivingen van de andere datakanalen 2 t/m U ten opzichte van het klokkanaal worden op dezelfde wijze aJLs beschreven aan de hand van het 30 datakanaal 1 opgeheven. Het ontvangsttijdstip van de logische signalen in elk van de andere datakanalen 2 t/m U wordt vergeleken met het ontvangsttijdstip van de regerentieklokpuls dat wordt ontvangen op de klokingang van de trekker 67, en de vertraging wordt in de vertragingslijnen 72, 7^ en 76 aangepast in overeenstemming met deze vergelijkingen. Als gevolg hiervan 35 zullen de propagatietijden van de kloksignalen over de datakanalen gelijk gemaakt worden aan de propagatietijd van het kloksignaal over het kloksignaal.
Nadat de verschuivingen binnen de datakanalen 1 t/m b ten opzichte van 8201967 -11- het klokkanaal opgeheven zijn, worden de uitgangssignalen van de trekkerset en 67 naar de CPU 68 gevoerd en opgeslagen in het acquisitiegeheugen daarvan.
Met behulp van de inrichting volgens de uitvinding worden voor alle 5 kanalen, ongeacht de verschillende lengten van de transmissielijnen in de kabel 18 en de daardoor geïntroduceerde verschillende propagatietijden van de daarover verzonden logische signalen, onverschoven logische signalen op het scherm van de kathodestraalbuis van de logische analysator afgebeeld.
8201967

Claims (3)

1. Ingangsinrichting voor een meerkanaalseenheid met h e t kenmerk dat het geschikt is voor het op verschillende tijdstippen ontvangen van een aantal door logische signaalgeneratormiddelen opgewekte logische signalen en voor het leveren van een overeenkomstig aantal lo-5 gische signalen op een hij benadering gelijk tijdstip, omvattende een aantal transmissielijnen en tenminste een referentietransmissielijn, waarbij de logische signaalgeneratormiddelen verbonden zijn met een ingangsaan-sluiting van het aantal transmissielijnen en met een ingangsaansluiting van de referentietransmissielijn voor het daarover verzenden van de logi-10 sche signalen, variabele vertragingsmiddelen (70, 72, 7b, 76), die via de transmissielijnen in serie met de logische signaalgeneratormiddelen verbonden zijn voor de ontvangst van de logische signalen vanai de logische signaalgeneratormiddelen op hét afwijkende tijdstip en voor het vertragen van elk logisch signaal met een geschikte tijdvertraging, waarbij in respon-15 sie daarop de variabele vertragingsmiddelen een corresponderend aantal in de tijd vertraagde logische signalen leveren, referentiemiddelen (78), die via de referentietransmissielijn in serie met de logische generatormidde-len verbonden zijn voor de ontvangst van het logische signaal en voor het opwekken van een logisch referentiesignaal in responsie daarop, en bestu-20 ringsmiddelen (67, 68; 6k, 66) die reageren op het aantal in de tijd vertraagde logische signalen en het logische referentiesignaal voor het afzonderlijk instellen van de geschikte tijdvertraging van de variabele vertragingsmiddelen die geassocieerd zijn met de resp. transmissielijnen totdat het tijdstip van opwekken van de corresponderende in tijd vertraagde 25 logische signalen vanaf de variabele vertragingsmiddelen in hoofdzaak samenvalt met het tijdstip van opwekking van het logische referentiesignaal vanaf de referentiemiddelen.
2. Werkwijze voor het compenseren van verschillen in signaalpropagatie-tijden optredende binnen kanalen van een meerkanaalsinrichting 30 gekenmerkt door het opwekken van een logisch signaal, waarbij het logische signaal over een aantal transmissielijnen en over een referentietransmissielijn verzonden wordt; het afzonderlijk vertragen van het logisch signaal van de resp. transmissielijnen met een geschikte tijdvertraging, waarbij een aantal vertraagde logische signalen verkregen wor-35 den; het ontvangen van de vertraagde logische signalen en van het over de 8201967 -13- ref erentietransmissielijn verzonden logische signaal; het vergelijken van het ontvangsttijdstip van elk vertraagd logisch signaal met het ontvangsttijdstip van het logische referentiesignaal; en het zodanig sturen van een tijdvertraging voor elk logisch signaal over de resp. transmissielijnen 5 totdat het ontvangsttijdstip van elk logisch signaal in hoofdzaak samenvalt met het ontvangsttijdstip van het logische referentiesignaal.
3. Inrichting voor het opheffen van onderlinge verschuivingen van ontvangen signalen gekenmerkt door middelen voor het opvekken van een kloksignaal (52); datakanaalontvangstmiddelen (67 (D1, D2, D3, D^) voor 10 de ontvangst van het kloksignaal; referentiekanaalontvangstmiddelen (67 (clock)) voor de ontvangst van het kloksignaal; variabele vertragingsmidde-len (70 , 72, jb9 Jó) die verbonden zijn met de generatormiddelen en de datakanalen ontvangende middelen voor het in een geschikte mate vertragen van het daarover verzonden kloksignaal; en besturingsmiddelen (68, 6k9 66) «I 15 die verbonden zijn met de het datakanaal-ontvangende middelen en de refe-rentiekanaal-ontvangende middelen enerzijds en met de variabele vertragings-middelen anderzijds die reageren op de ernaar gevoerde kloksignalen vanaf de ontvangende middelen voor het vergelijken van het ontvangsttijdstip van het kloksignaal afkomstig van de datakanaal-ontvangende middelen met 20 het ontvangsttijdstip van het kloksignaal afkomstig van de referentieka-naal-ontvangende middelen en voor het besturen van de mate van de tijdsvertraging die geassocieerd is met de variebele vertragingsmiddelen totdat het ontvangsttijdstip van het kloksignaal afkomstig van de het datakanaal ontvangende middelen in hoofdzaak samenvalt met het ontvangsttijdstip van 25 het kloksignaal afkomstig van de het referentiekanaal ontvangende middelen. 8201967
NL8201967A 1981-05-15 1982-05-12 Werkwijze en inrichting voor het compenseren van verschillen tussen de kanalen van een meerkanaalseenheid optredende in signaalpropagatietijden. NL8201967A (nl)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7332681 1981-05-15
JP56073326A JPS6030898B2 (ja) 1981-05-15 1981-05-15 ロジツク・アナライザの入力装置

Publications (1)

Publication Number Publication Date
NL8201967A true NL8201967A (nl) 1982-12-01

Family

ID=13514927

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8201967A NL8201967A (nl) 1981-05-15 1982-05-12 Werkwijze en inrichting voor het compenseren van verschillen tussen de kanalen van een meerkanaalseenheid optredende in signaalpropagatietijden.

Country Status (4)

Country Link
US (1) US4481647A (nl)
JP (1) JPS6030898B2 (nl)
DE (1) DE3217861A1 (nl)
NL (1) NL8201967A (nl)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59183665U (ja) * 1983-05-24 1984-12-06 岩崎通信機株式会社 ロジツク状態表示ランプのついたロジツクプロ−ブ
JPS59225359A (ja) * 1983-06-06 1984-12-18 Iwatsu Electric Co Ltd 信号観測装置の信号入力装置
US4527126A (en) * 1983-08-26 1985-07-02 Micro Component Technology, Inc. AC parametric circuit having adjustable delay lock loop
DE3587625D1 (de) * 1984-11-12 1993-11-18 Advantest Corp Logikanalysator.
US4758779A (en) * 1986-04-07 1988-07-19 Tektronix, Inc. Probe body for an electrical measurement system
US4977582A (en) * 1988-03-31 1990-12-11 At&T Bell Laboratories Synchronization of non-continuous digital bit streams
CA1301261C (en) * 1988-04-27 1992-05-19 Wayne D. Grover Method and apparatus for clock distribution and for distributed clock synchronization
US4998262A (en) * 1989-10-10 1991-03-05 Hewlett-Packard Company Generation of topology independent reference signals
US6751696B2 (en) 1990-04-18 2004-06-15 Rambus Inc. Memory device having a programmable register
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US5159337A (en) * 1990-05-01 1992-10-27 U.S. Philips Corp. Self-aligning sampling system and logic analyzer comprising a number of such sampling systems
US5534808A (en) * 1992-01-31 1996-07-09 Konica Corporation Signal delay method, signal delay device and circuit for use in the apparatus
US5473638A (en) * 1993-01-06 1995-12-05 Glenayre Electronics, Inc. Digital signal processor delay equalization for use in a paging system
US6885845B1 (en) * 1993-04-05 2005-04-26 Ambit Corp. Personal communication device connectivity arrangement
US5711014A (en) * 1993-04-05 1998-01-20 Crowley; Robert J. Antenna transmission coupling arrangement
US6594471B1 (en) * 1993-04-05 2003-07-15 Ambit Corp Radiative focal area antenna transmission coupling arrangement
US5532703A (en) * 1993-04-22 1996-07-02 Valor Enterprises, Inc. Antenna coupler for portable cellular telephones
US5446650A (en) * 1993-10-12 1995-08-29 Tektronix, Inc. Logic signal extraction
US5526286A (en) * 1994-02-16 1996-06-11 Tektronix, Inc. Oversampled logic analyzer
KR100335503B1 (ko) * 2000-06-26 2002-05-08 윤종용 서로 다른 지연 특성을 동일하게 하는 신호 전달 회로,신호 전달 방법 및 이를 구비하는 반도체 장치의 데이터래치 회로
DE10035169A1 (de) * 2000-07-19 2002-02-07 Infineon Technologies Ag Verfahren und Vorrichtung zum Testen von Setup-Zeit und Hold-Zeit von Signalen einer Schaltung mit getakteter Datenübertragung
US6844741B2 (en) * 2003-02-20 2005-01-18 Raytheon Company Method and system for electrical length matching
US7526395B2 (en) * 2007-09-05 2009-04-28 Tektronix, Inc. Logic analyzer using a digital filter
US8103473B2 (en) * 2007-11-12 2012-01-24 Tektronix, Inc. Test and measurement instrument and method of calibrating
JP6109060B2 (ja) * 2013-12-19 2017-04-05 三菱電機株式会社 プリント基板検査装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3204228A (en) * 1955-11-16 1965-08-31 Sperry Rand Corp Signal synchronizer
US3118111A (en) * 1960-12-01 1964-01-14 Bell Telephone Labor Inc Pulse synchronizing means for multiroute p. c. m. system
US3327299A (en) * 1963-06-04 1967-06-20 Minnesota Mining & Mfg Skew control system with plural complementary delay means
US3660647A (en) * 1969-12-24 1972-05-02 Us Navy Automatic signal delay tracking system
CH623669A5 (nl) * 1973-11-14 1981-06-15 Agie Ag Ind Elektronik
JPS54143009A (en) * 1978-04-28 1979-11-07 Kokusai Denshin Denwa Co Ltd Space diversity system for tdma communication system

Also Published As

Publication number Publication date
JPS57191575A (en) 1982-11-25
US4481647A (en) 1984-11-06
JPS6030898B2 (ja) 1985-07-19
DE3217861A1 (de) 1982-12-09
DE3217861C2 (nl) 1987-06-19

Similar Documents

Publication Publication Date Title
NL8201967A (nl) Werkwijze en inrichting voor het compenseren van verschillen tussen de kanalen van een meerkanaalseenheid optredende in signaalpropagatietijden.
EP1456963B1 (en) Skew delay compensator
EP0871931B1 (en) Signal deskewing system for synchronous logic circuit
US4247817A (en) Transmitting electrical signals with a transmission time independent of distance between transmitter and receiver
US4897719A (en) Image pre-processing sub-system
US7414421B2 (en) Insertable calibration device
US5379299A (en) High speed propagation delay compensation network
EP0134008B1 (en) External synchronizing method and apparatus for information transmission system
US5467018A (en) Method of processing transient electromagnetic measurements in geophysical analysis
US3733587A (en) Universal buffer interface for computer controlled test systems
EP0330269B1 (en) Method of and device for estimating the extent of motion in a picture element of a television picture
US6741095B2 (en) Data transmission system, circuit and method
EP0121410A1 (en) Bus-configured local area network with data exchange capability
US4064360A (en) High speed digital switch
US7277104B2 (en) Video signal skew
US4541100A (en) Apparatus including a programmable set-up and hold feature
GB1397574A (en) Data transfer systems
US4847613A (en) Data transfer apparatus
US5448574A (en) Detection system for abnormal cable connections in communication apparatuses
US4766554A (en) Ultrasonic inspection system with linear transducer array
US5402444A (en) Synchronous data interface circuit and method of equalizing synchronous digital data therefor
US4285063A (en) Apparatus for providing evenly delayed digital signals
US7268824B2 (en) Method and apparatus for canceling jitter
US5058087A (en) Process for determining the electrical duration of signal paths
US4663666A (en) Camera output data correction apparatus

Legal Events

Date Code Title Description
A85 Still pending on 85-01-01
BA A request for search or an international-type search has been filed
BB A search report has been drawn up
BC A request for examination has been filed
BV The patent application has lapsed