NL193712C

NL193712C - Modem for converting a digital input signal into a phase shift modulated output signal by means of differential phase shift modulation.

Info

Publication number: NL193712C
Application number: NL9002797A
Authority: NL
Original assignee: Interdigital Tech Corp
Priority date: 1986-08-07
Filing date: 1990-12-18
Publication date: 2000-07-04
Also published as: NL9002797A; NL193577C; NL9002799A; NL193577B; NL193712B

Description

1 1937121 193712

Modem voor het door middel van differentiële faseverschuivingsmodulatie omzetten van een digitaal ingangssignaal in een faseverschuivingsgemoduleerd uitgangssignaalModem for converting a digital input signal into a phase shift modulated output signal by means of differential phase shift modulation

De uitvinding heeft betrekking op een modem voor het door middel van differentiële faseverschuivings-5 modulatie omzetten van een digitaal ingangssignaal in een faseverschuivingsgemoduleerd uitgangssignaal, omvattende organen voor het door middel van inverse Gray-codering omzetten van het ingangssignaal; organen voor het differentieel coderen van het omgezette ingangssignaal; en organen voor het fase-verschuivingsmoduleren van het differentieel gecodeerde signaal.The invention relates to a modem for converting a digital input signal into a phase shift modulated output signal by means of differential phase shift modulation, comprising means for converting the input signal by inverse Gray encoding; means for differential encoding the converted input signal; and means for phase shift modulating the differentially encoded signal.

Een dergelijk modem is bekend uit de Europese octrooiaanvrage 66 462.Such a modem is known from European patent application 66 462.

10 Dit bekende systeem is ingericht voor het differentieel omzetten van een digitale bitstroom en omvat daartoe een codeerinrichting voor het omzetten van binaire codes, zoals een Gray-code in andere binaire codes. De bekende inrichting leert evenwel niet om bij' fasebepaling gebruik te maken van modulo-optelling van gecodeerde fasewaarden.This known system is arranged for differential conversion of a digital bitstream and therefore comprises an encoder for converting binary codes, such as a Gray code into other binary codes. However, the known device does not learn to use modulo addition of encoded phase values in phase determination.

De uitvinding heeft het kenmerk, dat op de uitgang van de inverse Gray-codeerorganen een fase-15 kwantiseerinrichting is aangesloten voor het bepalen van de grootte van de fase van het lopend symbool, welke kwantiseerinrichting is gekoppeld aan een differentiële codeerinrichting die een differentieel gecodeerde fasewaarde afgeeft, die de modulo-som van de lopende differentiële fase en de voorafgaande grootte van de fase representeert, welke modulo-som wordt berekend om de I- en Q-componenten van het lopende symbool te vormen, en dat de I- en Q-componenten worden toegevoerd aan een filter dat daaruit 20 een overbemonsterd PSK-tijdmultiplexsignaal op een enkele leiding vormt.The invention is characterized in that a phase-15 quantizer for determining the magnitude of the phase of the running symbol is connected to the output of the inverse Gray encoders, which quantizer is coupled to a differential encoder that has a differentially encoded phase value. which represents the modulo sum of the running differential phase and the preceding magnitude of the phase, which modulo sum is calculated to form the I and Q components of the running symbol, and that the I and Q components are supplied to a filter which therefrom forms an oversampled PSK time-division multiplex signal on a single line.

Opgemerkt wordt dat het uit het artikel ”A Full Duplex 1200/300 Bit’s Single-Chip CMOS Modem” van Garry R. Shapiro en Andreq C.E. Pindar, verschenen in IEEE Journal of Solid-State Circuits, vol. SC-20, Nr. 6, december 1985, op zichzelf bekend is i- en Q-componenten toe te voeren aan een filter dat daaruit een overbemonsterd PSK-tijdmultiplexsignaal op een enkele leiding vormt.It should be noted that the article “A Full Duplex 1200/300 Bit's Single-Chip CMOS Modem” by Garry R. Shapiro and Andreq C.E. Pindar, published in IEEE Journal of Solid-State Circuits, vol. SC-20, No. 6, December 1985, is known per se to supply i and Q components to a filter which forms therefrom an oversampled PSK time-division multiplex signal on a single line.

25 De modem is bijzonder geschikt voor de toepassing in een abonnee-eenheid van een digitaal telefoonsysteem. Deze abonnee-eenheid is in het bijzonder ingericht voor een draadloze verbinding met een basisstation.The modem is particularly suitable for use in a subscriber unit of a digital telephone system. This subscriber unit is in particular adapted for a wireless connection to a base station.

De abonnee-eenheid bezit een basisbandprocessor die een aantal functies uitvoert, waaronder het transcoderen van binnenkomende en uitgaande signalen van het ene type bitstroom naar het andere en het 30 opheffen van echo-signalen. De abonnee-eenheid fungeert eveneens als stuurmicroprocessor die bijvoorbeeld een synthesizer in het stelsel informeert ten aanzien van de te gebruiken gewenste werkfrequentie.The subscriber unit has a baseband processor that performs a number of functions, including transcoding incoming and outgoing signals from one type of bitstream to another and canceling echo signals. The subscriber unit also functions as a control microprocessor which, for example, informs a synthesizer in the system of the desired operating frequency to be used.

De abonnee-eenheid is bovendien gekoppeld met opslagmiddelen voor het ontvangen en opslaan van de verschillende daardoor uitgevoerde of ontvangen functies.The subscriber unit is also coupled to storage means for receiving and storing the various functions performed or received thereby.

De basisbandprocessor is verbonden met een modemprocessor door middel van directe-35 toegangsmiddelen die de gelijktijdige toegang van beide processoren verhindert, maar waarbij de beide processoren wel degelijk met elkaar communiceren en waarbij de modemprocessor die als hoofdprocessor in het systeem fungeert, toegang tot het geheugen van de basisbandprocessor via de directe-toegangsmiddelen kan verkrijgen. Er zijn echter uitsluitingsmiddelen aanwezig, waardoor in bepaalde omstandigheden de besturing van de basisbandprocessor door de modemprocessor wordt verhinderd.The baseband processor is connected to a modem processor by means of direct access means that prevents simultaneous access of both processors, but the two processors do communicate with each other and the modem processor acting as the main processor in the system accesses the memory of obtain the baseband processor through the direct access means. However, exclusion means are present, which in certain circumstances prevents control of the baseband processor by the modem processor.

40 De modemprocessor zendt met een vooraf bepaalde bemonsteringsfrequentie een in frequentie omgezet complex signaal uit, dat in een analoog signaal wordt omgezet. Dit analoge signaal wordt door middel van een onderdrukkingsproces onderworpen aan een functie van het opheffen van een overgangssignaal (deglitching). Het van een overgangssignaal ontdaan signaal wordt daarna omhoog omgezet en gefilterd om een middenfrequent signaal te vormen, dat daarna wordt versterkt. De frequentie van het versterkte 45 middenfrequente signaal wordt opgeteld bij een door de hierboven genoemde synthesizer opgewekte frequentie en het resulterende hoogfrequente signaal wordt versterkt en toegevoerd aan een antenne.40 The modem processor sends a frequency-converted complex signal at a predetermined sampling frequency, which is converted into an analog signal. This analog signal is subjected by a suppression process to a function of canceling a transition signal (deglitching). The transduced signal is then upconverted and filtered to form an intermediate frequency signal which is then amplified. The frequency of the amplified 45 intermediate frequency signal is added to a frequency generated by the above-mentioned synthesizer and the resulting high frequency signal is amplified and applied to an antenna.

De abonnee-eenheid maakt gebruik van continu herhaalde frames waarin deze gedurende een gedeelte van elk frame uitzendt en gedurende een ander gedeelte daarvan ontvangt, welke delen ’’sleuven” worden genoemd. Op basis van bepaalde uit het basisstation ontvangen signalen wekt de basisbandprocessor 50 initiatiesignalen op, die bepalen of de abonnee-eenheid zich in de zend- of ontvangmode zal bevinden.The subscriber unit uses continuously repeated frames in which it transmits during a portion of each frame and receives during another portion thereof, which portions are referred to as "slots". Based on certain signals received from the base station, the baseband processor 50 generates initiation signals that determine whether the subscriber unit will be in the transmit or receive mode.

In intervallen tussen de werkperioden van het systeem, wordt een trainingsmode gebruikt, waarin een bekend signaal uit de modemprocessor wordt vergeleken met een teruggekoppeld signaal, teneinde correctieconstanten op te wekken om ongewenste variaties in het middenfrequente signaal als gevolg van variaties in bijvoorbeeld temperatuur en waarde van componenten te compenseren. Deze correctie-55 constanten worden opgeslagen en gebruikt bij het corrigeren van actueel ontvangen signalen.At intervals between the operating periods of the system, a training mode is used, in which a known signal from the modem processor is compared with a feedback signal, in order to generate correction constants to avoid unwanted variations in the mid-frequency signal due to variations in temperature and value, for example. components. These correction 55 constants are stored and used to correct currently received signals.

Gedurende de demodulatie worden de gemoduleerde digitale signalen toegevoerd aan de modemprocessor in de vorm van volgens het tijdmultiplexprincipe gevormde I- en Q-monsters en worden gedemul- 193712 2 tiplext. De gedemultiplexte I- en Q-monsters worden toegevoerd aan een vereffeningsinrichting en frequentie-correctieschakeling voor het minimaliseren van fouten, hetgeen het leveren van frequentie-correctiesignalen tot gevolg heeft, die worden gebruikt voor het corrigeren van fouten bij de tijdsturing van het systeem en in het uitgangssignaal van de synthesizer.During demodulation, the modulated digital signals are supplied to the modem processor in the form of time and multiplexed I and Q samples and are demultiplexed. The demultiplexed I and Q samples are applied to an equalizer and frequency correction circuit to minimize errors, resulting in the delivery of frequency correction signals, which are used to correct errors in the timing of the system and in the output signal of the synthesizer.

55

De uitvinding zal aan de hand van een uitvoeringsvoorbeeld nader worden toegelicht met verwijzing naar de tekeningen, waarin: figuur 1 een schema is van een onderhavige abonnee-eenheid; 10 figuur 2 een blokschema is van het modulatorgedeelte van de in figuur 1 aangegeven modemprocessor; figuur 3 een blokschema is van de in figuur 2 aangegeven DPSK omzettingseenheid; figuur 4 de structuur en werking van het in figuur 2 aangegeven FIR-filter toont; figuur 5 een blokschema is van de in figuur 1 aangegeven interpolator; figuur 6 een blokschema is van het in figuur 1 aangegeven synthesizer; 15 figuur 7 een gewijzigde vorm is van het ingangsgedeelte van het in figuur 1 aangegeven stelsel; figuur 8 een blokschema is van het demodulatorgedeelte van de in figuur 1 aangegeven modemprocessor; figuur 9 een blokschema is van de in figuur 8 aangegeven verloopfrequentie-stuurmodule; en figuur 10 een blokschema is van de in figuur 8 aangegeven automatische-frequentieregel- en symbool-20 tijdmodule.The invention will be explained in more detail with reference to an embodiment with reference to the drawings, in which: figure 1 is a diagram of a present subscriber unit; Figure 2 is a block diagram of the modulator portion of the modem processor shown in Figure 1; Figure 3 is a block diagram of the DPSK conversion unit shown in Figure 2; Figure 4 shows the structure and operation of the FIR filter shown in Figure 2; Figure 5 is a block diagram of the interpolator shown in Figure 1; Figure 6 is a block diagram of the synthesizer shown in Figure 1; Figure 7 is a modified form of the input portion of the system shown in Figure 1; Figure 8 is a block diagram of the demodulator portion of the modem processor shown in Figure 1; Figure 9 is a block diagram of the decay frequency control module shown in Figure 8; and Figure 10 is a block diagram of the automatic frequency control and symbol 20 time module shown in Figure 8.

GlossariumGlossary

Glossarium van acronymen en woorden uit de onderhavige tekst 25 A/D analoog-digitaalomzetter ADJ bijstelling van ingangssignaal AFC automatische-frequentieregeling AGC automatische-versterkingsregeling BLANKING stuurmiddelen om een signaal gedurende bekrachtiging van deze stuurmiddelen op een 30 vooraf bepaald amplitudeniveau te doen houden CODEC gecombineerde coder en decoder CPE door klant verschafte apparatuur (telefoonapparaat) D/A digitaal-analoogomzetter DMA directe-geheugentoegang 35 DPSK differentiële faseverschuivingsmodulatie DS data select EEPROM elektrisch wisbaar programmeerbaar uitleesgeheugen EPROM wisbaar programmeerbaar uitleesgeheugen FIFO eerst-in eerst-uit geheugen 40 FIR eindige-puls responsie GLITCH ongewenst overgangssignaal HOUD vrije mode I in-fase MF middenfrequent 45 Kbps kilobit per seconde nS nanoseconde PAL programmeerbare groeperingslogica PCM pulscodemodulatie PROM programmeerbaar uitleesgeheugen 50 PSK faseverschuivingsmodulatie Q kwadratuur RAM willekeurig-toegankelijk geheugen RELP restgeëxciteerde lineaire predictie RF hoogfrequent 55 R/W lees/schrijf S/H bemonster en houd 3 193712 SLIC abonnee-luskoppelschakeling STROBE bemonstersignaa! UART universele asynchrone ontvanger-zender VCXO spanningsgestuurde kristaloscillator XF uitwendige-vlaguitgangssignaal gebruikt voor het signaleren van andere processoren.Glossary of acronyms and words from the present text 25 A / D analog-to-digital converter ADJ adjustment of input signal AFC automatic frequency control AGC automatic gain control BLANKING control means to keep a signal at a predetermined amplitude level during energization of these control means CODEC combined coder and decoder CPE customer supplied equipment (telephone device) D / A digital to analog converter DMA direct memory access 35 DPSK differential phase shift modulation DS data select EEPROM electrically erasable programmable readout memory EPROM erasable programmable readout memory FIFO first-in first-out memory 40 FIR finite pulse response GLITCH unwanted transition signal HOLD free mode I in-phase MF intermediate frequency 45 Kbps kilobit per second nS nanosecond PAL programmable grouping logic PCM pulse code modulation PROM programmable readout memory 50 PSK phase shift modulation Q quadrature RAM random eurig-accessible memory RELP residual excited linear prediction RF high frequency 55 R / W read / write S / H sample and hold 3 193712 SLIC subscriber loop coupling circuit STROBE sample signal! UART universal asynchronous receiver transmitter VCXO voltage controlled crystal oscillator XF external flag output signal used for signaling other processors.

In de figuren verwijzen dezelfde tekens naar overeenkomstige delen. In figuur 1 is een connector 10 aangegeven voor aansluiting op bij de klant aangebrachte apparatuur (CPE). Een lijnenpaar 12 loopt vanaf 10 de connector 10 naar een SLIC 14 en kan via relaiscontacten 18 eveneens verbonden worden met een belschakeling 16. De SLIC 14 is een standaardchip voor het uitvoeren van verschillende functies, zoals bijvoorbeeld batterijspanning, overspanningsbescherming, bellen, signaleringsdetectie zoals vanaf een kiesdraaischijf, de toestand van de haak en lijntesting. De SLIC 14 bevat eveneens de vorkschakeling die een aantal spraaksignalen in ingaande en uitgaande signalen scheidt. De SLIC 14 is verbonden met een 15 codec 20 voorzien van ingaande en uitgaande lijnen naar en van een basisbandprocessor 22 waardoor hij in de inkomende richting de analoge spraaksignalen omzet in digitale signalen, d.w.z. 64 kbps u-law PCM, terwijl hij in de uitgaande richting de digitale signalen omzet in analoge spraaksignalen. Het kan soms wenselijk zijn dat om de codec heen wordt gegaan zodat de SLIC 14 direct met de basisbandprocessor 22 is verbonden. Er is een alternatieve toegang tot de basisbandprocessor via een connector 24 en een UART 20 26 die een directe digitale verbinding met de basisbandprocessor verschaft waardoor de SLIC en de codec omlopen wordt. Deze directe toegangsverbinding dient voor twee doelen: (1) om alleen digitale signalen door te laten wanneer gewenst, waardoor alle analoge verbindingen omlopen worden, en (2) om een directe toegang tot de processoren en geheugens mogelijk te maken voor een gemakkelijk onderhouden voor testdoeleinden.In the figures, the same signs refer to corresponding parts. Figure 1 shows a connector 10 for connection to customer fitted equipment (CPE). A pair of lines 12 runs from connector 10 to a SLIC 14 and can also be connected via a relay contacts 18 to a bell circuit 16. The SLIC 14 is a standard chip for performing various functions, such as for example battery voltage, over voltage protection, calling, signaling detection such as from a dial, the state of the hook and line testing. The SLIC 14 also includes the fork circuit which separates a number of speech signals into input and output signals. The SLIC 14 is connected to a 15 codec 20 provided with input and output lines to and from a baseband processor 22 through which it converts the analog voice signals into digital signals in the input direction, ie 64 kbps u-law PCM, while in the output direction. converts the digital signals into analog voice signals. It may sometimes be desirable to bypass the codec so that the SLIC 14 is directly connected to the baseband processor 22. There is an alternative access to the baseband processor through a connector 24 and a UART 20 26 which provides a direct digital connection to the baseband processor bypassing the SLIC and codec. This direct access connection serves two purposes: (1) to pass only digital signals when desired, bypassing all analog connections, and (2) to allow direct access to the processors and memories for easy maintenance for testing purposes .

25 De basisbandprocessor 22 heeft verschillende functies, waarvan er een is het omzetten van het 64 kbps PCM signaal in 14,57... kbps door middel van een transcodeerfunctie zoals bijvoorbeeld verkregen door restgeëxciteerde lineaire predictie (RELP). De basisbandprocessor zorgt eveneens voor echo-opheffing en daarenboven werkt hij als stuurmicroprocessor zoals bijvoorbeeld door de in het stelsel gebruikte synthesizer te informeren ten aanzien van de gewenste werkfrequentie. De basisbandprocessor 22 is verbonden 30 met een bootstrap geheugen-chip 28 en eveneens met een seriële EEPROM 30 die een elektrisch wisbaar niet-vluchtig geheugen is waardoor gekozen bits elektrisch gewist kunnen worden zonder daarin opgeslagen andere bits te wissen. Deze EEPROM 30 wordt gebruikt voor het opslaan zowel van het abonnee-identificatienummer als van het netwerkidentificatienummer (het basisstation waarvoor het gebruikt wordt). Bovendien is de basisbandprocessor 22 verbonden met een volle-snelheid RAM 32 waarin hij de ontvangen 35 signalen opslaat. De RAM 32 bevat eveneens een hoge-snelheid buffergeheugen (cache) en wordt bovendien als een willekeurig-toegankelijk geheugen voor RELP omzetting, echo-opheffing en andere stuurfuncties gebruikt. De basisbandprocessor 22 is eveneens verbonden met een halve-snelheid EPROM 34 en een volle-snelheid PROM 36 die de RELP en echo-opheffingsfuncties evenals verschillende andere functies opslaat zoals de stuurfunctie. De basisbandprocessor 22 is bovendien via een directe-40 geheugentoegang (DMA) 38 verbonden met een modemprocessor 40.The baseband processor 22 has several functions, one of which is to convert the 64 kbps PCM signal to 14.57 ... kbps by means of a transcoding function as obtained, for example, by residual excited linear prediction (RELP). The baseband processor also provides echo cancellation, and in addition it functions as a control microprocessor, such as, for example, by informing the synthesizer used in the system of the desired operating frequency. The baseband processor 22 is connected 30 to a bootstrap memory chip 28 and also to a serial EEPROM 30 which is an electrically erasable non-volatile memory allowing electrically erased selected bits without erasing other bits stored therein. This EEPROM 30 is used to store both the subscriber identification number and the network identification number (the base station for which it is used). In addition, the baseband processor 22 is connected to a full-speed RAM 32 in which it stores the received signals. The RAM 32 also includes a high speed buffer memory (cache) and is additionally used as a random access memory for RELP conversion, echo cancellation and other control functions. The baseband processor 22 is also connected to a half-speed EPROM 34 and a full-speed PROM 36 which stores the RELP and echo cancellation functions as well as various other functions such as the control function. The baseband processor 22 is also connected to a modem processor 40 via a direct-40 memory access (DMA) 38.

De DMA 38 verhindert het optreden van een gelijktijdige toegang tot de RAM 32 door zowel de basisbandprocessor als de modemprocessor.The DMA 38 prevents simultaneous access to the RAM 32 from both the baseband processor and the modem processor.

De DMA koppelschakefing wordt gebruikt om spraak en stuurdata tussen de basisband en modem-processoren over te dragen. De modemprocessor 40 werkt als de hoofdprocessor en stuurt via (niet 45 aangegeven) houdlijnen de basisbandprocessor 22. De modenprocessor 40 heeft het vermogen om toegang tot de basisbandprocessor 22 te verkrijgen, om de verwerking daarvan te stoppen en om de stuurlijnen, de adres en de databussen de hoge-impedantietoestand van een drie-toestanden uitgangssignaal te doen aannemen. Dit maakt het mogelijk voor de modenprocessor 40 om via de DMA koppelschakeling toegang tot het DMA geheugen van de basisbandprocessor te verkrijgen en om daarin te lezen of te schrijven.The DMA link circuit is used to transfer voice and control data between the baseband and modem processors. The modem processor 40 acts as the main processor and controls the baseband processor 22 via (not indicated 45) holding lines. The mode processor 40 has the ability to access the baseband processor 22, to stop processing it and to control the control lines, the address and the data buses to assume the high impedance state of a tri-state output signal. This allows the mode processor 40 to access and read or write to the baseband processor DMA memory through the DMA interface.

50 Dit wordt teweeggebracht doordat de modenprocessor 40 zijn XF bit doet gelden welke gepoort wordt naar de de houd-ingang van de basisbandprocessor. Wanneer de basisbandprocessor deze opdracht ontvangt zal hij de uitvoering van de actuele instructie beëindigen, de verwerking daarvan stoppen, en zijn stuurdata en adresbussen de hoge-impedantietoestand van een drie-toestanden uitgangssignaal doen aannemen en vervolgens een houd-bevestiging signaal terug aan de modenprocessor afgeven. Direct nadat 55 de modenprocessor de houd-opdracht heeft afgegeven zal hij voortgaan met andere taken en wachten tot de basisbandprocessor het houd-bevestiging signaal uitzendt. Wanneer de modenprocessor eenmaal het houd-bevestiging signaal ontvangt, zal hij de besturing ovememen van de stuur-, data-, en adresbussen van 193712 4 de basisbandprocessor en vervolgens lezen en schrijven naar de DMA RAM 32. Nadat de modemprocessor de toegangsbewerking tot de DMA RAM heeft voltooid, zal hij het houd-ingangssignaal van de basisbandprocessor wegnemen, die dan de verwerking weer zal hervatten waar hij gebleven was. De basisbandprocessor heeft eveneens het vermogen om de modemprocessor te blokkeren door zijn eigen XF bit hoog 5 te zetten. Deze bit wordt met het houd-signaal van de modenprocessor gepoort en kan de houd-lijn op elk punt voordat de basisbandprocessor in de houd-toestand overgaat tenietdoen. De modemprocessor gebruikt tien bits van de adresbus en alle zestien bits van de databus. Hij maakt eveneens gebruik van drie stuurlijnen: strobe, R/W en DS.50 This is accomplished in that the mode processor 40 asserts its XF bit which is gated to the hold input of the baseband processor. When the baseband processor receives this command, it will terminate execution of the current instruction, stop processing it, and cause its control data and address buses to assume the high impedance state of a three-state output signal and then issue a hold acknowledgment signal back to the mode processor . Immediately after the mode processor issues the hold command, it will continue with other tasks and wait for the baseband processor to send the hold confirmation signal. Once the mode processor receives the hold acknowledgment signal, it will take control of the control, data, and address buses of the 193712 4 baseband processor and then read and write to the DMA RAM 32. After the modem processor accesses the DMA When RAM has completed, it will take the hold input signal from the baseband processor, which will then resume processing where it left off. The baseband processor also has the ability to block the modem processor by setting its own XF bit high 5. This bit is gated with the hold signal from the mode processor and can override the hold line at any point before the baseband processor goes into the hold state. The modem processor uses ten bits from the address bus and all sixteen bits from the data bus. It also uses three steering lines: strobe, R / W and DS.

Of de basisbandprocessor 22 of de modenprocessor 40, die in de een of andere richting werkt, kan 10 signalen van de RAM 32 ontvangen in overeenstemming met de bovenbeschreven signalen. De twee processoren communiceren met elkaar door middel van een gedeelte van de RAM 32 dat gereserveerd is voor gebruik als een hoge-snelheid buffergeheugen. De modemprocessor 40 is eveneens met een volle-snelheid PROM 44 verbonden die het programma voor de processor bevat.Either the baseband processor 22 or the mode processor 40 operating in one direction or another can receive signals from the RAM 32 in accordance with the above-described signals. The two processors communicate with each other through a portion of the RAM 32 that is reserved for use as a high-speed buffer memory. The modem processor 40 is also connected to a full-speed PROM 44 containing the program for the processor.

De modenprocessor 40 zendt in zijn modulatiemode zijn signalen via een FIFO 46 uit naar een 15 interpolator 48, welke signalen een bemonstersnelheid van 320 kHz hebben. De interpolator 48 verhoogt deze bemonstersnelheid op effectieve wijze met vijf door hem om te zetten in 1600 kilobemonsteringen/ seconde (1,6 megabemonsteringen/seconde). De interpolator in samenwerking met het hierna te beschrijven kristalfilter dat als Integrator werkt, benadert op effectieve wijze een FIR filter met vijf aftakkingen. De toepassing van digitale en analoge apparatuur om een FIR-filter te implementeren verschilt van de klassieke 20 geheel digitale apparatuurimplementatie van FIR. Het uitgangssignaal van de interpolator wordt toegevoerd aan een PAL 50.The moden processor 40 in its modulation mode transmits its signals via a FIFO 46 to an interpolator 48, which signals have a sampling rate of 320 kHz. Interpolator 48 effectively increases this sampling rate by five by converting it to 1600 kilo samples / second (1.6 megabytes / second). The interpolator in conjunction with the crystal filter described below which functions as an Integrator effectively approaches a five-branch FIR filter. The application of digital and analog equipment to implement an FIR filter differs from the classic all-digital equipment implementation of FIR. The interpolator output is applied to a PAL 50.

Dit PAL is als een type menger geconfigureerd, waaraan zoals bij 50 is aangegeven, een 400 kHz blokgolf wordt toegevoerd die afkomstig is van een tijdgenerator 51, evenals het 1600 kilobemonsteringen/ seconde signaal. Dit signaal representeert een 16-kilosymbool/seconde PSK signaal met een nuldraaggolf 25 en een gewenste bandbreedte van 20 kHz. In feite kan het PAL beschouwd worden als een frequentietrans-lator. De PAL-schakeling die, wanneer hij geconfigureerd is om een twee-complementfunctie uit te voeren, wordt gestuurd door een 400 kHz blokgolf, voert op effectieve wijze een tijdmultiplex-kwadratuurmenging uit en zet het basisbandsignaal met een bandbreedte van 20 kHz om in 400 kHz.This PAL is configured as a type of mixer to which, as indicated at 50, a 400 kHz square wave from a time generator 51 is supplied, as well as the 1600 kilo samples / second signal. This signal represents a 16-kilo symbol / second PSK signal with a zero carrier 25 and a desired bandwidth of 20 kHz. In fact, the PAL can be considered a frequency converter. The PAL circuit, which, when configured to perform a two's complement function, is driven by a 400 kHz square wave, effectively performs a time-division multiplex squaring and converts the 20 kHz baseband signal into 400 kHz .

Het uitgangssignaal van de PAL-schakeling 50 is een complex tljdmultiplex signaal, dat in frequentie is 30 omgezet en dat aan de D/A-omzetter 52 wordt toegevoerd die het digitale signaal in een analoog signaal omzet. Het uitgangssignaal van de D/A-omzetter 52 wordt toegevoerd aan een menger 54, waaraan eveneens een deglitching/onderdrukkingspuls 56 uit een onderdrukkingsmodule 58 wordt toegevoerd. De glitch-energie is een belangrijke bijdrage aan ruis in een bemonsterd datastelsel. De flitch-energie treedt op bij overgangen van het ene ingangswoord naar een ander ingangswoord. Bij een D/A-omzetter kan elke 35 binnenkomende bit afhankelijk van zijn toestand een verandering in het analoge uitgangsniveau veroorzaken. Dergelijke veranderingen die een resultaat zijn van de verschillende bits treden gewoonlijk niet gelijktijdig op en veroorzaken daarom glitches. De klassieke oplossingen voor dit probleem zijn het gebruik van een de-glitching D/A-omzetter. Deze beide alternatieven zijn onnodig kostbaar. De ’’blanking” (onderdrukkingssignaal) voert het uitgangssignaal van de menger terug naar een tussenreferentieniveau 40 tijdens de overgangsperioden, in het bijzonder ongeveer 35 nS voor en 130 nS na de digitale schakeltijden waardoor grote glitch-pieken die in het D/A-uitgangssignaal optreden onderdrukt worden. Ofschoon de onderdrukking harmonischen teweeg brengt die op afstand van de middenfrequentie van belang liggen, neemt het gebruik van een relatief smalle middenfrequentiefiltering in wezen die harmonischen weg. Deze ”blanking”-methode reduceert eveneens de bemonstersnelheidinhoud in het uitgangssignaal.The output of the PAL circuit 50 is a complex multiplex signal, which has been converted into frequency 30 and which is fed to the D / A converter 52 which converts the digital signal into an analog signal. The output of the D / A converter 52 is supplied to a mixer 54, to which a deglitching / blanking pulse 56 from a blanking module 58 is also supplied. The glitch energy is an important contribution to noise in a sampled data system. The flitch energy occurs at transitions from one input word to another input word. In a D / A converter, each incoming bit may cause a change in the analog output level depending on its condition. Such changes resulting from the different bits usually do not occur simultaneously and therefore cause glitches. The classic solutions to this problem are using a de-glitching D / A converter. Both of these alternatives are unnecessarily expensive. The "blanking" (blanking signal) returns the mixer output to an intermediate reference level 40 during the transition periods, typically about 35 nS before and 130 nS after the digital switching times, resulting in large glitch peaks occurring in the D / A output. actions are suppressed. While the suppression produces harmonics that are distant from the center frequency of interest, the use of a relatively narrow center frequency filter essentially removes those harmonics. This "blanking" method also reduces the sample rate content in the output signal.

45 Het bij 60 aangegeven uitgangssignaal van de menger 54 wordt toegevoerd aan een menger 62 in een als geheel met 64 aangeduide omhoogzetter. De menger 62 heeft bij 65 een 20 MHz ingang die gemeenschappelijk is met een 20 MHz lijn 66. Het uitgangssignaal van de menger 62 is de som van 20 MHz van het ingangssignaal 65 en het van de menger 54 ontvangen 400 kHz signaal met een resulterend uitgangssignaal van 20,4 MHz. Dit uitgangssignaal wordt toegevoerd aan een kristalfilter 68 dat alleen deze som, die 50 het middenfrequentiesignaal vormt, doorlaat naar een versterker 70.The output signal of mixer 54 indicated at 60 is supplied to a mixer 62 in an up unit indicated as 64 as a whole. The mixer 62 has a 20 MHz input at 65 which is common to a 20 MHz line 66. The output of the mixer 62 is the sum of 20 MHz of the input signal 65 and the 400 kHz signal received from the mixer 54 with a resulting output signal. of 20.4 MHz. This output signal is applied to a crystal filter 68 which passes only this sum, which forms 50 the intermediate frequency signal, to an amplifier 70.

Een synthesizer is bij 72 aangegeven. Binnen deze synthesizer 72 bevindt zich een synthesizermodule die een uitgangssignaal L01 verschaft. Eveneens leidt binnen deze synthesizermodule een tweede schakeling een tweede uitgangssignaal L02 af, waarbij het uitgangssignaal van L02 de uitgang van L01 volgt met een frequentie van 5 MHz onder de frequentie van L01. De synthesizer gebruikt als referentie de 55 spanningsgestuurde 80 MHz kristaloscillator. Het uitgangssignaal L01 wordt via de lijn 74 toegevoerd aan een menger 76 die eveneens het middenfrequente uitgangssignaal van de versterker 70 ontvangt. Daar dit middenfrequente signaal een waarde van 20,4 MHz heeft wordt wanneer bijvoorbeeld aan de uitgang van 5 193712 de menger 76 een frequentie van 455,5 MHz wordt geëist, de synthesizer bedreven om een frequentie van 435,1 MHz op te wekken welke frequentie dan bij de 20,4 MHz wordt opgeteld, hetgeen de gewenste frequentie van 455,5 MHz oplevert. Dit uitgangssignaal wordt dan door een versterker 80 met variabele versterking versterkt. De basisbandprocessor 22 zendt op basis van de decodering van bepaalde signalen 5 van het basisstation een versterkingsstuursignaal op de lijn 81 via een D/A-omzetter 82 naar de versterker 80 met variabele versterking. De versterker 80 heeft een beperkte bandbreedte en zal daarom geen ongewenste verschilfrequentie, die eveneens door de menger 76 wordt opgewekt, doorlaten. Het uitgangssignaal van de versterker 80 wordt via de lijn 83 toegevoerd aan een vermogensversterker 84 die de eindversterking teweeg brengt voordat het hoogfrequente signaal via een relaiscontact 86 aan de antenne 10 88 wordt toegevoerd.A synthesizer is indicated at 72. Within this synthesizer 72 is a synthesizer module which provides an output signal L01. Also, within this synthesizer module, a second circuit derives a second output signal L02, the output signal of L02 following the output of L01 at a frequency of 5 MHz below the frequency of L01. The synthesizer uses the 55 voltage controlled 80 MHz crystal oscillator as a reference. The output signal L01 is supplied via line 74 to a mixer 76, which also receives the intermediate frequency output signal from amplifier 70. Since this intermediate frequency signal has a value of 20.4 MHz, when, for example, at the output of 193712 the mixer 76 is required a frequency of 455.5 MHz, the synthesizer is operated to generate a frequency of 435.1 MHz. then add to the 20.4 MHz, giving the desired frequency of 455.5 MHz. This output signal is then amplified by a variable gain amplifier 80. The baseband processor 22 sends a gain control signal on the line 81 through a D / A converter 82 to the variable gain amplifier 80 based on the decoding of certain signals 5 from the base station. The amplifier 80 has a limited bandwidth and therefore will not pass through an undesired differential frequency, which is also generated by the mixer 76. The output signal of amplifier 80 is supplied via line 83 to a power amplifier 84 which produces the final amplification before the high-frequency signal is supplied to antenna 88 via a relay contact 86.

De eenheid past een systeem toe waarin een frame elke 45 milliseconden wordt herhaald. In dit systeem zendt de eenheid gedurende een gedeelte van de tweede helft van elk frame uit en ontvangt de eenheid gedurende een gedeelte van de eerste helft van het frame. Een configuratie kan die zijn waarin beide gedeelten van gelijke lengte (ofschoon zij niet noodzakelijkerwijs gelijk behoeven te zijn) zijn. Een andere 15 configuratie (16-ary) kan die zijn waarin vier gedeelten van gelijke lengte voor de abonnee tijdens een geheel frame beschikbaar zijn. Elk gedeelte van de vier gedeelten kan een sleuf worden genoemd. Elke sleuf bevat als deel van zijn initiële data een uniek woord dat door de eenheid wordt gebruikt om de tijdsturing voor de ontvangst van de resterende data in de sleuf vast te stellen. De eerste sleuf van de vier wordt voorafgegaan door een AM-gat dat gebruikt wordt om een arbitrair door het basisstation aangewezen 20 sleuf als de eerste sleuf aan te merken. Het AM-gat en het unieke woord zijn deel van het binnenkomende signaal van het basisstation. De duur van het AM-gat wordt gebruikt om te bepalen of een bepaald hoogfrequent kanaal een stuurkanaal of een spraakkanaal is.The unit applies a system in which a frame is repeated every 45 milliseconds. In this system, the unit transmits for part of the second half of each frame and receives for part of the first half of the frame. A configuration may be that in which both parts are of equal length (although they may not necessarily be the same). Another configuration (16-ary) may be that in which four equal length sections are available to the subscriber during a whole frame. Each section of the four sections can be called a slot. Each slot contains as part of its initial data a unique word which is used by the unit to determine the timing for receipt of the remaining data in the slot. The first slot of the four is preceded by an AM hole used to designate an arbitrary slot designated by the base station as the first slot. The AM hole and the unique word are part of the incoming signal from the base station. The duration of the AM gap is used to determine whether a given high-frequency channel is a control channel or a voice channel.

Een datasignaal wordt uit de gemiddelde grootte van het bij 116 gerepresenteerde signaal afgeleid. Een drempel evenredig met de gemiddelde grootte wordt vergeleken met ongemiddelde groottes. Wanneer de 25 drempel niet door de ongemiddelde grootte gedurende een vooraf bepaalde tijdperiode wordt overschreden wordt aangenomen dat er een AM-gat is gedetecteerd. De modemprocessor 40 slaat in de RAM 32 het tijdstip op waarin bepaald werd dat het AM-gat optrad. De basisbandprocessor wekt initiatiesignalen op op basis van (a) modulatiemode (4-ary of 16-ary), (b) het tijdstip waarom een AM-gat optrad zoals opgeslagen in RAM 32, en (c) het tijdstip waarop een uniek woord was ontvangen zoals afzonderlijk bepaald door de 30 basisbandprocessor, welke initiatiesignalen aanduiden wanneer de eenheid in een zendmode of in een ontvangmode behoort te zijn. Dergelijke initiatiesignalen worden via de lijn 90 toegevoerd aan de frame-tijdmodule 91.A data signal is derived from the average magnitude of the signal represented at 116. A threshold proportional to the average size is compared to average sizes. If the threshold is not exceeded by the average size for a predetermined period of time, an AM hole is assumed to be detected. The modem processor 40 stores in RAM 32 the time when the AM hole was determined to occur. The baseband processor generates initiation signals based on (a) modulation mode (4-ary or 16-ary), (b) the time at which an AM hole occurred as stored in RAM 32, and (c) the time at which a unique word was received as determined individually by the baseband processor, which initiate signals indicate when the unit should be in a transmit mode or a receive mode. Such initiation signals are supplied through line 90 to the frame time module 91.

De frame-tijdmoduie 91 zet de initiatiesignalen in twee reeksen van pulsen om. De ene reeks van pulsen wordt via de lijn 92 toegevoerd om de vermogensversterker 84 werkzaam te maken en om het relais 86 te 35 bekrachtigen teneinde de uitgang van versterker 84 te verbinden met de antenne 88. Tijdens de periode van de puls op de lijn 92 is de eenheid in de zendmode. Wanneer het relais 86 niet wordt bekrachtigd is de antenne 88 verbonden met de ingang van de voorversterker 94.The frame time module 91 converts the initiation signals into two series of pulses. One series of pulses is supplied through the line 92 to operate the power amplifier 84 and energize the relay 86 to connect the output of amplifier 84 to the antenna 88. During the pulse period on the line 92 the unit in transmission mode. When relay 86 is not energized, antenna 88 is connected to the input of preamplifier 94.

De andere reeksen pulsen van de frame-tijdmoduie 91 wordt via de lijn 93 toegevoerd aan een voorversterker 94 om deze werkzaam te maken. Tijdens deze reeks van pulsen is de eenheid in de 40 ontvangmode. De voorversterker 94 voert de ontvangen signalen toe aan een menger 96 die eveneens van de synthesizer 72 het uitgangssignaal L02 via de lijn 98 ontvangt. Het uitgangssignaal van de menger 96 wordt toegevoerd aan een kristalfilter 100, waarvan het uitgangssignaal op zijn beurt wordt toegevoerd aan een middenfrequente versterker 102.The other series of pulses from the frame time module 91 is supplied through line 93 to a preamplifier 94 to make it active. During this series of pulses, the unit is in the 40 receive mode. The preamplifier 94 supplies the received signals to a mixer 96, which also receives the output L02 from the synthesizer 72 via the line 98. The output of mixer 96 is supplied to a crystal filter 100, the output of which is in turn supplied to a medium frequency amplifier 102.

De modenprocessor 40 laat via de lijn 89 het genoemde datasignaal door, dat afgeleid is van de 45 gemiddelde grootte van het bij 116 weergegeven signaal, naar een D/A-omzetter 104 die een analoog AGC-spanningssignaal opwekt dat via de lijn 106 aan de versterker 102 wordt toegevoerd, waardoor aan de versterker wordt doorgegeven hoeveel versterking er nodig is voor de compensatie zodat het middenfrequente signaal altijd dezelfde amplitude heeft. Deze versterker ontvangt eveneens het uitgangssignaal van het kristalfilter 100. Het uitgangssignaal van de versterker 102 wordt afgegeven aan een menger 108 50 waaraan eveneens een ingangssignaal van 20 kHz via de lijn 109 wordt toegevoerd teneinde een resulterende 400 MHz-signaal te verkrijgen. Dit 400 kHz-signaal wordt vervolgens toegevoerd aan een A/D-module die bestaat uit een bemonster- en houdschakeling 110, een A/D-omzetter 112 en een FIFO-schakeling 114.The moden processor 40 transmits the said data signal, via the line 89, which is derived from the 45 average magnitude of the signal shown at 116, to a D / A converter 104 which generates an analog AGC voltage signal which is fed via the line 106 to the amplifier 102 is supplied, which tells the amplifier how much amplification is required for the compensation, so that the intermediate frequency signal always has the same amplitude. This amplifier also receives the output signal from the crystal filter 100. The output signal from the amplifier 102 is supplied to a mixer 108 50 to which an input signal of 20 kHz is also supplied via the line 109 in order to obtain a resulting 400 MHz signal. This 400 kHz signal is then fed to an A / D module consisting of a sample and hold circuit 110, an A / D converter 112, and a FIFO circuit 114.

Het uitgangssignaal van de A/D-omzettingsmodule is een 64 kilo-bemonsteringen/secondesignaal en dit uitgangssignaal wordt via de lijn 116 toegevoerd aan de modemprocessor 40. Deze modemprocessor 55 demoduleert dit signaal en voert de gedemoduleerde data in het hoge-snelheid buffergeheugen (cache)-gedeelte van de RAM 32 waartoe de basisbandprocessor 22 toegang verkrijgt waarin de RELP-omzetting plaatsvindt. Het resulterende uitgangssignaal is een 64 kbps PCM-signaal op continue seriële basis. Dit 193712 6 uitgangssignaal wordt aan de codec toegevoerd die het in een analoog signaal omzet dat vervolgens toegevoerd wordt aan de SLIC. Deze voert het signaal op zijn beurt toe aan het telefoontoestel, of op alternatieve wijze kan het 16 kbps-signaal van de cache gedecodeerd worden tot een digitaal signaal dat aan de UART 26 wordt toegevoerd.The output of the A / D conversion module is a 64 kilo samples / second signal and this output signal is fed via line 116 to modem processor 40. This modem processor 55 demodulates this signal and feeds the demodulated data into the high-speed buffer memory (cache ) portion of the RAM 32 accessed by the baseband processor 22 in which the RELP conversion takes place. The resulting output signal is a 64 kbps PCM signal on a continuous serial basis. This 193712 6 output signal is applied to the codec which converts it into an analog signal which is then supplied to the SLIC. This in turn supplies the signal to the telephone, or alternatively the 16 kbps signal from the cache can be decoded into a digital signal which is supplied to the UART 26.

5 Bij toepassing in de trainingsmode wordt een teruglus 118 door middel van de twee relaiscontacten 120 en 122 verschaft. Deze teruglus, die zich aan de middenfrequente kant in plaats van aan de hoogfrequente kant bevindt, doet het aantal vereiste elementen minder zijn. De trainingsmode is die mode waarin een bekend signaal door de modemprocessor wordt afgegeven via de rest van de zendelementen aan de middenfrequente versterker 70. Daar de relaiscontacten 120 en 122 bediend zijn wordt het uitgangssignaal 10 van de versterker 70 toegevoerd aan de ingang van het kristalfilter 100.When used in training mode, a loopback 118 is provided through the two relay contacts 120 and 122. This loop back, which is on the medium frequency side instead of the high frequency side, reduces the number of required elements. The training mode is that mode in which a known signal is output from the modem processor through the rest of the transmitter elements to the intermediate frequency amplifier 70. Since the relay contacts 120 and 122 are operated, the output signal of the amplifier 70 is applied to the input of the crystal filter 100 .

Aanvullend wordt een uitgangssignaal van de basisbandprocessor 22 via de lijn 90 toegevoerd aan de frame-tijdschakeling 91 en veroorzaakt een puls op de lijn 93 teneinde de versterker 94 tijdens de trainingsmode totaal onwerkzaam te maken. Verder wekt tijdens de trainingsmode de frame-tijdschakeling 91 een andere puls op de lijn 92 op die de versterker 84 totaal onwerkzaam maakt. Het door de modulator 15 opgewekte bekende signaal wordt vergeleken met het naar de demodulator teruggevoerde feitelijke signaal. Een hulpprogramma wordt vervolgens opgesteld voor compensatie van variaties veroorzaakt door verschillende factoren, zoals variaties in bijvoorbeeld temperatuur en componentwaarden. De correctie-constanten worden in de RAM 32 opgeslagen. De modem past deze opgeslagen correcties toe op de ontvangen signalen. De trainingsmode vindt plaats in intervallen tussen de bekrachtigingen van het stelsel. 20 De synthesizermodule 72 bevat een 80 MHz oscillator (VCXO) waaraan het ontvangen signaal wordt toegevoerd. Het door de oscillator opgewekte 80 MHz-signaal gaat via de lijn 124 naar een deel-door-vier-schakeling 126, waarvan het uitgangssignaal wordt toegevoerd aan de mengers 62 en 108. Dit uitgangssignaal wordt eveneens toegevoerd aan de twee processoren teneinde klokpulsen (blokgolven) te verschaffen. Bovendien gaat het signaal via de lijn 124 naar een deel-door-vijf-schakeling 130 en vervolgens naar de 25 tijdmodule 51. De modemprocessor bepaalt elk willekeurig verschil in frequentie tussen de middenfrequentie van het ingangssignaal en een deelveelvoud van de klokfrequentie.Additionally, an output signal from the baseband processor 22 is applied through the line 90 to the frame timing circuit 91 and causes a pulse on the line 93 to render the amplifier 94 completely inoperative during the training mode. Furthermore, during the training mode, the frame timing circuit 91 generates another pulse on the line 92 making the amplifier 84 completely inactive. The known signal generated by the modulator 15 is compared with the actual signal fed back to the demodulator. A tool is then set up to compensate for variations caused by various factors, such as variations in temperature and component values, for example. The correction constants are stored in the RAM 32. The modem applies these stored corrections to the received signals. The training mode takes place at intervals between the actuations of the system. The synthesizer module 72 contains an 80 MHz oscillator (VCXO) to which the received signal is applied. The 80 MHz signal generated by the oscillator goes via line 124 to a divide by four circuit 126, the output of which is supplied to mixers 62 and 108. This output is also supplied to the two processors in order to produce clock pulses (square waves). ). In addition, the signal goes through line 124 to divide by five circuit 130 and then to time module 51. The modem processor determines any difference in frequency between the center frequency of the input signal and a fraction of the clock frequency.

Elk willekeurig resulterend verschil wordt door de modemprocessor via de lijn 132 aan een D/A-omzetter 134 toegevoerd. Het uitgangssignaal van de D/A-omzetter 134 wordt via de lijn 136 en de ADJ-ingang 138 toegevoerd aan de spanningsgestuurde kristaloscillator (hierna te beschrijven) op zodanige wijze dat de 30 frequentie daarvan veranderd wordt in de richting die nodig is om het voorafgaande resulterende verschil te minimaliseren. Een synchronisatieverlies detectiesignaal wordt via de lijn 140 toegevoerd aan de basisbandprocessor 22 teneinde aan te geven wanneer er in de synthesizer verlies aan synchronisatie is.Any resulting difference is fed by the modem processor via line 132 to a D / A converter 134. The output of the D / A converter 134 is supplied through the line 136 and the ADJ input 138 to the voltage controlled crystal oscillator (to be described below) in such a way that its frequency is changed in the direction necessary to the previous one. minimize resulting difference. A sync loss detection signal is supplied through line 140 to baseband processor 22 to indicate when there is a loss of sync in the synthesizer.

De modemprocessor 40, zoals aangegeven in figuur 2, bevat een DPSK-omzetter 150 waaraan via de lijn 152 data wordt toegevoerd. De data wordt vervolgens met een snelheid van 16 kHz symbool/seconde 35 toegevoerd aan een FIR-filter 154. Het bij 156 aangegeven uitgangssignaal van het FIR-filter 154 bestaat uit asynchrone data omvattende een tijdmultiplexsignaal van tien complexe paren van I- en Q-bemonsteringen/ symbool. Dit uitgangssignaal wordt aan bovenbeschreven FIFO 46 toegevoerd waarin een asynchrone-synchrone omzetting plaatsvindt. Het uitgangssignaal van de FIFO 46 in de vorm van 160.000 paren van data woorden/seconde wordt aan de bovenbeschreven interpolator 48 toegevoerd, die de IQ-paren 40 demultïplext en de IQ-bemonsteringen met 1,6 MHz snelheid remultiplext.The modem processor 40, as shown in Figure 2, includes a DPSK converter 150 to which data is supplied through line 152. The data is then applied to a FIR filter 154 at a rate of 16 kHz symbol / second 35. The output signal of FIR filter 154, indicated at 156, consists of asynchronous data comprising a time-division multiplex signal of ten complex pairs of I and Q samples / symbol. This output is applied to the FIFO 46 described above, in which an asynchronous-synchronous conversion takes place. The FIFO 46 output in the form of 160,000 pairs of data words / second is applied to the above-described interpolator 48, which demultiplexes the IQ pairs 40 and remultiplexes the IQ samples at 1.6 MHz rate.

In een 16-ary modulatieschema wordt de binaire ingangsreeks in vier-bitsymbolen gedeeld. In een 16-ary PSK-modulatie bepalen de vier-bitsymbolen de fase van de draaggolf tijdens de gegeven symboolperiode. De taak van het omzetten van het binaire ingangssignaal in de PSK-golfvorm wordt uitgevoerd door de modulator.In a 16-ary modulation scheme, the binary input sequence is divided into four-bit symbols. In a 16-ary PSK modulation, the four-bit symbols determine the phase of the carrier wave during the given symbol period. The task of converting the binary input signal to the PSK waveform is performed by the modulator.

45 Figuur 3 toont op welke wijze een reeks van bij 160 aangegeven bemonsteringen (S) in een reeks van in-fase (I) en kwadratuur (Q) bemonsteringen in de DPSK-omzetter 150 van de modemprocessor 40 wordt omgezet. De symbolen zijn zoals bij 162 aangeduid eerst inversie Gray gecodeerd. Dit is gedaan om het aantal bitfouten dat optreedt als gevolg van de meest waarschijnlijk incorrecte symboolbeslissingen in de demodulator te minimaliseren.Figure 3 shows how a series of samples (S) indicated at 160 is converted into a series of in-phase (I) and quadrature (Q) samples in the DPSK converter 150 of the modem processor 40. As indicated at 162, the symbols are first encoded in inversion Gray. This is done to minimize the number of bit errors that occur due to the most likely incorrect symbol decisions in the demodulator.

50 Het uitgangssignaal van de inverse Gray encoder 162 wordt toegevoerd aan een fase-quantisizer 164 die de absolute fasewaarde Θ erin bepaalt, ingevoerd door het lopende symbool. Deze fasewaarde wordt dan toegevoerd aan de differentiële codeerschakeling 166 die de absolute fasewaarde θ,' berekent. θ{ representeert de modulo 16 som van de lopende differentiële fase Θ, en de voorgaande fase ΘΜ'·50 The output of the inverse Gray encoder 162 is applied to a phase quantizer 164 which determines the absolute phase value Θ therein, input by the running symbol. This phase value is then applied to the differential coding circuit 166 which calculates the absolute phase value θ, '. θ {represents the modulo 16 sum of the running differential phase Θ, and the previous phase ΘΜ '·

θ,' = (θ, + θΛ) MOD 16 55 Mθ, '= (θ, + θΛ) MOD 16 55 M

De modulo 16 optelling komt overeen met de modulo 360 optelling die uitgevoerd wordt bij het optellen van hoeken.The modulo 16 addition corresponds to the modulo 360 addition that is performed when adding angles.

7 1937127 193712

De verschilfase Θ' wordt toegevoerd aan cos en sin opzoektabellen om de I- en Q-componenten van het actuele symbool te berekenen.The difference phase Θ 'is applied to cos and sin lookup tables to calculate the I and Q components of the current symbol.

De I- en Q-bemonsteringen worden aan het eindige-pulsresponsie (FIR)-filter 154 met 6 aftakkingen, die meer in het bijzonder in figuur 4 is aangegeven, toegevoerd. De functie van het FIR-filter is om een 5 overbemonsterde PSK-golfvorm uit de I- en Q-bemonsteringen te creëren. De Q-bemonsteringen worden toegevoerd aan een bank van tien FIR-filters met zes aftakkingen aangeduid met "hQj” 0 = 1 tot 10). Op soortgelijke wijze worden de l-bemonsteringen toegevoerd aan een bank van tien filters aangeduid ”h, ”. De uitgangssignalen van deze twintig filters worden onderworpen aan een tijdmultiplexbewerking, zoals aangegeven, en toegevoerd aan een enkelvoudige parallelle bus die met een bemonstersnelheid loopt 10 welke tienmaal de bemonstersnelheid van de I, Q-paren aan de ingang van het filter is.The I and Q samples are applied to the 6-branch Finite Pulse Response (FIR) filter 154, which is more particularly indicated in Figure 4. The function of the FIR filter is to create a 5 oversampled PSK waveform from the I and Q samples. The Q samples are fed to a bank of ten six branch FIR filters denoted "hQj" 0 = 1 to 10). Similarly, the 1 samples are fed to a bank of ten filters denoted "h,". The output signals from these twenty filters are time-multiplexed, as indicated, and applied to a single parallel bus running at a sampling rate 10 times the sampling rate of the I, Q pairs at the input of the filter.

De meer in het bijzonder in figuur 5 aangegeven interpolator 48 bevat een ingang 180 en een relais-contact 182 dat via een lijn 183 verbonden is met de PAL 50, waarbij het relaiscontact 182 beweegbaar is tussen de ingang 180 en een lijn 184. In de lijn 183 is naar keuze een vermenigvuldiger 185 opgenomen die gebruikt kan worden om de ingangssignalen van de lijn 183 te vermenigvuldigen evenals een ingangs-15 signaal 187, naar keuze, dat vanaf de modemprocessor of vanaf elk gewenst hulpgeheugen toegevoerd kan worden. Het relais 182 is via de lijn 183 verbonden met de PAL 50 en de lijn 184 loopt van het l-geheugen 186, dat uit het Q-geheugen 190 een ingangssignaal 188 ontvangt. Voor beide l/Q en Q/l-geheugens wordt een 1,6 MHz ingangssignaal verschaft zoals respectievelijk bij 192 en 194 aangegeven. De interpolator demultiplext de gemultiplexte I, Q-bemonsteringen met een snelheid van 160 kHz en bemonstert ze 20 vervolgens opnieuw en remultiplext ze met een 800 kHz snelheid.The interpolator 48 more particularly shown in Figure 5 includes an input 180 and a relay contact 182 connected to the PAL 50 via a line 183, the relay contact 182 being movable between the input 180 and a line 184. line 183 optionally includes a multiplier 185 which can be used to multiply the inputs of line 183 as well as an input signal 187, optionally, which can be supplied from the modem processor or from any auxiliary memory desired. The relay 182 is connected via line 183 to the PAL 50 and the line 184 runs from the 1 memory 186, which receives an input signal 188 from the Q memory 190. For both 1 / Q and Q / 1 memories, a 1.6 MHz input signal is provided as indicated at 192 and 194, respectively. The interpolator demultiplexes the multiplexed I, Q samples at a rate of 160 kHz and then resamples and remultiplexes them at an 800 kHz rate.

De hierboven functioneel beschreven synthesizer 72 is in figuur 6 aangegeven met een 80 MHz spanningsgestuurde kristaloscillator 200 die vanaf de ADJ-ingang 138 een signaal ontvangt. Het ingangssignaal stuurt de exacte frequentie van de VCXO-module. Het uitgangssignaal van de VCXO-module wordt via de lijn 202 toegevoerd aan de synthesizer 204. Deze synthesizer 204 is in staat om frequenties tussen 25 438,625 en 439,65 MHz te synthetiseren in benaderde synchronisatie met de signalen op de lijn 202. De betreffende frequentie wordt door een ingangssignaal op de lijn 128 (eveneens in figuur 1 aangegeven) geselecteerd.The above functionally described synthesizer 72 is shown in Figure 6 with an 80 MHz voltage controlled crystal oscillator 200 which receives a signal from the ADJ input 138. The input signal controls the exact frequency of the VCXO module. The output signal of the VCXO module is supplied via line 202 to synthesizer 204. This synthesizer 204 is able to synthesize frequencies between 438,625 and 439,65 MHz in approximate synchronization with the signals on line 202. The frequency in question is selected by an input signal on line 128 (also shown in Figure 1).

Het uitgangssignaal van de synthesizer 204 wordt via de lijn 206 en het filter 208 gevoerd en wordt het L01 -signaal. Het uitgangssignaal van de synthesizer 204 wordt eveneens via de lijn 210 gevoerd naar een 30 synchrone translator 212. Het uitgangssignaal van de spanningsgestuurde kristaloscillator 200 wordt via de lijn 214 toegevoerd aan een deel-door-zestien-module 216, waarvan het 5 MHz uitgangssignaal via de lijn 218 wordt toegevoerd aan de synchrone translator 212. Het uitgangssignaal op de lijn 214 wordt ook toegevoerd aan een referentieuitgang 221.The output of synthesizer 204 is fed through line 206 and filter 208 and becomes the L01 signal. The output of the synthesizer 204 is also fed through the line 210 to a synchronous translator 212. The output of the voltage controlled crystal oscillator 200 is fed through the line 214 to a divide-by-16 module 216, the 5 MHz output of which is fed through the line 218 is applied to the synchronous translator 212. The output on the line 214 is also applied to a reference output 221.

De module 212 trekt het 5 MHz ingangssignaal op de lijn 218 af van het frequentiesignaal op de lijn 210 35 waardoor een verschilfrequentie wordt verkregen die via het filter 220 wordt gevoerd en het L02-signaal wordt. Op deze wijze variëren de als L02 verschijnende frequenties tussen 433,625 en 434,65 MHz, waardoor de frequentie L02 altijd 5 MHz onder de frequentie van L01 ligt.The module 212 subtracts the 5 MHz input signal on the line 218 from the frequency signal on the line 210 35, thereby obtaining a difference frequency which is passed through the filter 220 and becomes the L02 signal. In this way, the frequencies appearing as L02 vary between 433.625 and 434.65 MHz, so that the frequency L02 is always 5 MHz below the frequency of L01.

Aanvullend worden het uitgangssignaal van de synthesizer 204 via de lijn 222 en het uitgangssignaal van de synchrone translator 212 via de lijn 224 gecombineerd in een synchronisatiedetector 226 zodanig dat, 40 wanneer of de frequentie op de lijn 206 niet synchroon is met de frequentie op de lijn 206 of de uitgangs-frequentie van de synchrone translator 212 niet synchroon is met de combinatie van de frequentie op de lijn 206 en de uitgangsfrequentie van de deel-door-zestien-module 216, er een verlies-aan-synchronisatie (vergrendelverlies)-signaal op de lijn 140 wordt afgegeven (eveneens in figuur 1 aangegeven).Additionally, the output of the synthesizer 204 over the line 222 and the output of the synchronous translator 212 over the line 224 are combined into a synchronization detector 226 such that when the frequency on the line 206 is out of sync with the frequency on the line 206 whether the output frequency of the synchronous translator 212 is out of sync with the combination of the frequency on the line 206 and the output frequency of the divide-by-16 module 216, there is a loss-to-synchronization (lock-loss) signal is delivered on line 140 (also shown in Figure 1).

De bepaalde combinatie van een synthesizer 204 plus de deel-door-zestien-module 216 en de synchrone 45 translator 212 verschaft dezelfde functie als de beide eerder gebruikte afzonderlijke synthesizers maar met minder onderdelen, hogere stabiliteit en lichtere toleranties.The particular combination of a synthesizer 204 plus the divide-by-sixteen module 216 and the synchronous 45 translator 212 provides the same function as the two separate synthesizers previously used, but with fewer parts, higher stability and lighter tolerances.

Figuur 7 toont een voorkeursschakeling om de klantkoppeling te testen. In dit geval wekt de in figuur 1 aangegeven modenprocessor 22 op digitale wijze een 1 kHz sinusgolf op die aan de (in figuur 1 aangegeven) codec 20 wordt toegevoerd die de sinusgolf omzet in een analoge sinusgolf welke op zijn beurt via de 50 vorkfunctie van de SLIC 14 aan het lijnpaar 12 wordt toegevoerd. Een niet in figuur 1 aangegeven relais K is direct grenzend aan de connector 10 opgenomen zodat hij de connector van de schakeling kan afschakelen. Elk willekeurig gereflecteerd signaal van het niet-afgesloten lijnpaar 12 bij het open relais K wordt via de vorkfunctie van de SLIC teruggevoerd en wordt door de codec 20 in een digitaal signaal omgezet. Dit digitale signaal wordt aan de basisbandprocessor 22 toegevoerd die het gereflecteerde signaal 55 vergelijkt met het oorspronkelijke signaal en bepaalt of er ongewenste impedanties of doorverbindingen, b.v. naar aarde, op het lijnpaar 12 aanwezig zijn.Figure 7 shows a preferred circuit for testing the customer interface. In this case, the mode processor 22 shown in Figure 1 digitally generates a 1 kHz sine wave which is fed to the codec 20 (shown in Figure 1) which converts the sine wave into an analog sine wave which, in turn, via the 50 fork function of the SLIC 14 is supplied to line pair 12. A relay K not shown in Figure 1 is included directly adjacent to the connector 10 so that it can disconnect the connector from the circuit. Any reflected signal from the unclosed line pair 12 at the open relay K is returned through the fork function of the SLIC and is converted into a digital signal by the codec 20. This digital signal is applied to the baseband processor 22 which compares the reflected signal 55 with the original signal and determines whether there are undesired impedances or jumpers, e.g. to ground, are present on line pair 12.

Figuur 8 toont het demodulatorgedeelte van de modenprocessor 40 en toont het 400 kHz uitgangssignaal 193712 8 van de menger 108 (aangegeven in figuur 1) toegevoerd aan de hoge-precisie bemonster-en-houdschakeling 110 die een openingsonzekerheid van 25 nanoseconden of minder heeft en waarvan het uitgangssignaal wordt toegevoerd aan de A/D-omzetter 112. Het uitgangssignaal van de A/D-omzetter 112 wordt via de lijn 116 toegevoerd aan de modemprocessor (alles aangegeven in figuur 1). Het ingangs-5 signaal op de lijn 116 omvat tijdgemultiplexte I- en Q-bemonsteringen (die enige kruisproductvervorming kunnen hebben) in de vorm van twee complexe monsterparen/symbool. De tijdgemultiplexte I- en Q-bemonsteringen worden toegevoerd aan de demultiplexer 298 waar zij gedemultiplext worden. De gedemultiplexte I- en Q-bemonsteringen worden aan een equalizermodule 300 toegevoerd waarvan het doel is (a) foutenergie van de ontvangen datastroom, (b) gewijzigde foutenergie van de over 0,05 T (T gelijk aan 10 1/16000 van een seconde) vertraagde datastroom, (c) gewijzigde foutenergie van de over 0,05 T vooruitijlende datastroom, (d) energie van de datastroom van het aangrenzende bovenkanaal (gewenste ontvang-frequentie plus 25 kHz), en (e) energie van de datastroom van het aangrenzende lagere kanaal (gewenste ontvangfrequentie minus 25 kHz) te minimaliseren.Figure 8 shows the demodulator portion of the moden processor 40 and shows the 400 kHz output signal 193712 8 from the mixer 108 (shown in Figure 1) supplied to the high precision sample and hold circuit 110 which has an opening uncertainty of 25 nanoseconds or less and of which the output signal is supplied to the A / D converter 112. The output signal from the A / D converter 112 is supplied via line 116 to the modem processor (all shown in Figure 1). The input-5 signal on line 116 includes time-multiplexed I and Q samples (which may have some cross product distortion) in the form of two complex sample pairs / symbol. The time-multiplexed I and Q samples are fed to the demultiplexer 298 where they are demultiplexed. The demultiplexed I and Q samples are fed to an equalizer module 300 whose purpose is (a) error energy of the received data stream, (b) modified error energy of the over 0.05 T (T equal to 10 1/16000 of a second ) delayed data stream, (c) modified error energy of the data stream advancing over 0.05 T, (d) energy of the data stream of the adjacent top channel (desired receive frequency plus 25 kHz), and (e) energy of the data stream of the adjacent lower channel (desired receive frequency minus 25 kHz).

De equalizer is een complex FIR-filter met 28 aftakkingen waarin weegcoëfficiënten van het filter bepaald 15 worden om de bovenvermelde vijf doeleinden te bereiken. Hiertoe worden er vijf trainingssignalen door de modulator opgewekt. Deze zijn: (a) een signaal op de gewenste frequentie waarop de ontvanger- en zenderklokken gesynchroniseerd zijn, (b) hetzelfde signaal als (a) maar waarbij de ontvangerkolk 0,05 T voorijlt ten opzichte van de zenderklok, (c) hetzelfde als (b) behalve dat het over 0,05 T vertraagd is, (d) hetzelfde signaal als (a) maar waarin de draaggolffrequentie verhoogd is met 25 kHz, en (e) hetzelfde 20 signaal als (d) behalve dat de draaggolffrequentie verminderd is met 25 kHz. In de gevallen (d) en (e) verschuift de modemprocessor, de zend FIR-filter coëfficiënten met 25 kHz om het trainingssignaal met een 25 kHz afwijking op te wekken.The equalizer is a complex 28 tap FIR filter in which filter weighting coefficients are determined to achieve the above five purposes. For this purpose, five training signals are generated by the modulator. These are: (a) a signal at the desired frequency at which the receiver and transmitter clocks are synchronized, (b) the same signal as (a) but where the receiver vortex is 0.05 T ahead of the transmitter clock, (c) the same as (b) except that it is delayed by 0.05T, (d) the same signal as (a) but in which the carrier frequency is increased by 25 kHz, and (e) the same signal as (d) except that the carrier frequency is reduced with 25 kHz. In cases (d) and (e), the modem processor shifts the transmit FIR filter coefficients by 25 kHz to generate the training signal with a 25 kHz deviation.

Door de feitelijke ingangssignalen tijdens de presentaties van elke van de vijf trainingssignalen met een stel gewenste uitgangssignalen te vergelijken wordt een stel weegcoëfficiënten verkregen die bij implemen-25 tatie in de equalizer bovenvermelde doeleinden realiseren. De weegcoëfficiënten worden in de RAM 32 opgeslagen.By comparing the actual input signals during the presentations of each of the five training signals with a set of desired output signals, a set of weighting coefficients which realize the above-mentioned objectives when implemented in the equalizer. The weighting coefficients are stored in the RAM 32.

De vereffende I- en Q-bemonsteringen worden aan een module 302 toegevoerd, die een uitgangssignaal opwekt dat de boogtangens van de verhouding van de betreffende Q- en l-bemonsteringen is. Dit bij 304 aangegeven uitgangssignaal representeert de fase van het ontvangen signaal.The equalized I and Q samples are applied to a module 302, which generates an output signal that is the arc tangent of the ratio of the respective Q and 1 samples. This output signal indicated at 304 represents the phase of the received signal.

30 De vereffende I- en Q-bemonsteringen worden eveneens gelijktijdig toegevoerd aan een frequentie-verloopmodule 306 die in meer detail in figuur 9 is aangegeven. De I- en Q-bemonsteringen worden gesommeerd om een onderzijband 308 (zoals aangegeven in figuur 9) op te wekken, en gelijktijdig wordt het verschil tussen de I- en Q-bemonstering gevormd om een bovenzijband 310 op te wekken. Een grootte-berekening wordt vervolgens zowel ten aanzien van de boven als ten aanzien van de onderzijband 35 uitgevoerd zoals aangegeven bij 312 en 314. De verschilbewerking tussen de groottes vindt in 316 plaats. Dit bij 318 aangegeven verschil representeert een frequentiefout.The equalized I and Q samples are also simultaneously supplied to a frequency modulation module 306, which is shown in more detail in Figure 9. The I and Q samples are summed to generate a bottom sideband 308 (as shown in Figure 9), and simultaneously the difference between the I and Q samples is formed to generate a top sideband 310. A size calculation is then performed both on the top and bottom sidebands 35 as indicated at 312 and 314. The difference operation between sizes takes place in 316. This difference indicated at 318 represents a frequency error.

Zoals aangegeven in figuur 8 wordt het uitgangssignaal 304 van de boogtangensmodule 302 toegevoerd aan de AFC- en symbooltijdvoigmodule 320 (dat in meer detail in figuur 10 is aangegeven). De bij 322 in figuur 10 aangegeven fase-correctiewaarde wordt van de gedetecteerde fase 304 afgetrokken hetgeen in de 40 bij lijn 324 aangegeven gecorrigeerde fase resulteert. De gecorrigeerde fase 324 wordt aan een symbool-detector 326 toegevoerd die het actuele symbool in termen van de fasewaarde detecteert en de fase tot het dichtst bijzijnde 22,5° increment kwantiseert. De bij 328 aangeduide gekwantiseerde fase wordt van de bij 330 aangegeven gecorrigeerde fase 324 afgetrokken. Dit resulteert in het bij 332 aangegeven fasefout-signaal. Dit foutsignaal 332 wordt aan een in het algemeen bij 334 aangegeven tweede-orde lusfilter 45 toegevoerd dat de op de lijn 3436 aangeduide fasecorrectie berekent evenals het bij 338 aangegeven frequentiecorrectiesignaal. Dit frequentiecorrectiesignaal wordt via de in figuur 1 aangegeven lijn 132 toegevoerd aan de spanningsgestuurde kristaloscillator.As shown in Figure 8, the output signal 304 of the arc pliers module 302 is applied to the AFC and symbol timing module 320 (which is shown in more detail in Figure 10). The phase correction value indicated at 322 in Figure 10 is subtracted from the detected phase 304, resulting in the corrected phase indicated at line 324. The corrected phase 324 is applied to a symbol detector 326 which detects the current symbol in terms of the phase value and quantizes the phase to the nearest 22.5 ° increment. The quantized phase indicated at 328 is subtracted from the corrected phase 324 indicated at 330. This results in the phase error signal indicated at 332. This error signal 332 is applied to a second order loop filter 45 generally indicated at 334 which calculates the phase correction indicated on line 3436 as well as the frequency correction signal indicated at 338. This frequency correction signal is applied to the voltage controlled crystal oscillator via the line 132 shown in Figure 1.

Het foutsignaal 332 wordt via de lijn 340 toegevoerd aan een symbooltijdvoigmodule 342 die via de lijn 344 eveneens het uitgangssignaal van de symbooldetectiemodule 326 ontvangt. De symbooltijd volgmodule 50 342 bevat een algoritme dat de fase over een aantal voorafbepaalde symbolen volgt, op basis van de startfase van het eerste symbool en de fase van het laatste symbool, en vervolgens de helling bepaalt. De module probeert uit de fase-versus-tijd functie te bepalen wanneer de nuldoorgangen feitelijk zijn opgetreden en door hen te vergelijken met waar zij zouden moeten hebben opgetreden, wordt een tijdstuur-bijstelling berekend die het verschil zal corrigeren. De symboolklok zal aan het beging van de volgende 55 sleuf worden bijgesteld. De symbooltijdvoigmodule 342 verschaft een uitgangssignaal 346 dat aan de (in figuur 1 aangegeven) tijdmodule 51 wordt toegevoerd.The error signal 332 is applied via line 340 to a symbol timing module 342 which also receives the output signal from symbol detection module 326 via line 344. The symbol time tracking module 50 342 includes an algorithm that follows the phase over a number of predetermined symbols, based on the start phase of the first symbol and the phase of the last symbol, and then determines the slope. The module attempts to determine from the phase versus time function when the zero crossings actually occurred and comparing them to where they should have occurred calculates a time adjustment that will correct the difference. The symbol clock will be adjusted at the start of the next 55 slot. The symbol timing module 342 provides an output signal 346 which is applied to the time module 51 (shown in Figure 1).

Het frequentiesignaal 338 van de AFC- en symbooltijdmodule 320 wordt toegevoerd aan een weeg-The frequency signal 338 from the AFC and symbol time module 320 is applied to a weighting

Claims

9 193712 processing module 348 (as shown in figure 8) where it is weighed. The output signal 350 from the module 348 is applied to a summing module 352 where the signal 350 is added to the output signal 318 from the module 306 to obtain an output signal 354 which is applied to the D / A converter 134. The output of the D / A converter shown in Figures 1 and 5 is supplied to the synthesizer indicated at 138. Although the present apparatus as described above comprises several separate elements, it is possible to perform the functions of many of these elements, such as, for example, full-speed PROM 44, FIFO 46, interpolator 48, and PAL 50, in a modem processor of sufficient to record great power. This may also apply to those elements such as the frame timing control 91, blanking circuit 58, timing means 51, divide by four circuit, divide by five circuit, and some or all of the elements of synthesizer 72 Furthermore, the baseband processor and the modem processor may also be combined into a single unit which may also include the codec and the UART. 15 Modem for converting a digital input signal into a phase shift modulated output signal by differential phase shift modulation, comprising means for converting the input signal by inverse Gray encoding; means for differential encoding the converted input signal; and phase shift modulating means of the differentially encoded signal, characterized in that a phase quantizer is connected to the output of the inverse Gray encoders for determining the magnitude of the phase of the running symbol, which quantizer is coupled to a differential encoder that outputs a differential coded phase value representing the modulo sum of the running differential phase and the preceding magnitude of the phase, which modulo sum is calculated to form the I and Q components of the running symbol , and that the I and Q components are supplied to a filter which forms an oversampled PSK time-division multiplex signal therefrom on a single line. Hereby 5 sheets drawing