NL193577C

NL193577C - Frequency synthesizer for a digital communication system.

Info

Publication number: NL193577C
Application number: NL9002799A
Authority: NL
Original assignee: Interdigital Tech Corp
Priority date: 1986-08-07
Filing date: 1990-12-18
Publication date: 2000-02-02
Also published as: NL193712B; NL9002797A; NL193712C; NL9002799A; NL193577B

Description

1 1935771 193577

Frequentie-synthesizer voor een digitaal communicatiestelselFrequency synthesizer for a digital communication system

De uitvinding heeft betrekking op een frequentie-synthesizer voor een digitaal communicatiestelsel omvattende een uitgang en dienende om een middenfrequent signaal om te zetten in een signaal van een 5 vooraf bepaalde toegewezen frequentie.The invention relates to a frequency synthesizer for a digital communication system comprising an output and serving to convert an intermediate frequency signal into a signal of a predetermined allocated frequency.

Een dergelijke frequentie-synthesizer is bekend uit het Amerikaanse octrooischrift 4.476.575, waarbij een ontvangen frequentie wordt gemengd met het uitgangssignaal van een ontvang-synthesizer, teneinde een middenfrequent signaal te verkrijgen en waarbij het uitgangssignaal van de ontvang-synthesizer eveneens wordt gemengd met het uitgangssignaal van de zend-synthesizer, teneinde de uit te zenden frequentie op te 10 wekken.Such a frequency synthesizer is known from U.S. Patent 4,476,575, in which a received frequency is mixed with the output of a receive synthesizer, in order to obtain an intermediate frequency signal, and the output of the receive synthesizer is also mixed with the output signal of the transmit synthesizer, to generate the transmit frequency.

De bekende synthesizer voorziet in ingangs- en uitgangsfrequenties met een vast verschil. Echter wordt volgens het Amerikaanse octrooischrift gebruikgemaakt van afzonderlijke frequentie-synthesizers en wordt in werkelijkheid het uitgangssignaal van de ontvang-synthesizer geïntroduceerd om de zend-synthesizer aan te sturen en ook de bijzondere frequenties worden beperkt, teneinde interferentieproblemen en ruisproblemen 15 het hoofd te bieden.The known synthesizer provides input and output frequencies with a fixed difference. However, according to the US patent, separate frequency synthesizers are used, and in reality the output of the receive synthesizer is introduced to drive the transmit synthesizer and also the special frequencies are limited in order to overcome interference problems and noise problems.

De uitvinding heeft ten doel te voorzien in een frequentie-synthesizer van de in de aanhef genoemde soort, waarbij op eenvoudiger wijze twee frequenties worden opgewekt.The object of the invention is to provide a frequency synthesizer of the type mentioned in the preamble, in which two frequencies are generated in a simpler manner.

Dit doel wordt volgens de uitvinding bereikt, doordat de frequentie-synthesizer is voorzien van een tweede uitgang, waarbij het signaal aan de eerste uitgang ten opzichte van het signaal aan de tweede 20 uitgang over een vooraf bepaalde frequentie is verschoven en waarbij de eerste uitgang een frequentie opwekt die bij combinatie met de frequentie van een middenfrequent signaal een signaal van een vooraf bepaalde gewenste frequentie verschaft en de tweede uitgang een frequentie opwekt die bij combinatie met een ontvangen signaal een signaal verschaft met dezelfde frequentie als het middenfrequente signaal. Opgemerkt wordt dat de Britse octrooiaanvrage 2.107.143 een frequentie-synthesizer beschrijft, die 25 voorzien is van een zender en ontvanger met een vooraf bepaald frequentieverschil. Volgens genoemde Britse octrooiaanvrage wordt voorzien in twee afzonderlijke frequentie-synthesizers elk met zijn eigen ingang, die wordt bestuurd voor het leveren van een bijzondere frequentie. De twee frequenties worden gemengd, teneinde een methode te verschaffen voor het elimineren van instabiliteit tussen de twee signalen.This object is achieved according to the invention in that the frequency synthesizer is provided with a second output, wherein the signal at the first output is shifted by a predetermined frequency relative to the signal at the second output and wherein the first output has a frequency which, in combination with the frequency of an intermediate frequency signal, provides a signal of a predetermined desired frequency and the second output generates a frequency which, in combination with a received signal, provides a signal of the same frequency as the intermediate frequency signal. It is noted that British patent application 2,107,143 describes a frequency synthesizer comprising a transmitter and receiver with a predetermined frequency difference. According to said British patent application, two separate frequency synthesizers, each with its own input, which is controlled to provide a particular frequency, are provided. The two frequencies are mixed to provide a method for eliminating instability between the two signals.

30 De synthesizer volgens de uitvinding verschaft dezelfde functie als de gebruikelijke twee afzonderlijke synthesizers maar met minder onderdelen, een hogere stabiliteit en gemakkelijker in de hand te houden toleranties.The synthesizer of the invention provides the same function as the conventional two separate synthesizers but with fewer parts, higher stability and easier to control tolerances.

De synthesizer is bijzonder geschikt voor de toepassing in een abonnee-eenheid van een digitaal telefoonsysteem. Deze abonnee-eenheid is in het bijzonder ingericht voor een draadloze verbinding met een 35 basisstation.The synthesizer is particularly suitable for use in a subscriber unit of a digital telephone system. This subscriber unit is in particular adapted for a wireless connection to a base station.

De uitvinding zal aan de hand van een uitvoeringsvoorbeeld nader worden toegelicht met verwijzing naar de tekening, waarin: figuur 1 een schema is van een abonnee-eenheid waarin de uitvinding is toegepast; 40 figuur 2 een blokschema is van het modulatorgedeelte van de in figuur 1 aangegeven modemprocessor; figuur 3 een blokschema is van de in figuur 2 aangegeven DPSK omzettingseenheid; figuur 4 de structuur en werking van het in figuur 2 aangegeven FIR-filter toont; figuur 5 een blokschema is van de in figuur 1 aangegeven interpolator; figuur 6 een blokschema is van het in figuur 1 aangegeven synthesizer; 45 figuur 7 een gewijzigde vorm is van het ingangsgedeelte van het in figuur 1 aangegeven stelsel; figuur 8 een blokschema is van het demoduiatorgedeelte van de in figuur 1 aangegeven modemprocessor; figuur 9 een blokschema is van de in figuur 8 aangegeven verloopfrequentie-besturingsinrichting; en figuur 10 een blokschema is van de in figuur 8 aangegeven frequentiecorrectie-AFC- en symbooltijdvolg-50 inrichting.The invention will be explained in more detail with reference to an embodiment with reference to the drawing, in which: figure 1 is a diagram of a subscriber unit in which the invention is applied; Figure 2 is a block diagram of the modulator portion of the modem processor shown in Figure 1; Figure 3 is a block diagram of the DPSK conversion unit shown in Figure 2; Figure 4 shows the structure and operation of the FIR filter shown in Figure 2; Figure 5 is a block diagram of the interpolator shown in Figure 1; Figure 6 is a block diagram of the synthesizer shown in Figure 1; Figure 7 is a modified form of the input portion of the system shown in Figure 1; Figure 8 is a block diagram of the demodulator portion of the modem processor shown in Figure 1; Figure 9 is a block diagram of the decay frequency controller shown in Figure 8; and Figure 10 is a block diagram of the frequency correction AFC and symbol time tracking device shown in Figure 8.

GlossariumGlossary

Glossarium van acronymen en woorden uit de onderhavige tekst A/D analoog-digitaalomzetter 55 ADJ bijstelling van ingangssignaal AFC automatische-frequentieregeling AGC automatische-versterkingsregeling 193577 2 (vervolg) A/D analoog-digitaalomzetter BLANKING stuurmiddelen om een signaal gedurende bekrachtiging van deze stuurmiddelen op een vooraf bepaald amplitudeniveau te doen houden 5 DODEC gecombineerde coder en decoder CPE door klant verschafte apparatuur (telefoonapparaat) D/A digitaal-analoogomzetter DMA directe-geheugentoegang DPSK differentiële fasesleutelmodulatie 10 DS data select EEPROM elektrische wisbaar programmeerbaar uitleesgeheugen EPROM wisbaar programmeerbaar uitleesgeheugen FIFO eerst-in eerst-uit geheugen FIR eindige-puls responsie 15 GLITCH ongewenst overgangssignaal HOUD vrije mode I in-fase MF middenfrequentGlossary of acronyms and words from the present text A / D analog-to-digital converter 55 ADJ adjustment of input signal AFC automatic frequency control AGC automatic gain control 193577 2 (continued) A / D analog-to-digital converter BLANKING control means to provide a signal during energization of these control means. maintain a predetermined amplitude level 5 DODEC combined coder and decoder CPE customer supplied equipment (telephone device) D / A digital to analog converter DMA direct memory access DPSK differential phase key modulation 10 DS data select EEPROM electric erasable programmable readout memory EPROM erasable programmable readout memory FIFO first in first-out memory FIR finite pulse response 15 GLITCH unwanted transition signal HOLD free mode I in-phase MF intermediate frequency

Kbps kilobit per seconde 20 nS nanoseconde PAL programmeerbare groeperingslogica PCM pulscodemodulatie PROM programmeer uitleesgeheugen PSK fasesleutelmodulatie 25 Q kwadratuur RAM willekeurig-toegankelijk geheugen RELP restgeëxciteerde lineaire predictie RF hoogfrequent R/W lees/schrijf 30 S/H bemonster en houd SLiC abonnee-luskoppelschakeling STROBE bemonstersignaal UART universele asynchrone ontvanger-zender VCXO spanningsgestuurde kristaloscillator 35 XF uitwendige-vlaguitgangssignaal gebruikt voor het signaleren van andere processoren.Kbps kilobit per second 20 nS nanosecond PAL programmable grouping logic PCM pulse code modulation PROM program readout memory PSK phase key modulation 25 Q quadrature RAM random access memory RELP residual excited linear prediction RF high frequency R / W read / write 30 S / H sample and hold SLiC subscriber loop signal STRO UART universal asynchronous receiver transmitter VCXO voltage controlled crystal oscillator 35 XF external flag output signal used for signaling other processors.

In de figuren verwijzen dezelfde tekens naar overeenkomstige delen. In figuur 1 is een connector 10 aangegeven voor aansluiting op bij de klant aangebrachte apparatuur (CPE). Een lijnenpaar 12 loopt vanaf 40 de connector 10 naar een SLIC 14 en kan via relaiscontacten 18 eveneens verbonden worden met een belschakeling 16. De SLIC 14 is een standaardchip voor het uitvoeren van verschillende functies, zoals batterijspanning, overspanningsbescherming, bellen, signaleringsdetectie zoals vanaf een kiesdraaischijf, de toestand van de haak, lijntesting, enz. De SLIC 14 bevat eveneens de vorkschakeling die een aantal spraaksignalen in ingaande en uitgaande signalen scheidt. De SLIC 14 is verbonden met een codec 20 45 voorzien van ingaande en uitgaande lijnen naar en van een basisbandprocessor 22 waardoor hij in de inkomende richting de analoge spraaksignalen omzet in digitale signalen, d.w.z. 64 kbps u-wet PCM, terwijl hij in de uitgaande richting de digitale signalen omzet in analoge spraaksignalen. Het kan soms wenselijk zijn om om de codec heen te gaan zodat de SLIC 14 direct met de basisbandprocessor 22 is verbonden. Er is een alternatieve toegang tot de basisbandprocessor via een connector 24 en een UART 26 die een 50 directe digitale verbinding met de basisbandprocessor verschaft waardoor de SLIC en de codec omgaan wordt. Deze directe toegangsverbinding dient voor twee doelen: (1) om alleen digitale signalen door te laten wanneer gewenst, waardoor alle analoge verbindingen omgaan worden, en (2) om een directe toegang tot de processoren en geheugens mogelijk te maken voor een gemakkelijk onderhoud en testdoeleinden.In the figures, the same signs refer to corresponding parts. Figure 1 shows a connector 10 for connection to customer fitted equipment (CPE). A pair of lines 12 runs from 40 connector 10 to a SLIC 14 and can also be connected via relay contacts 18 to a bell circuit 16. The SLIC 14 is a standard chip for performing various functions, such as battery voltage, over voltage protection, calling, signaling detection such as from a dial, hook condition, line test, etc. The SLIC 14 also includes the fork circuit which separates a number of speech signals into input and output signals. The SLIC 14 is connected to a codec 20 45 provided with input and output lines to and from a baseband processor 22 whereby it converts the analog voice signals into digital signals in the input direction, ie 64 kbps u-law PCM, while in the output direction. converts the digital signals into analog voice signals. It may sometimes be desirable to bypass the codec so that the SLIC 14 is directly connected to the baseband processor 22. There is an alternative access to the baseband processor via a connector 24 and a UART 26 which provides a direct digital connection to the baseband processor thereby handling the SLIC and the codec. This direct access connection serves two purposes: (1) to pass only digital signals when desired, handling all analog connections, and (2) to allow direct access to the processors and memories for easy maintenance and testing purposes .

De basisbandprocessor 22 heeft verschillende functies, waarvan er een is het omzetten van het 64 kbps 55 PCM signaal in 14,57... kbps door middel van een transcodeerfunctie zoals bijvoorbeeld verkregen door restgeëxciteerde lineaire predictie (RELP). De basisbandprocessor zorgt eveneens voor echo-opheffing en daarenboven werkt hij als stuurmicroprocessor zoals bijvoorbeeld door de in het stelsel gebruikte synthesi- 3 193577 zer te informeren ten aanzien van de gewenste werkfrequentie. De basisbandprocessor 22 is verbonden met een seriële EEPROM 30 die een elektrisch wisbaar niet-vluchtig geheugen is, waardoor gekozen bits elektrisch gewist kunnen worden zonder daarin opgesiagen andere bits te wissen. Deze EEPROM 30 wordt gebruikt voor het opslaan zowel van het abonnee-identificatienummer als van het netwerkidentificatie-5 nummer (het basisstation waarvoor het gebruikt wordt). Bovendien is de basisbandprocessor 22 verbonden met een volle-snelheid RAM 32 waarin hij de ontvangen signalen opslaat. De RAM 32 bevat eveneens een hoge-snelheid buffergeheugen (cache) en wordt bovendien als een willekeurig-toegankelijk geheugen voor RELP omzetting, echo-opheffing en andere stuurfuncties gebruikt. De basisbandprocessor 22 is eveneens verbonden met een halve-snelheid EPROM 34 en een volle-snelheid PROM 36 die de RELP en echo-10 opheffingsfuncties evenals verschillende andere functies opslaat zoals de stuurfunctie. De basisbandprocessor 22 is bovendien via een directe-geheugentoegang (DMA) 38 verbonden met een modem-processor 40.The baseband processor 22 has several functions, one of which is to convert the 64 kbps 55 PCM signal to 14.57 ... kbps by means of a transcoding function as obtained, for example, by residual excited linear prediction (RELP). The baseband processor also provides echo cancellation and, moreover, it functions as a control microprocessor, such as, for example, by informing the synthesizer used in the system of the desired operating frequency. The baseband processor 22 is connected to a serial EEPROM 30 which is an electrically erasable non-volatile memory, allowing selected bits to be electrically erased without erasing other bits stored therein. This EEPROM 30 is used to store both the subscriber identification number and the network identification number (the base station for which it is used). In addition, the baseband processor 22 is connected to a full-speed RAM 32 in which it stores the received signals. The RAM 32 also includes a high speed buffer memory (cache) and is additionally used as a random access memory for RELP conversion, echo cancellation and other control functions. The baseband processor 22 is also connected to a half-speed EPROM 34 and a full-speed PROM 36 which stores the RELP and echo-10 cancellation functions as well as various other functions such as the control function. The baseband processor 22 is also connected to a modem processor 40 via direct memory access (DMA) 38.

De DMA 38 verhindert het optreden van een gelijktijdige toegang tot de RAM 32 door zowel de basisbandprocessor als de modemprocessor.The DMA 38 prevents simultaneous access to the RAM 32 from both the baseband processor and the modem processor.

15 De DMA koppelschakeling wordt gebruikt om spraak en stuurdata tussen de basisband en modem-processoren over te dragen. De modemprocessor 40 werkt als de hoofdprocessor en stuurt via (niet aangegeven) houdlijnen de basisbandprocessor 22. De modemprocessor 40 heeft het vermogen om toegang tot de basisbandprocessor 22 te verkrijgen, om de verwerking daarvan te stoppen en om de stuurlijnen, de adres- en de databussen de hoge-impedantietoestand van een drie-toestanden uitgangs-20 signaal te doen aannemen. Dit maakt het mogelijk voor de modemprocessor 40 om via de DMA koppelschakeling toegang tot het DMA-geheugen van de basisbandprocessor te verkrijgen en om daarin te lezen of te schrijven.The DMA link circuit is used to transfer voice and control data between the baseband and modem processors. The modem processor 40 functions as the main processor and controls the baseband processor 22 via (not shown) holding lines. The modem processor 40 has the ability to access the baseband processor 22, to stop processing it, and to control the control lines, the address and the data buses to assume the high impedance state of a three-state output 20 signal. This allows modem processor 40 to access and read or write to the baseband processor DMA memory through the DMA interface.

Dit wordt teweeggebracht doordat de modemprocessor 40 zijn XF -bit doet gelden welke gepoort wordt naar de de houd-ingang van de basisbandprocessor. Wanneer de basisbandprocessor deze opdracht 25 ontvangt zal hij de uitvoering van de actuele instructie beëindigen, de verwerking daarvan stoppen, en zijn stuurdata en adresbussen de hoge-impedantietoestand van een drie-toestanden uitgangssignaal doen aannemen en vervolgens een houd-bevestigingssignaal terug aan de modemprocessor afgeven. Direct nadat de modemprocessor de houd-opdracht heeft afgegeven zal hij voortgaan met andere taken en wachten tot de basisbandprocessor het houd-bevestigingssignaal uitzendt. Wanneer de modemprocessor 30 eenmaal het houd-bevestigingssignaal ontvangt, zal hij de besturing ovememen van de stuur-, data- en adresbussen van de basisbandprocessor en vervolgens lezen en schrijven naar de DMA RAM 32. Nadat de modemprocessor de toegangsbewerking tot de DMA RAM heeft voltooid, zal hij het houd-ingangssignaal van de basisbandprocessor wegnemen, die dan de verwerking weer zal hervatten waar hij gebleven was.This is accomplished by the modem processor 40 asserting its XF bit which is gated to the hold input of the baseband processor. When the baseband processor receives this command 25, it will terminate execution of the current instruction, stop processing it, and cause its control data and address buses to assume the high impedance state of a tri-state output signal and then return a hold acknowledgment signal to the modem processor . Immediately after the modem processor issues the hold command, it will continue with other tasks and wait for the baseband processor to send the hold confirmation signal. Once the modem processor 30 receives the hold acknowledge signal, it will take control of the control, data and address buses of the baseband processor and then read and write to the DMA RAM 32. After the modem processor has completed the access operation to the DMA RAM it will remove the hold input signal from the baseband processor, which will then resume processing where it left off.

De basisbandprocessor heeft eveneens het vermogen om de modemprocessor te blokkeren door zijn eigen 35 XF -bit hoog te zetten. Deze bit wordt met het houd-signaal van de modemprocessor gepoort en kan de houd-lijn op elk punt voordat de basisbandprocessor in de houd-toestand overgaat te niet doen. De modemprocessor gebruikt tien bits van de adresbus en alle zestien bits van de databus. Hij maakt eveneens gebruik van drie stuurlijnen: strobe, R/W en DS.The baseband processor also has the ability to block the modem processor by setting its own 35 XF bit high. This bit is gated with the hold signal from the modem processor and can override the hold line at any point before the baseband processor goes into the hold state. The modem processor uses ten bits from the address bus and all sixteen bits from the data bus. It also uses three steering lines: strobe, R / W and DS.

Of de basisbandprocessor 22 of de modemprocessor 40, die in de een of andere richting werkt, kan 40 signalen van de RAM 32 ontvangen in overeenstemming met de bovenbeschreven signalen. De twee processoren communiceren met elkaar door middel van een gedeelte van de RAM 32 dat opzij is gezet voor gebruik als een hoge-snelheid buffergeheugen. De modemprocessor 40 is eveneens verbonden met een volle-snelheid PROM 14 die het programma voor de processor bevat.Either the baseband processor 22 or the modem processor 40 operating in one direction or another can receive 40 signals from the RAM 32 in accordance with the above-described signals. The two processors communicate with each other through a portion of the RAM 32 set aside for use as a high speed buffer memory. The modem processor 40 is also connected to a full-speed PROM 14 which contains the program for the processor.

De modemprocessor 40 zendt in zijn modulatiemode zijn signalen via een FIFO 46 uit naar een 45 interpolator 48, welke signalen een bemonstersnelheid van 320 kHz hebben. De interpolator 48 verhoogt deze bemonstersnelheid op effectieve wijze met een factor 5 door hem om te zetten in 1600 kilobemonsteringen/seconde (1,6 megabemonsteringen/seconde). De interpolatie benadert in samenwerking met het hierna te beschrijven kristalfilter dat als integrator werkt, op effectieve wijze een FIR-filter met vijf aftakkingen. De toepassing van digitale en analoge apparatuur om een FIR-filter te implementeren verschilt 50 van de klassieke geheel digitale apparatuurimplementatie van FIR. Het uitgangssignaal van de interpolator wordt toegevoerd aan een PAL 50.The modem processor 40 in its modulation mode transmits its signals via a FIFO 46 to a 45 interpolator 48, which signals have a sampling rate of 320 kHz. Interpolator 48 effectively increases this sampling rate by a factor of 5 by converting it to 1600 kilo samples / second (1.6 megabytes / second). The interpolation, in conjunction with the integrator crystal filter described below, effectively approaches a five-branch FIR filter. The use of digital and analog equipment to implement an FIR filter differs from the classic all-digital equipment implementation of FIR. The interpolator output is applied to a PAL 50.

Dit PAL is als een type menger geconfigureerd, waaraan zoals bij 50 is aangegeven, een 400 kHz blokgolf wordt toegevoerd die afkomstig is van een tijdgenerator 51, evenals het 1600 kilobemonsteringen/ secondesignaal. Dit signaal representeert een 16-kilosymbool/seconde PSK-signaal met een nuldraaggolf en 55 een gewenste bandbreedte van 20 kHz. In feite kan het PAL beschouwd worden als een frequentietransla-tor. De PAL-schakeling die, wanneer hij geconfigureerd is om een twee-complementfunctie uit te voeren, wordt gestuurd door een 400 kHz blokgolf, voert op effectieve wijze een tijdmultiplex-kwadratuurmenging uit 193577 4 en zet het basisbandsignaal met een bandbreedte van 20 kHz om in 400 kHz.This PAL is configured as a type of mixer to which, as indicated at 50, a 400 kHz square wave from a time generator 51 is supplied, as well as the 1600 kilo samples / second signal. This signal represents a 16-kilo symbol / second PSK signal with a zero carrier and 55 a desired bandwidth of 20 kHz. In fact, the PAL can be considered a frequency converter. The PAL circuit, which, when configured to perform a two's complement function, is driven by a 400 kHz square wave, effectively performs a time division multiplex squaring from 193577 4 and converts the base band signal with a bandwidth of 20 kHz 400 kHz.

Het uitgangssignaal van de PAL-schakeling 50 is een complex tijdmultiplexsignaal, dat in frequentie is omgezet en dat aan de D/A-omzetter 52 wordt toegevoerd die het digitale signaal in een analoog signaal omzet. Het uitgangssignaal van de D/A-omzetter 52 wordt toegevoerd aan een menger 54, waaraan 5 eveneens een deglitching/onderdrukkingspuls 56 uit een onderdrukkingsmodule 58 wordt toegevoerd. De glitch-energie is een belangrijke bijdrage aan ruis in een bemonsterd datastelsel. De glitch-energie treedt op bij overgangen van het ene ingangswoord naar een ander ingangswoord. Bij een D/A-omzetter kan elke binnenkomende bit afhankelijk van zijn toestand een verandering in het analoge uitgangsniveau veroorzaken. Dergelijke veranderingen die een resultaat zijn van de verschillende bits treden gewoonlijk niet 10 gelijktijdig op en veroorzaken daarom glitches. De klassieke oplossingen voor dit probleem zijn het gebruik van een bemonster-en-houdketen volgend op de D/A-omzetter of het gebruik van een de-glitching D/A-omzetter. Deze beide alternatieven zijn onnodig kostbaar. De ’’blanking” (onderdrukkingssignaal) voert het uitgangssignaal van de menger terug naar een tussenreferentieniveau tijdens de overgangsperioden, in het bijzonder ongeveer 35 nS voor en 130 nS na de digitale schakeltijden waardoor grote glitch-pieken die 15 in het D/A-uitgangssignaal optreden onderdrukt worden. Ofschoon de onderdrukking harmonischen teweegbrengt die verwijderd zijn van de betreffende middenfrequentie, neemt het gebruik van een relatief smalle middenfrequente filtering in wezen die harmonischen weg. Deze ”blanking”-methode reduceert eveneens de bemonstersnelheidsinhoud in het uitgangssignaal.The output of the PAL circuit 50 is a complex time-division multiplex signal, which has been converted into frequency and which is fed to the D / A converter 52 which converts the digital signal into an analog signal. The output of the D / A converter 52 is supplied to a mixer 54, to which a deglitching / blanking pulse 56 from a blanking module 58 is also supplied. The glitch energy is an important contribution to noise in a sampled data system. The glitch energy occurs at transitions from one input word to another input word. With a D / A converter, each incoming bit can cause a change in the analog output level depending on its condition. Such changes resulting from the different bits usually do not occur simultaneously and therefore cause glitches. The classic solutions to this problem are the use of a sample and hold chain following the D / A converter or the use of a de-glitching D / A converter. Both of these alternatives are unnecessarily expensive. The "blanking" (blanking signal) returns the mixer output to an intermediate reference level during the transition periods, typically about 35 nS before and 130 nS after the digital switching times, resulting in large glitch peaks 15 in the D / A output actions are suppressed. Although the suppression produces harmonics that are away from the respective center frequency, the use of relatively narrow intermediate frequency filtering essentially removes those harmonics. This "blanking" method also reduces the sample rate content in the output signal.

Het bij 60 aangegeven uitgangssignaal van de menger 54 wordt toegevoerd aan een menger 62 in een 20 als geheel met 64 aangeduide omhoogzetter. De menger 62 heeft bij 65 een 20 MHz-ingang die gemeenschappelijk is met een 20 MHz-lijn 66. Het uitgangssignaal van de menger 62 is de som van 20 MHz van het ingangssignaal 65 en het van de menger 54 ontvangen 400 kHz-signaal met een resulterend uitgangssignaal van 20,4 MHz. Dit uitgangssignaal wordt toegevoerd aan een kristalfilter 68 dat alleen deze som, die het middenfrequente signaal vormt, doorlaat naar een versterker 70.The output signal of mixer 54 indicated at 60 is supplied to a mixer 62 in an elevator designated 64 as a whole. The mixer 62 has a 20 MHz input at 65 which is common to a 20 MHz line 66. The output of the mixer 62 is the sum of 20 MHz of the input signal 65 and the 400 kHz signal received from the mixer 54 with a resulting output signal of 20.4 MHz. This output signal is applied to a crystal filter 68 which passes only this sum, which constitutes the intermediate frequency signal, to an amplifier 70.

25 Een synthesizer is bij 72 aangegeven. Binnen deze synthesizer 72 bevindt zich een synthesizer-module die een uitgangssignaal L01 verschaft. Eveneens leidt binnen deze synthesizer-module een tweede schakeling een tweede uitgangssignaal L02 af, waarbij het uitgangssignaal van L02 de uitgang van L01 volgt met een frequentie van 5 MHz onder de frequentie van L01. De synthesizer gebruikt als referentie de spanningsgestuurde 80 MHz kristaloscillator. Het uitgangssignaal L01 wordt via de lijn 74 toegevoerd aan 30 een menger 76 die eveneens het middenfrequente uitgangssignaal van de versterker 70 ontvangt. Daar dit middenfrequente signaal een waarde van 20,4 MHz heeft, wordt wanneer bijvoorbeeld aan de uitgang van de menger 76 een frequentie van 455,5 MHz wordt geëist, de synthesizer bedreven om een frequentie van 435,1 MHz op te wekken, welke frequentie dan bij de 20,4 MHz wordt opgeteld, hetgeen de gewenste frequentie van 455,5 MHz oplevert. Dit uitgangssignaal wordt dan door een versterker 80 met variabele 35 versterking versterkt. De basisbandprocessor 22 zendt op basis van de decodering van bepaalde signalen van het basisstation een versterkingsstuursignaal op de lijn 81 via een D/A-omzetter 82 naar de versterker 80 met variabele versterking. De versterker 80 heeft een beperkte bandbreedte en zal daarom geen ongewenste verschilfrequentie, die eveneens door de menger 76 wordt opgewekt, doorlaten. Het uitgangssignaal van de versterker 80 wordt via de lijn 83 toegevoerd aan een vermogensversterker 84 die de 40 eindversterking teweegbrengt voordat het hoogfrequente signaal via een relaisconstant 86 aan de antenne 88 wordt toegevoerd.A synthesizer is indicated at 72. Within this synthesizer 72 there is a synthesizer module which provides an output signal L01. Also, within this synthesizer module, a second circuit derives a second output signal L02, the output signal of L02 following the output of L01 at a frequency of 5 MHz below the frequency of L01. The synthesizer uses the voltage-controlled 80 MHz crystal oscillator as a reference. The output signal L01 is supplied via line 74 to a mixer 76, which also receives the intermediate frequency output signal from amplifier 70. Since this intermediate frequency signal has a value of 20.4 MHz, when, for example, a frequency of 455.5 MHz is required at the output of mixer 76, the synthesizer is operated to generate a frequency of 435.1 MHz, which frequency then add to the 20.4 MHz, giving the desired frequency of 455.5 MHz. This output signal is then amplified by a variable gain amplifier 80. The baseband processor 22, based on the decoding of certain signals from the base station, sends an amplification control signal on the line 81 through a D / A converter 82 to the variable gain amplifier 80. The amplifier 80 has a limited bandwidth and therefore will not pass through an undesired differential frequency, which is also generated by the mixer 76. The output of the amplifier 80 is supplied via the line 83 to a power amplifier 84 which produces the final amplification before the high-frequency signal is supplied to the antenna 88 via a relay constant 86.

De eenheid past een systeem toe waarin een frame elke 45 milliseconden wordt herhaald. In dit systeem zendt de eenheid gedurende een gedeelte van de tweede helft van elk frame uit en ontvangt de eenheid gedurende een gedeelte van de eerste helft van het frame. Een configuratie kan die zijn waarin beide 45 gedeelten van gelijke lengte (ofschoon zij niet noodzakelijkerwijs gelijk behoeven te zijn) zijn. Een andere configuratie (16-ary) kan die zijn waarin vier gedeelten van gelijke lengte voor de abonnee tijdens een geheel frame beschikbaar zijn. Elk gedeelte van de vier gedeelten kan een sleuf worden genoemd. Elke sleuf bevat als deel van zijn initiële data een uniek woord dat door de eenheid wordt gebruikt om de tijdsturing voor de ontvangst van de resterende data in de sleuf vast te stellen. De eerste sleuf van de vier 50 wordt voorafgegaan door een AM-gat dat gebruikt wordt om een arbitrair door het basisstation aangewezen sleuf als de eerste sleuf aan te merken. Het AM-gat en het unieke woord maken deel uit van het binnenkomende signaal van het basisstation. De duur van het AM-gat wordt gebruikt om te bepalen of een bepaald hoogfrequent kanaal een stuurkanaal of een spraakkanaal is.The unit applies a system in which a frame is repeated every 45 milliseconds. In this system, the unit transmits for part of the second half of each frame and receives for part of the first half of the frame. A configuration may be that in which both 45 portions are of equal length (although they may not necessarily be the same). Another configuration (16-ary) may be that in which four equal length sections are available to the subscriber during a whole frame. Each section of the four sections can be called a slot. Each slot contains as part of its initial data a unique word which is used by the unit to determine the timing for receipt of the remaining data in the slot. The first slot of the four 50 is preceded by an AM hole used to designate an arbitrary slot designated by the base station as the first slot. The AM hole and the unique word are part of the incoming signal from the base station. The duration of the AM gap is used to determine whether a given high-frequency channel is a control channel or a voice channel.

Een datasignaal wordt uit de gemiddelde grootte van het bij 116 gerepresenteerde signaal afgeleid. Een 55 drempel evenredig met de gemiddelde grootte wordt vergeleken met niet-gemiddelde groottes. Wanneer de drempel niet door de niet-gemiddelde grootte gedurende een vooraf bepaalde tijdperiode wordt overschreden wordt aangenomen dat er een AM-gat is gedetecteerd. De modemprocessor 46 slaat in de RAM 32 het 5 193577 tijdstip op waarop bepaald werd dat het AM-gat optrad. De basisbandprocessor wekt initiatiesignalen op op basis van (a) de modulatiemode (4-ary of 16-ary), (b) het tijdstip waarop een AM-gat optrad zoals opgeslagen in RAM 32, en (c) het tijdstip waarop een uniek woord was ontvangen zoals afzonderlijk bepaald door de basisbandprocessor, welke initiatiesignalen aanduiden wanneer de eenheid in een zendmode of in een 5 ontvangmode behoort te zijn. Dergelijke initiatiesignalen worden via de lijn 90 toegevoerd aan de frame-tijdmodule 91.A data signal is derived from the average magnitude of the signal represented at 116. A 55 threshold proportional to the average size is compared to non-average sizes. If the threshold is not exceeded by the non-average size for a predetermined period of time, an AM hole is assumed to be detected. The modem processor 46 stores in RAM 32 the 193577 time when the AM hole was determined to occur. The baseband processor generates initiation signals based on (a) the modulation mode (4-ary or 16-ary), (b) the time at which an AM hole occurred as stored in RAM 32, and (c) the time at which a unique word was received as determined individually by the baseband processor, which initiate signals indicate when the unit should be in a transmit mode or a receive mode. Such initiation signals are supplied through line 90 to the frame time module 91.

De frame-tijdmodule 91 zet de initiatiesignalen in twee reeksen van pulsen om. De ene reeks van pulsen wordt via de lijn 92 toegevoerd om de vermogensversterker 84 werkzaam te maken en om het relais 86 te bekrachtigen teneinde de uitgang van versterker 84 te verbinden met de antenne 88. Tijdens de periode van 10 de puls op de lijn 92 is de eenheid in de zendmode. Wanneer het relais 86 niet wordt bekrachtigd is de antenne 88 verbonden met de ingang van de voorversterker 94.The frame time module 91 converts the initiation signals into two series of pulses. One series of pulses is supplied through the line 92 to operate the power amplifier 84 and to energize the relay 86 to connect the output of amplifier 84 to the antenna 88. During the period of 10, the pulse on line 92 is the unit in transmission mode. When relay 86 is not energized, antenna 88 is connected to the input of preamplifier 94.

De andere reeks pulsen van de frame-tijdmodule 91 wordt via de lijn 93 toegevoerd aan een voorversterker 94 om deze werkzaam te maken. Tijdens deze reeks van pulsen is de eenheid in de ontvangmode. De voorversterker 94 voert de ontvangen signalen toe aan een menger 96 die eveneens van de synthesizer 72 15 het uitgangssignaal L02 via de lijn 98 ontvangt. Het uitgangssignaal van de menger 96 wordt toegevoerd aan een kristalfilter 100, waarvan het uitgangssignaal op zijn beurt wordt toegevoerd aan een midden-frequente versterker 102.The other series of pulses from the frame time module 91 is supplied through line 93 to a preamplifier 94 to make it active. During this series of pulses, the unit is in receive mode. The preamplifier 94 supplies the received signals to a mixer 96 which also receives the output L02 from the synthesizer 72 via the line 98. The output of mixer 96 is supplied to a crystal filter 100, the output of which is in turn supplied to a medium frequency amplifier 102.

De modemprocessor 40 laat via de lijn 89 het genoemde datasignaal door, dat afgeleid is van de gemiddelde grootte van het bij 116 weergegeven signaal, naar een D/A-omzetter 104 die een analoog 20 AGC-spanningssignaal opwekt dat via de lijn 106 aan de versterker 102 wordt toegevoerd, waardoor aan de versterker wordt doorgegeven hoeveel versterking er nodig is voor de compensatie, zodat het midden-frequente signaal steeds dezelfde amplitude heeft. Deze versterker ontvangt eveneens het uitgangssignaal van het kristalfilter 100. Het uitgangssignaal van de versterker 102 wordt afgegeven aan een menger 108 waaraan eveneens een ingangssignaal van 20 kHz via de lijn 109 wordt toegevoerd teneinde een resulte-25 rende 400 MHz-signaal te verkrijgen. Dit 400 kHz-signaal wordt vervolgens toegevoerd aan een A/D-module die bestaat uit een bemonster-en-houdschakeling 110, een A/D-omzetter 112 en een FIFO-schakeling 114.The modem processor 40 transmits the said data signal, via the line 89, which is derived from the average magnitude of the signal shown at 116, to a D / A converter 104 which generates an analog 20 AGC voltage signal which is fed via the line 106 to the amplifier 102 is supplied, which tells the amplifier how much amplification is needed for the compensation, so that the medium-frequency signal always has the same amplitude. This amplifier also receives the output signal from the crystal filter 100. The output signal from the amplifier 102 is supplied to a mixer 108 to which an input signal of 20 kHz is also supplied via the line 109 in order to obtain a resulting 400 MHz signal. This 400 kHz signal is then fed to an A / D module consisting of a sample and hold circuit 110, an A / D converter 112 and a FIFO circuit 114.

Het uitgangssignaal van de A/D-omzettingsmodule is een 64 kilobemonsteringen/secondesignaal en dit uitgangssignaal wordt via de lijn 116 toegevoerd aan de modemprocessor 40. Deze modemprocessor demoduleert dit signaal en voert de gedemoduleerde data in het hoge-snelheid buffergeheugen (cache)-30 gedeelte van de RAM 32, waartoe de basisbandprocessor 22 toegang verkrijgt waarin de RELP-omzetting plaatsvindt. Het resulterende uitgangssignaal is een 64 kbps PCM-signaal op continue seriële basis. Dit uitgangssignaal wordt aan de codex toegevoerd die het in een analoog signaal omzet dat vervolgens toegevoerd wordt aan de SLIC. Deze voert het signaal op zijn beurt toe aan het telefoontoestel; op alternatieve wijze kan het 16 kbps van de cache gedecodeerd worden tot een digitaal signaal dat aan de 35 UART 26 wordt toegevoerd.The output of the A / D conversion module is a 64 kilo-samples / second signal and this output signal is supplied via line 116 to modem processor 40. This modem processor demodulates this signal and feeds the demodulated data into the high-speed buffer memory (cache) -30 portion of the RAM 32 to which the baseband processor 22 accesses in which the RELP conversion takes place. The resulting output signal is a 64 kbps PCM signal on a continuous serial basis. This output is fed to the codex which converts it into an analog signal which is then fed to the SLIC. This in turn supplies the signal to the telephone set; alternatively, the 16 kbps of the cache can be decoded into a digital signal applied to the UART 26.

Bij toepassing in de trainingsmode wordt een teruglus 118 door middel van de twee relaiscontacten 120 en 122 verschaft. Deze teruglus, die zich aan de middenfrequente kant in plaats van aan de hoogfrequente kant bevindt, doet het aantal vereiste elementen minder zijn. De trainingsmode is die mode waarin een bekend signaal door de modemprocessor wordt afgegeven via de rest van de zendelementen aan de 40 middenfrequente versterker 70. Daar de relaiscontacten 120 en 122 bediend zijn, wordt het uitgangssignaal van de versterker 70 toegevoerd aan de ingang van het kristalfilter 100.When used in training mode, a loopback 118 is provided through the two relay contacts 120 and 122. This loop back, which is on the medium frequency side instead of the high frequency side, reduces the number of required elements. The training mode is that mode in which a known signal is output from the modem processor via the rest of the transmitter elements to the 40 intermediate frequency amplifier 70. Since the relay contacts 120 and 122 are operated, the output signal of the amplifier 70 is applied to the input of the crystal filter 100.

Aanvullend wordt een uitgangssignaal van de basisbandprocessor 22 via de lijn 90 toegevoerd aan de frame-tijdschakeling 91 en veroorzaakt een puls op de lijn 93 teneinde de versterker 94 tijdens de trainingsmode totaal onwerkzaam te maken. Verder wekt tijdens de trainingsmode de frame-tijdschakeling 45 91 een andere puls op de lijn 92 op die de versterker 84 totaal onwerkzaam maakt. Het door de modulator opgewekte bekende signaal wordt vergeleken met het naar de demodulator teruggevoerde feitelijke signaal. Een hulpprogramma wordt vervolgens opgesteld voor compensatie van variaties veroorzaakt door verschillende factoren, zoals variaties in temperatuur, componentwaarden, enz. De correctieconstanten worden in de RAM 32 opgeslagen. De modem past deze opgeslagen correcties toe op de ontvangen 50 signalen. De trainingsmode vindt plaats in intervallen tussen de actuaries van het stelsel.Additionally, an output signal from the baseband processor 22 is applied through the line 90 to the frame timing circuit 91 and causes a pulse on the line 93 to render the amplifier 94 completely inoperative during the training mode. Furthermore, during the training mode, the frame timer 45 91 generates another pulse on the line 92 which renders the amplifier 84 completely inactive. The known signal generated by the modulator is compared with the actual signal fed back to the demodulator. A utility is then set up to compensate for variations caused by various factors, such as variations in temperature, component values, etc. The correction constants are stored in the RAM 32. The modem applies these stored corrections to the received 50 signals. The training mode takes place in intervals between the actuaries of the system.

De synthesizer-module 72 bevat een 80 MHz oscillator (VCXO) waaraan het ontvangen signaal wordt toegevoerd. Het door de oscillator opgewekte 80 MHz-signaal gaat via de lijn 124 naar een deel-door-vier schakeling 126, waarvan het uitgangssignaal wordt toegevoerd aan de mengers 62 en 108. Dit uitgangssignaal wordt eveneens toegevoerd aan de twee processoren teneinde klokpulsen (blokgolven) te verschaf-55 fen. Bovendien gaat het signaal via de lijn 124 naar een deel-door-vijf schakeling 130 en vervolgens naar de tijdmodule 51. De modemprocessor bepaalt elk willekeurig verschil in frequentie tussen de middenfrequentie van het ingangssignaal en een deelveelvoud van de klokfrequentie.The synthesizer module 72 contains an 80 MHz oscillator (VCXO) to which the received signal is applied. The 80 MHz signal generated by the oscillator goes via line 124 to a part-by-four circuit 126, the output of which is supplied to mixers 62 and 108. This output is also supplied to the two processors in order to produce clock pulses (square waves) to provide-55 fen. In addition, the signal passes through line 124 to divide-by-five circuit 130 and then to time module 51. The modem processor determines any difference in frequency between the center frequency of the input signal and a fraction of the clock frequency.

193577 6193577 6

Elk willekeurig resulterend verschil wordt door de modemprocessor via de lijn 132 aan een D/A-omzetter 134 toegevoerd. Het uitgangssignaal van de D/A-omzetter 134 wordt via de lijn 136 en de ADJ-ingang 138 toegevoerd aan de spanningsgestuurde kristaloscillator (hierna te beschrijven) op zodanige wijze dat de frequentie daarvan veranderd wordt in de richting die nodig is om het voorafgaande resulterende verschil te 5 minimaliseren. Een synchronisatieveriies detectiesignaal wordt via de lijn 140 toegevoerd aan de basisband-processor 22 teneinde aan te geven wanneer er in de synthesizer verlies aan synchronisatie is.Any resulting difference is fed by the modem processor via line 132 to a D / A converter 134. The output of the D / A converter 134 is supplied through the line 136 and the ADJ input 138 to the voltage controlled crystal oscillator (to be described below) in such a way that its frequency is changed in the direction necessary to the previous resultant minimize difference 5. A sync loss detection signal is fed through the line 140 to the baseband processor 22 to indicate when there is a loss of sync in the synthesizer.

De modemprocessor 40, zoals aangegeven in figuur 2, bevat een DPSK-omzetter 150 waaraan via de lijn 152 data wordt toegevoerd. De data wordt vervolgens met een snelheid van 16 kHz symbool/seconde toegevoerd aan een FIR-filter 154. Het bij 156 aangegeven uitgangssignaal van het FIR-filter 154 bestaat uit 10 asynchrone data omvattende een tijdmultiplex signaal uit tien complexe paren van I- en Q-bemonsteringen/ symbool. Dit uitgangssignaal wordt aan bovenbeschreven FIFO 46 toegevoerd waarin een asynchrone-synchrone omzetting plaatsvindt. Het uitgangssignaal van de FIFO 46 in de vorm van 160.000 paren van data woorden/seconde wordt aan de bovenbeschreven interpolator 48 toegevoerd, die de IQ-paren demultiplext en de IQ-bemonsteringen met 1,6 MHz snelheid remultiplext.The modem processor 40, as shown in Figure 2, includes a DPSK converter 150 to which data is supplied through line 152. The data is then applied to a FIR filter 154 at a rate of 16 kHz symbol / second. The output signal of FIR filter 154, indicated at 156, consists of 10 asynchronous data comprising a time-division multiplex signal of ten complex pairs of I and Q - samples / symbol. This output is applied to the FIFO 46 described above, in which an asynchronous-synchronous conversion takes place. The output of the FIFO 46 in the form of 160,000 pairs of data words / second is applied to the above-described interpolator 48, which demultiplexes the IQ pairs and remultiplexes the IQ samples at 1.6 MHz speed.

15 In een 16-ary modulatieschema wordt de binaire ingangsreeks in vier-bitsymbolen gedeeld. In een 16-ary PSK-modulatie bepalen de vier-bitsymbolen de fase van de draaggolf tijdens de gegeven symboolperiode. De taak van het omzetten van het binaire ingangssignaal in de PSK-golfvorm wordt uitgevoerd door de modulator.In a 16-ary modulation scheme, the binary input sequence is divided into four-bit symbols. In a 16-ary PSK modulation, the four-bit symbols determine the phase of the carrier wave during the given symbol period. The task of converting the binary input signal to the PSK waveform is performed by the modulator.

Figuur 3 toont op welke wijze een reeks van bij 160 aangegeven bemonsteringen (S) in een reeks van 20 in-fase (i) en kwadratuur (Q) bemonsteringen in de DPSK-omzetter 150 van de modemprocessor 40 wordt omgezet. De symbolen zijn zoals bij 162 aangeduid eerst inverse Gray gecodeerd. Dit is gedaan om het aantal bitfouten dat optreedt als gevolg van de meest waarschijnlijk incorrecte symboolbeslissingen in de demodulator te minimaliseren.Figure 3 shows how a series of samples (S) indicated at 160 is converted into a series of 20 in-phase (i) and quadrature (Q) samples in the DPSK converter 150 of the modem processor 40. As indicated at 162, the symbols are first encoded in inverse Gray. This is done to minimize the number of bit errors that occur due to the most likely incorrect symbol decisions in the demodulator.

Het uitgangssignaal van de inverse Gray encoder 162 wordt toegevoerd aan een fase-25 kwantiseerschakeling 164 die de actuele fasewaarde Θ erin bepaalt, ingevoerd door het actuele symbool. Deze fasewaarde wordt dan toegevoerd aan de differentiële codeerschakeling 166 die de absolute fasewaarde Θ1, berekent. Θ\ representeert de module -16- som van de fase 0j en de voorafgaande fase ©Yv Θ1, = (©j + 01m)MOD 16 30 De module 16 optelling komt overeen met de module 360 optelling die uitgevoerd wordt bij het optellen van hoeken.The output of the inverse Gray encoder 162 is applied to a phase-25 quantizer 164 which determines the current phase value Θ therein, input by the current symbol. This phase value is then applied to the differential coding circuit 166 which calculates the absolute phase value Θ1. Θ \ represents the module -16- sum of the phase 0j and the preceding phase © Yv Θ1, = (© j + 01m) MOD 16 30 The module 16 addition corresponds to the module 360 addition that is performed when adding angles .

De absolute fase Θ\ wordt toegevoerd aan cos en sin opzoektabellen om de I en Q-componenten van het actuele symbool te berekenen.The absolute phase Θ \ is applied to cos and sin lookup tables to calculate the I and Q components of the current symbol.

De I en Q-bemonsteringen worden toegevoerd aan het eindige-pulsresponsie (FIR)-filter 154 met zes 35 aftakkingen, dat meer in het bijzonder in figuur 4 is aangegeven. De functie van het FIR-filter is om een overbemonsterde PSK-golfvorm uit de I en Q-bemonsteringen te creëren. De Q-bemonsteringen worden toegevoerd aan een bank van tien FIR-filters met zes aftakkingen aangeduid met ”hQ j” (j = 1 tot 10). Op soortgelijke wijze worden de l-bemonsteringen toegevoerd aan een bank van tien filters aangeduid ”h, ”. De uitgangssignalen van deze twintig filters worden onderworpen aan een tijdmultiplexbewerking, zoals 40 aangegeven, en toegevoerd aan een enkelvoudige parallelle bus die met een bemonstersnelheid loopt welke tienmaal de bemonstersnelheid van de I, Q-paren aan de ingang van het filter is.The I and Q samples are supplied to the six-tap finite pulse response (FIR) filter 154, which is more particularly indicated in Figure 4. The function of the FIR filter is to create an oversampled PSK waveform from the I and Q samples. The Q samples are fed to a bank of ten six branch FIR filters denoted "hQ j" (j = 1 to 10). Similarly, the 1 samples are fed to a bank of ten filters denoted "h,". The output signals from these twenty filters are subjected to a time-division multiplexing operation, as indicated 40, and applied to a single parallel bus running at a sampling rate which is ten times the sampling rate of the I, Q pairs at the input of the filter.

De meer in het bijzonder in figuur 5 aangegeven interpolator 48 bevat een ingang 180 en een relais-contact 182 dat via een lijn 183 verbonden is met de PAL 50, waarbij het relaiscontact 182 beweegbaar is tussen de ingang 180 en een lijn 184. In de lijn 183 is naar keuze een vermenigvuldiger 185 opgenomen 45 die gebruikt kan worden om de ingangssignalen van de lijn 183 te vermenigvuldigen evenals een ingangssignaal 187, naar keuze, dat vanaf de modemprocessor of vanaf elk gewenst hulpgeheugen toegevoerd kan worden. Het relais 182 is via de lijn 183 verbonden met de PAL 50 en de lijn 184 loopt van het l-geheugen 186, dat uit het Q-geheugen 190 een ingangssignaal 188 ontvangt. Voor beide l/Q en Q/l-geheugens wordt een 1,6 MHz ingangssignaal verschaft zoals respectievelijk bij 192 en 194 aangegeven. De interpolator 50 demultiplext de gemultiplexte I, Q-bemonsteringen met een snelheid van 160 kHz en bemonstert ze vervolgens opnieuw en remultiplext ze met een 800 kHz snelheid.The interpolator 48 more particularly shown in Figure 5 includes an input 180 and a relay contact 182 connected to the PAL 50 via a line 183, the relay contact 182 being movable between the input 180 and a line 184. line 183 optionally includes a multiplier 185 which can be used to multiply the inputs of line 183 as well as an input 187, optionally, which can be supplied from the modem processor or from any desired auxiliary memory. The relay 182 is connected via line 183 to the PAL 50 and the line 184 runs from the 1 memory 186, which receives an input signal 188 from the Q memory 190. For both 1 / Q and Q / 1 memories, a 1.6 MHz input signal is provided as indicated at 192 and 194, respectively. The interpolator 50 demultiplexes the multiplexed I, Q samples at a rate of 160 kHz and then resamples and remultiplexes them at an 800 kHz rate.

De hierboven functioneel beschreven synthesizer 72 is in figuur 6 aangegeven met een 80 MHz spanningsgestuurde kristaloscillator 200 die vanaf de ADJ-ingang 138 een signaal ontvangt. Het ingangssignaal stuurt de exacte frequentie van de VCXO-module. Het uitgangssignaal van de VCXO-module wordt 55 via de lijn 202 toegevoerd aan de synthesizer 204. Deze synthesizer 204 is in staat om frequenties tussen 438,625 en 439,65 MHz in benaderde synchronisatie met de signalen op de lijn 202 te synthetiseren. De betreffende frequentie wordt door een ingangssignaal op de lijn 128 (eveneens in figuur 1 aangegeven) 7 193577 geselecteerd.The above functionally described synthesizer 72 is shown in Figure 6 with an 80 MHz voltage controlled crystal oscillator 200 which receives a signal from the ADJ input 138. The input signal controls the exact frequency of the VCXO module. The output of the VCXO module 55 is supplied through line 202 to synthesizer 204. This synthesizer 204 is capable of synthesizing frequencies between 438.625 and 439.65 MHz in approximate synchronization with the signals on line 202. The relevant frequency is selected by an input signal on line 128 (also shown in Figure 1) 7 193577.

Het uitgangssignaal van de synthesizer 204 wordt via de lijn 206 en het filter 208 gevoerd en wordt het L01-signaal. Het uitgangssignaal van de synthesizer 204 wordt eveneens via de lijn 210 gevoerd naar een synchrone translator 212. Het uitgangssignaal van de spanningsgestuurde kristaloscillator 200 wordt via de 5 lijn 214 toegevoerd aan een deel-door-zestien module 216, waarvan het 5 MHz uitgangssignaal via de lijn 218 wordt toegevoerd aan de synchrone translator 212. Het uitgangssignaal op de lijn 214 wordt ook toegevoerd aan een referentïe-uitgang 221.The output of synthesizer 204 is fed through line 206 and filter 208 and becomes L01 signal. The output of the synthesizer 204 is also fed through the line 210 to a synchronous translator 212. The output of the voltage controlled crystal oscillator 200 is fed through the line 214 to a divide-by-16 module 216, the 5 MHz output of which is fed through the line 218 is applied to synchronous translator 212. The output on line 214 is also applied to a reference output 221.

De module 212 trekt het 5 MHz ingangssignaal op de lijn 218 af van het frequentiesignaal op de lijn 210 waardoor een verschilfrequentie wordt verkregen die via het filter 220 wordt gevoerd en het L02-signaal 10 wordt. Op deze wijze variëren de als L02 verschijnende frequenties tussen 433,625 en 434,65 MHz, waardoor de frequentie L02 altijd 5 MHz onder de frequentie van L01 ligt.The module 212 subtracts the 5 MHz input signal on the line 218 from the frequency signal on the line 210, thereby obtaining a differential frequency which is fed through the filter 220 and becomes the L02 signal. In this way, the frequencies appearing as L02 vary between 433.625 and 434.65 MHz, so that the frequency L02 is always 5 MHz below the frequency of L01.

Aanvullend worden het uitgangssignaal van de synthesizer 204 via de lijn 222 en het uitgangssignaal van de synchrone translator 212 via de lijn 224 gecombineerd in een synchronisatiedetector 226 zodanig dat, wanneer ofwel de frequentie op de lijn 206 niet synchroon is met de frequentie op de lijn 202, ofwel de 15 uitgangsfrequentie van de synchrone translator 212 niet synchroon is met de combinatie van de frequentie op de lijn 206 en de uitgangsfrequentie van de deel-door-zestien module 216, er een verlies-aan-synchronisatie (vergrendelverlies)-signaal op de lijn 140 wordt afgegeven (eveneens in figuur 1 aangegeven).Additionally, the output of the synthesizer 204 over the line 222 and the output of the synchronous translator 212 over the line 224 are combined into a synchronization detector 226 such that, when either the frequency on the line 206 is out of sync with the frequency on the line 202 that is, the output frequency of the synchronous translator 212 is out of sync with the combination of the frequency on the line 206 and the output frequency of the divide-by-16 module 216, there is a loss-on-synchronization (lock-loss) signal on the line 140 is issued (also shown in figure 1).

De bepaalde combinatie van een synthesizer 204 plus de deel-door-zestien module 216 en de synchrone 20 translator 212 dezelfde functie als de beide eerder gebruikte afzonderlijke synthesizers maar met minder onderdelen, hogere stabiliteit, gemakkelijkere toleranties, enz.The particular combination of a synthesizer 204 plus the divide-by-sixteen module 216 and the synchronous translator 212 performs the same function as the two separate synthesizers previously used but with fewer parts, higher stability, easier tolerances, etc.

Figuur 7 toont een voorkeursschakeling om de klantinterface te testen. In dit geval wekt de in figuur 1 aangegeven modemprocessor 22 op digitale wijze een 1 kHz sinusgolf op die wordt toegevoerd aan de (in figuur 1 aangegeven) codec 20 die de sinusgolf omzet in een analoge sinusgolf welke op zijn beurt via de 25 vorkfunctie van de SLIC 14 aan het lijnpaar 12 wordt toegevoerd. Een niet in figuur 1 aangegeven relais K is direct grenzend aan de connector 10 opgenomen zodat hij de connector van de schakeling kan afschakelen. Elk willekeurig gereflecteerd signaal van het niet-afgesloten lijnpaar 12 bij het open relais K wordt via de vorkfunctie van de SLIC teruggevoerd en wordt door de codec 20 in een digitaal signaal omgezet. Dit digitale signaal wordt aan de basisbandprocessor 22 toegevoerd die het gereflecteerde signaal 30 vergelijkt met het oorspronkelijke signaal en bepaalt of er willekeurig ongewenste impedanties of doorverbindingen, b.v. naar aarde, op het lijnpaar 12 aanwezig zijn.Figure 7 shows a preferred circuit for testing the customer interface. In this case, the modem processor 22 shown in Figure 1 digitally generates a 1 kHz sine wave which is applied to the codec 20 (shown in Figure 1) which converts the sine wave into an analog sine wave which, in turn, via the fork function of the SLIC 14 is supplied to line pair 12. A relay K not shown in Figure 1 is included directly adjacent to the connector 10 so that it can disconnect the connector from the circuit. Any reflected signal from the unclosed line pair 12 at the open relay K is returned through the fork function of the SLIC and is converted into a digital signal by the codec 20. This digital signal is fed to the baseband processor 22 which compares the reflected signal 30 to the original signal and determines whether there are random unwanted impedances or jumpers, e.g. to ground, are present on line pair 12.

Figuur 8 toont het demodulatorgedeelte van de modemprocessor 40 en toont het 400 kHz uitgangssignaal van de menger 108 (aangegeven in figuur 1) toegevoerd aan de hoge-precisie bemonster-en-houd schakeling 110 die een openingsonzekerheid van 25 nanoseconden of minder heeft en waarvan het 35 uitgangssignaal wordt toegevoerd aan de A/D-omzetter 112. Het uitgangssignaal van de A/D-omzetter 112 wordt via de lijn 116 toegevoerd aan de modemprocessor (alles aangegeven in figuur 1). Het ingangssignaal op de lijn 116 omvat tijdgemultiplexte I en Q-bemonsteringen (die enige kruisproductvervorming kunnen hebben) in de vorm van twee complexe monsterparen/symbool. De tijdgemultiplexte I en Q-bemonsteringen worden toegevoerd aan de demultiplexer 298 waar zij gedemultiplext worden. De 40 gedemultiplexte I en Q-bemonsteringen worden aan een egalisatiemodule 300 toegevoerd waarvan het doel is (a) foutenergie van de ontvangen datastroom, (b) gewijzigde foutenergie van de over 0,05 T (T gelijk aan 1/16000 van een seconde) vertraagde datastroom, (c) gewijzigde foutenergie van de over 0,05 T voorlopende datastroom, (d) energie van de datastroom van het aangrenzende bovenkanaal (gewenste ontvang-frequentie plus 25 kHz), en (e) energie van de datastroom van het aangrenzende lagere kanaal (gewenste 45 ontvangfrequentie minus 25 kHz) te minimaliseren.Figure 8 shows the demodulator portion of the modem processor 40 and shows the 400 kHz output from the mixer 108 (shown in Figure 1) supplied to the high-precision sample-and-hold circuit 110 which has an opening uncertainty of 25 nanoseconds or less and whose The output signal is supplied to the A / D converter 112. The output signal from the A / D converter 112 is supplied via line 116 to the modem processor (all shown in Figure 1). The input on line 116 includes time-multiplexed I and Q samples (which may have some cross product distortion) in the form of two complex sample pairs / symbol. The time-multiplexed I and Q samples are supplied to the demultiplexer 298 where they are demultiplexed. The 40 demultiplexed I and Q samples are fed to an equalization module 300 whose purpose is (a) error energy of the received data stream, (b) modified error energy of the over 0.05 T (T equal to 1/16000 of a second) delayed data stream, (c) modified error energy of the data stream leading over 0.05 T, (d) energy of the data stream of the adjacent top channel (desired receive frequency plus 25 kHz), and (e) energy of the data stream of the adjacent lower channel (desired 45 receive frequency minus 25 kHz).

De egalisator is een complex FIR-filter met 28 aftakkingen waarin weegcoëfficiënten van het filter bepaald worden om de bovenvermelde vijf doeleinden te bereiken. Hiertoe worden er vijf trainingssignalen door de modulator opgewekt. Deze zijn: (a) een signaal op de gewenste frequentie waarop de ontvanger-en zenderklokken gesynchroniseerd zijn, (b) hetzelfde signaal als (a) maar waarbij de ontvangerklok 0,05 T 50 voorijlt ten opzichte van de zenderklok, (c) hetzelfde als (b) behalve dat het over 0,05 T vertraagd is, (d) hetzelfde signaal als (a) maar waarin de draaggolffrequentie verhoogd is met 25 kHz, en (e) hetzelfde signaal als (d) behalve dat de draaggolffrequentie verminderd is met 25 kHz. In de gevallen (d) en (e) verschuift de modemprocessor, de zend FIR-filter coëfficiënten met 25 kHz om het trainingssignaal met een 25 kHz-afwijking op te wekken.The equalizer is a complex 28 tap FIR filter in which filter weighting coefficients are determined to achieve the above five purposes. For this purpose, five training signals are generated by the modulator. These are: (a) a signal at the desired frequency at which the receiver and transmitter clocks are synchronized, (b) the same signal as (a) but where the receiver clock is 0.05 T 50 ahead of the transmitter clock, (c) the same if (b) except that it is delayed by 0.05T, (d) the same signal as (a) but in which the carrier frequency is increased by 25 kHz, and (e) the same signal as (d) except that the carrier frequency is reduced with 25 kHz. In cases (d) and (e), the modem processor shifts the transmit FIR filter coefficients by 25 kHz to generate the training signal with a 25 kHz deviation.

55 Door de feitelijke ingangssignalen tijdens de presentaties van elke van de vijf trainingssignalen met een stel gewenste uitgangssignalen te vergelijken wordt een stel weegcoëfficiënten verkregen die bij implementatie in de egalisator bovenvermelde doeleinden realiseren. De weegcoëfficiënten worden in de RAM 3255 By comparing the actual input signals during the presentations of each of the five training signals with a set of desired output signals, a set of weighting coefficients are achieved which, when implemented in the equalizer, achieve the above stated objectives. The weighting coefficients are shown in RAM 32

Claims

193577 8 stored. The equalized I and Q samples are applied to a module 302, which generates an output signal that is the arc tangent of the ratio of the equalized Q and 1 samples. This output signal indicated at 304 represents the phase of the received signal. The equalized I and Q samples are also simultaneously supplied to a frequency modulation module 306, which is shown in more detail in Figure 9. The I and Q samples are summed to generate a bottom sideband 308 (as shown in Figure 9), and simultaneously the difference between the I and Q samples is formed to generate a top sideband 310. A size calculation is then performed on both the top and bottom sidebands 10 as indicated at 312 and 314. The difference operation between sizes takes place in 316. This difference indicated at 318 represents a frequency error. As shown in Figure 8, the output signal 304 of the arc pliers module 302 is applied to the AFC and symbol time tracking module 320 (shown in more detail in Figure 10). The phase correction value indicated at 322 in Figure 10 is subtracted from the detected phase 304, resulting in the corrected phase indicated at line 324. The corrected phase 324 is applied to a symbol detector 326 which detects the current symbol in terms of the phase value and quantizes the phase to the nearest 22.5 ° increment. The quantized phase indicated at 328 is subtracted from the corrected phase 324 indicated at 330. This results in the phase error signal indicated at 332. This error signal 332 is applied to a second order loop filter generally indicated at 334 which calculates the phase correction indicated on line 336 as well as the frequency correction signal indicated at 338. This frequency correction signal is applied to the voltage controlled crystal oscillator via the line 132 shown in Figure 1. The error signal 332 is applied via line 340 to a symbol time tracking module 342 which also receives the output signal from symbol detection module 326 via line 344. The Symbol Time Tracking Module 25 342 includes an algorithm that follows the phase over a number of predetermined symbols, based on the start phase of the first symbol and the phase of the last symbol, and then determines the slope. The module attempts to determine from the phase versus time function when the zero crossings actually occurred and comparing them to where they should have occurred calculates a time adjustment that will correct the difference. The symbol clock will be adjusted at the beginning of the next slot 30. The symbol time tracking module 342 provides an output signal 346 which is applied to the time module 51 (shown in Figure 1). The frequency signal 338 from the AFC and symbol time module 320 is applied to a weighing module 348 (as shown in Figure 8) where it is weighted. The output 350 of the module 348 is applied to a summing module 352 where the signal 350 is added to the output 318 of the module 306 to obtain an output 354 which is supplied to the D / A converter 134. The output of the D / A converter is shown in Figure 1 and is applied to the synthesizer indicated at 138. Although the subscriber unit as described above includes several separate elements, it is possible to control the functions of many of these elements, such as, for example, the full-speed PROM 44, 40 the FIFO 46, the interpolator 48, and the PAL 50, in a modem processor of sufficiently large capacity. This may also apply to those elements such as the frame timing control 91, blanking circuit 58, timing means 51, divide-by-four circuit, divide-by-five circuit, and some or all of the elements of synthesizer 72. the baseband processor and the modem processor are also combined into a single unit which may also include the codec and 45 the UART.

A frequency synthesizer for a digital communication system comprising an output and serving to convert an intermediate frequency signal into a signal of a predetermined allocated frequency, characterized in that the frequency synthesizer has a second output, the signal at the first output relative to the signal at the second output has shifted in frequency by a predetermined value and the first output generates a frequency which, in combination with the 55 frequency of an intermediate frequency signal, provides a signal of a predetermined desired frequency and the second output generates a frequency which, in combination with a received signal, provides a signal having the same frequency as the intermediate frequency signal. 9 193577

Frequency synthesizer according to claim 1, characterized in that the synthesizer is connected to a synchronization detector connected to a synchronous translator, which detector has a lack of synchronization between the frequency of a signal received from the synthesizer and the frequency of a detects signal received from the synchronous translator and outputs an output when such a lack of synchronization is detected.

Subscriber unit for a wireless digital telephone system, provided with a frequency synthesizer according to claim 1 or 2. Herewith 5 sheets drawing