NL1027012C2 - Herbruikbaar IP protocolwerkwijze voor een samenstel-op-chip inrichting. - Google Patents

Herbruikbaar IP protocolwerkwijze voor een samenstel-op-chip inrichting. Download PDF

Info

Publication number
NL1027012C2
NL1027012C2 NL1027012A NL1027012A NL1027012C2 NL 1027012 C2 NL1027012 C2 NL 1027012C2 NL 1027012 A NL1027012 A NL 1027012A NL 1027012 A NL1027012 A NL 1027012A NL 1027012 C2 NL1027012 C2 NL 1027012C2
Authority
NL
Netherlands
Prior art keywords
hardware
data
parameters
function
software function
Prior art date
Application number
NL1027012A
Other languages
English (en)
Inventor
Fu-Chiung Cheng
Original Assignee
Tatung Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tatung Co filed Critical Tatung Co
Priority to NL1027012A priority Critical patent/NL1027012C2/nl
Application granted granted Critical
Publication of NL1027012C2 publication Critical patent/NL1027012C2/nl

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/35Delay-insensitive circuit design, e.g. asynchronous or self-timed

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

HERBRUIKBAAR IP PROTOCOLWERKWIJZE VOOR EEN SAMENSTEL-OP-CHIP INRICHTING
Achtergrond van de uitvinding 1. Gebied van de uitvinding
De onderhavige uitvinding heeft betrekking op een protocolwerkwijze voor een samenstel-op-chip inrichting en meer in het bijzonder een herbruikbaar hardware IP protocolwerkwi j ze voor een samenstel-op-chip inrichting.
5 2. Beschrijving van verwante technologie
Samenstel-op-chip ("systeem-on-chip") ontwerpen zijn een belangrijke trend geworden in huidige schakelingont-10 werpen die de verscheidene functioneel onderling gerelateerde schakelblokken integreren op één chip. Wanneer we een samenstel-op-chip microprocessor op het gebied van berekeningen als voorbeeld nemen, integreert de samenstel-op-chip interne schakeling de schakelblokken van een CPU, 15 een "chip set" en een grafische chip zodat het samenstel-op-chip microprocessor de functionaliteit omvat van al deze drie schakelingblokken. Het samenstel-op-chip ontwerp reduceert niet alleen fabricagekosten maar ook het totale schakelingsoppervlak om daardoor de totale schakelingsaf-20 meting te reduceren. Elk schakelingsblok is samengesteld 1027012- 2 uit verscheidene onderscheidbare schakelingsmodules die tellers, optellers, codeerinrichtingen, decodeerinrichtin-gen, enzovoort omvatten welke bekend zijn als hardware IP (intellectueel eigendom). Het samenstel-op-chip ontwerp 5 gebruikt hardware IP's om de benodigde schakelingsblokken te bouwen en integreert deze schakelingsblokken vervolgens op een enkele chip. In hun algemeenheid zijn dergelijke samenstellen bekend uit Renaudin M. : 'Asynchronous cir cuits and sytems: a promising design alternative', Microe-10 lectronic Engineering, Elsevier, part 54, nr. 1-2, december 2000, pagina's 133-149, en uit US-A1-2004/013210.
Er zijn echter zekere problemen met het samenstel-opchip ontwerp. De meest belangrijke is klokfrequentiebestu-ring tussen de verschillende hardware IP component. Een 15 klokfrequentiesignaal wordt gebruikt voor het aansturen van de werkingssnelheid van elk hardware IP component in de systeem op chip. Wanneer het klokfrequentiesignaal naar elk schakelingsblok in het samenstel-op-chip wordt gestuurd zullen alle hardware IP componenten in het schake-20 lingsblok werken bij dezelfde frequentie. Aangezien iedere hardware. IP component zijn eigen individuele werkingsfre-quentie heeft moeten om diverse hardware IP componenten in staat te stellen te werken. bij een enkele klokfrequentie, het klokfrequentiesignaal voldoen aan de laagste klokfre-25 quentie om incorrecte timing te voorkomen. Dit reduceert echter de algehele efficiency.
Het is daarom wenselijk een herbruikbaar hardware IP component protocolwerkwijze te verschaffen voor een samenstel -op-chip om deze voorgenoemde problemen te verminderen 30 of teniet te doen.
Samenvatting van de uitvinding
Het hoofddoel van de onderhavige uitvinding is een 35 herbruikbaar hardware IP component protocolwerkwijze te verschaffen voor een samenstel-op-chip welke hardwarege-drag kan beschrijven middels programmatuurfuncties.
1027012- 3
Een ander doel van de onderhavige uitvinding is een herbruikbaar IP component protocolwerkwijze te verschaffen voor een samenstel-op-chip welke verschillende malen her-bruikt kan worden.
5 Een ander, doel van de onderhavige uitvinding is een hardware IP component protocolwerkwijze te verschaffen voor een samenstel-op-chip welke gebruikt kan worden in asynchrone schakelingontwerpen.
Om de bovengenoemde doelen te bereiken maakt de 10 onderhavige uitvinding een herbruikbaar hardware IP component protocolwerkwijze voor een samenstel-op-chip bekend, welke werkwijze omvat: (A) het bepalen of er parameters noodzakelijk zijn, wat overeenkomt met een bepalingsstap van of de hardwaremodule parameters nodig heeft; waarbij 15 wanneer parameters nodig zijn, doorgegaan wordt naar de stap (B) , en wanneer dit niet het geval is, doorgegaan wordt naar stap (C) ; (B) het invoeren van tenminste één functionele parameter wat overeenkomt met een invoerstap bij de hardwaremodule voor tenminste één functionele gege-20 vensparameter; (C) het aanroepen van een programmatuur-functie wat overeenkomt met een signaalverzoekingsstap van de hardwaremodule; (D) wachten op een terugkeerwaarde van de programmatuurfunctie wat overeenkomt met een bevesti-gingssignaalstap van de hardwaremodule; (E) het terugstu-25 ren van de terugkeerwaarde van de programmatuurfunctie wat overeenkomt met het uitvoeren van een resultaatgegevens-stap van de hardwaremodule; en (F) het beëindigen van de softwarefunctie wat overeenkomt met een hardwarëresetstap van de hardwaremodule.
30 Uiteindelijk wordt de programmatuurfunctie gebruikt om hardwarebeschrijvingstaal te genereren en de hardware-beschrijvingstaal wordt gebruikt om IP componenten te genereren. Het samenstel-op-chip is ontworpen voor ten minste één hardwaremodule, en de hardwaremodule werkt' asyn-35 chroon. De programmatuurfunctie van de onderhavige uitvinding kan gebruikt worden om de hardwareprestaties te beschrijven en kan gebruikt worden voor zowel synchroon als 1027012- 4 asynchrone schakelontwerpen om de doelen van de onderhavige uitvinding te bereiken.
Andere doelen, voordelen en nieuwe kenmerken van de uitvinding zullen duidelijk worden uit de volgende gede-5 tailleerde beschrijving welke samengelezen moet . worden met de begeleidende tekeningen.
Korte beschrijving van de figuren 10 Figuur 1 is een programmatuur stroomschema van een herbruikbaar hardware IP component protocolwerkwijze voor een samenstel-op-chip volgens de onderhavige uitvinding; figuur 2 een stroomschema van hardware IP component-prestaties overeenkomstig figuur 1; en 15 figuur 3 is een schematische tekening van de hardware IP component prestatie.
Gedetailleerde beschrijving van de voorkeursuitvoerings-vorm 20
Figuur 1 toont een programmatuurstroomschema van een herbruikbaar hardware IP component procotolwerkwijze voor een samenstel-op-chip overeenkomstig de onderhavige uitvinding. De werkwijze van de onderhavige uitvinding ge-25 bruikt een prögrammatuurfunctie om hardware IP component-gedrag te beschrijven en roept de programmatuurmodule aan om overeen te komen met de uitvoer van hardware IP componenten. Onder verwijzing naar de figuren 1, 2 eii 3 is figuur 2 is een stroomschema van hardware IP componentenge-30 drag overeenkomstig figuur 1. Figuur 3 toont een tijdlijndiagram van het hardware IP componentengedrag. Zoals getoond in figuur 1 omvat een werkwijze van een procedure van de werkwijze volgens de onderhavige uitvinding:
Stap 10: bepalen of de prögrammatuurfunctie parame-35 ters nodig heeft; wanneer deze noodzakelijk zijn, wordt Stap 12 uitgevoerd; wanneer deze niet noodzakelijk is wordt Stap 14 uitgevoerd. De prögrammatuurfunctie kan de 1027012- 5 volgende accumulerende functie (1) zijn maar is niet beperkt tot deze functie: 5 public static int sumTo(int CNT) --(.1) { int SUM = 0 ; for(int i = 1; i <= CNT; i++) 10 { SUM + = i; } 15 return SUM; } 20 Voor het aanroepen van de functie (1) moet een func- tieparameter ingesteld zijn en ingevoerd, bijvoorbeeld instellen van de functieparameters CNT op 5.
Zoals welbekend is, wordt wanneer de hardware IP component reset of opnieuw opstart, Stap 30 altijd uitgevoerd 25 om de hardware te initialiseren voor elk achtereenvolgende uitvoer. Bovendien wordt de hardwarewerking van Stap 30 getoond bij een opgaande helling 50 van een CLR signaal in figuur 3, hetgeen betekent dat het CLR signaal ingesteld is als de hoge toestand om willekeurig welke data te ver-30 wijderen welke tijdelijk opgeslagen is in de hardware IP componenten.
Stap 10 voor de programmatuurfunctie komt overeen met Stap 32 voor de hardware IP component, waarbij Stap 32 uitgevoerd wordt om te bepalen of de hardware IP component 35 parameters nodig is en wanneer dit het geval is wordt Stap 34 uitgevoerd om de parametergegevens in te voeren, om overeen te komen met Stap 12. Wanneer Stap 32 bepaalt dat 1027012- 6 er geen hardware IP component noodzakelijk is wordt stap 36 uitgevoerd om een verzoeksignaal te activeren, om overeen te komen met stap 14. De hardwarewerking van Stap 34 is getoond bij een opgaande helling 52 van. de parameterge-5 gevens in figuur 3, hetgeen betekent dat een externe schakeling (schakeling verbonden met de hardware IP componènt) parametergegevens invoert (zoals de bovengenoemde CNT = 5) in in de hardware IP component. De interne schakeling kan ook het bevestigingssignaal van het ontvangen van de in-10 voergegevens van de hardware IP component ontvangen.
Stap 14 wordt uitgevoerd om de programmatuurfunctie aan te roepen. Voor de functie (1), na Stap 12, zou de programmatuur uitgevoerd moeten worden. Stap 14 voert de volgende code uit 15 int SUM = 0; for(int i = 1; i <= CNT; i++) { 20 SUM + = i; } 25 Verder, komt Stap 14 overeen met Stap 36 in figuur 2 welke uitgevoerd wordt om een verzoek (REQ) signaal te activeren. Het REQ signaal wordt bij een hoge toestand ingevoerd vanuit de externe schakeling in de hardware IP component, en de hardware IP component voert een externe 30 schakelingsbewerking (overeenkomstig Stap 14) volgens de functionele instelling en de invoerparameters uit en genereert een geschikte responsie (het uitvoeren van resultaat van Stap 14) . Stap 36 is getoond bij een opgaande helling 54 in figuur 3 hetgeen betekent dat de externe schakeling 35 het REQ signaal instelt met een hoge toestand en dan begint de interne schakeling in de hardware IP component te werken.
"02 7012$ 7
Stap 16 wordt uitgevoerd om te wachten op een terug-keerwaarde van de programmatuurfunctie. Voor de functie (1) zal, wanneer de parameter verschaft is (in Stap 12) en bewerking heeft ondergaan (in Stap 16) de functie (1) een 5 resulterende waarde terugsturen (of een terugkeerwaarde).
Verder komt Stap 16 overeen met Stap 38 in figuur 2, welke uitgevoerd wordt om te wachten op een bevestiging (ACK) signaal. Nadat de hardware IP component zijn geschikte bewerking uitgevoerd heeft, wordt de resulterende 10 waarde gegenereerd door de hardware IP component en uitge-voerd naar de externe schakeling. Het ACK signaal wordt gestuurd vanuit het hardware IP naar de externe schakeling welke aangeeft dat de resulterende waarde wordt geproduceerd. De hardware IP component is dan klaar om de resul-15 terende waarde uit te voeren naar de externe schakeling. Stap 38 is getoond als een opgaande flank 56 van het ACK signaal in figuur 3, waarbij wanneer de hardware IP het ACK signaal opvoert van een lage toestand naar een hoge toestand, de hardware IP component de verzochte bewerking 20 afrondt en de resulterende waarde uitvoert naar de externe schakeling.
Stap 18 wordt uitgevoerd om de terugkeerwaarde van de programmatuurfunctie terug te sturen. Nadat de functie (1) de bewerking afgerond heeft, wordt de terugkeerwaarde te-25 ruggestuurd. Aangezien de CNT parameter 5 is, werkt de functie (1) en heeft als resultaat een SUM een parameter van 15 en stuurt de SUM parameter terug. Stap 18 komt overeen met Stap 40 in figuur 2, welke uitgevoerd wordt om de resulterende gegevens uit te voeren. Wanneer het REQ 30 signaal en het ACK signaal beide ingesteld zijn op een hoge toestand, voert de hardware IP component de resulterende waarde uit van de bewerking van de externe schakeling; dat wil zeggen voert de resulterende gegevens 15 uit. Stap 40 is getoond als een opgaande flank 58 van de resulteren-35 de data in figuur 3, hetgeen aangeeft het uitvoeren van de resulterende gegevens 15.
Sj02 70 J 2- 8
Stap 20 wordt uitgevoerd om de programmatuurfunctie te beëindigen. Nadat de functie (1) de terugkeerwaarde terugstuurt, heeft de functie (1) zijn taak beëindigd en kan de functie opnieuw aangeroepen worden. Stap 20 correspon-5 deert met stap 42 in figuur 2, welke uitgevoerd wordt om de hardware opnieuw in te stellen. Na het ontvangen van de resulterende gegevens stelt de externe schakeling het REQ signaal in op een lage toestand zodat de IP component tijdelijk opgeslagen gegevens kan wissen en klaar is voor de 10 volgende aanroep. Stap 42 is getoond als een neergaande flank 60 REQ signaal in figuur 3. Wanneer het REQ signaal op een lage toestand is, stopt de hardware IP component met uitvoeren 'van de resulterende gegevens en verwijdert de resulterende gegevens in de hardware IP component, als 15 aangegeven door de dalende flank 62 van een gegevenssig-naal getoond in figuur 3. Wanneer het ACK signaal in een lage toestand is, dat aangeeft dat de resulterende gegevens compleet verwijderd zijn, als aangegeven bij de neergaande flank 64 van het ACK signaal als getoond in figuur 20 3, is de hardware IP component klaar voor een volgende be werking .
In aanvulling wordt, tijdens invoeren van de parameters en uitvoeren van de resulterende gegevens, wordt een dubbele controle gegevensrepresentatie ("doublé checked 25 dat representation") gebruikt om te verzekeren dat in-voer/uitvoerprocedures afgerond zijn, alsook het uitvoeren van een foutdetectiemiddel. Zoals in Stap 34, tijdens invoeren van de parametergegevens, worden afrondingsdetectie of errordetectie (CDED) parametergegevens ook tegelijker-30 tijd ingevoerd door het gebruikmaken, bijvoorbeeld van een complementtechniek (ook gebruikt in Stap 40) , welke bepaald of de som van de parametergegevens met de CDED parametergegevens gelijk is aan -1. Er zijn echter veel andere foutdetecterende werkwijzen welke gebruikt kunnen worden. 35 Wanneer het parametergegeven ingevoerd is als CNT * 5, wordt de CDED parameter ingevoerd als CNT'= -6, en zijn hardware-uitvoer wordt getoond als een opgaande flank 53 1)027012- 9 van de CDED parametergegevens in figuur 3. Wanneer de resulterende gegevens uitgevoerd worden als SUM = 15, worden de detectie/na-detectie parametergegevens uitgevoerd als SUM' = -16, en wordt zijn hardware-uitvoer getoond als een 5 opgaande flank 59 van de CDED parametergegevens in figuur 3. Daardoor wordt de correctheid van gegevenstransmissie zeker gesteld.
De programmatuurfunctie van deze uitvoeringsvorm kan gebruikt worden om de werking of prestatie van de hardware 10 IP component aan te geven, en de programmatuurfunctie kan herhaaldelijk aangeroepen worden hetgeen betekent dat de hardware IP component de werking kan herhalen. Op deze wijze kan de programmatuurfunctie getransformeerd worden in een praktische hardwarestructuur. Bijvoorbeeld, kan de 15 programmatuurfunctie getransformeerd worden in een welbekende VHSIC ("Very High Speed Integrated Circuit") hardware beschrijvende taal ("Hardware Description Language", VHDL) en wordt de VHDL vervolgens getransformeerd in een praktische hardwarestructuur. Met andere woorden de pro-20 grammatuurfunctie kan de prestaties van de hardware beschrijven. Verder kunnen wanneer het samenstel-op-chip ontworpen is om meer dan één programmatuurfunctie te hebben, aangezien de hardware IP component overeenkomt met de . programmatuurfunctie geïmplementeerd in overeenstemming 25 met de bovengenoemde stappen en onafhankelijk van de klokfrequentie, de verschillende hardware IP componenten verschillende klokfrequenties hebben. Verder kan de hardware IP component correct werken in zowel synchrone als asynchrone samenstel-op-chip ontwerpen.
30 Hoewel de onderhavige uitvinding uitgelegd is met be trekking tot een voorkeursuitvoeringsvorm moge duidelijk zijn dat vele andere mogelijke modificaties en variaties gemaakt kunnen worden zonder af te wijken van de geest en de reikwijdte van de uitvinding welke hierna in de conclu-35 sies verwoord is.
1)0270.12-

Claims (6)

1. Werkwijze voor een herbruikbaar hardware intellectueel eigendom (IP) protocol voor een samenstel-op-chip inrichting, welke in staat is een hardwaregedrag te beschrijven via een programmatuurfunctie, waarbij de werk-5 wijze omvat: (A) bepalen of er parameters noodzakelijk zijn, wat overeenkomt met een bepaling of de hardware IP parameters nodig heeft; waarbij wanneer parameters nodig zijn, doorgegaan wordt naar de stap 10 (B) , en wanneer niet, doorgegaan wordt naar stap (C) ; (B) tenminste één functieparameter invoeren en ten minste één detectiegegeven dat correspondeert met de tenminste ene functieparameter, wat over- 15 eenkomt met invoer van ten minste één functiepa rameter aan de hardware IP, waarbij het ten minste ene detectiegegeven gebruikt wordt voor het waarnemen of de ten minste ene functieparameter incorrect is of volledig is ingevoerd; 20 (C) het aanroepen van de programmatuur functie, wat correspondeert met een invoer van een verzoek-signaal aan de hardware IP; (D) wachten voor een teruggegeven waarde van de programmatuur functie, wat overeenkomt met wachten 25 op een uitvoer van een bevestigingssignaal van de hardware IP; (E) het terugsturen van de teruggavewaarde uit de programmatuurfunctie en ten minste één detectie-resultantgegeven uit de hardware IP, wat over- 1027012- eenkomt met een uitvoer van de resultaatgegevens van de hardware IP waarbij het ten minste ene detectieresultante gegeven overeenkomt met resultante gegevens en het ten minste ene detec-5 tieresultante gegeven gebruikt wordt voor het waarnemen of het ten minste ene resultante gège-ven incorrect is of volledig is ingevoerd; en (F) het beëindigen van de programmatuurfunctie, wat overeenkomt met een reset of opnieuw opstarten 10 van de hardware IP.
2. De werkwijze volgens conclusie 1, verder omvattende voor stap (A) een hardware-initialisatiestap voor het initialiseren van de hardware IP.
3. De werkwijze volgens conclusie 1, waarbij het ten 15 minste ene detectiegegeven een complementair getal is van de ten minste ene functieparameter.
4. De werkwijze volgens conclusie 1, waarbij de ten minste ene detectie resultante gegeven een complementair getal is van ten minste één resultante gegeven.
5. De werkwijze volgens conclusie 1, waarbij de pro grammatuurfunctie getransformeerd kan worden in een hardware beschrijvingstaal.
6. De werkwijze volgens conclusie 1, waarbij de samenstel -op-chip inrichting ten minste één hardware IP om-25 vat en interactie van elk van de ten minste ene hardware IP met een externe schakeling asynchroon is. -o-o-o- >10270 12-
NL1027012A 2004-09-10 2004-09-10 Herbruikbaar IP protocolwerkwijze voor een samenstel-op-chip inrichting. NL1027012C2 (nl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
NL1027012A NL1027012C2 (nl) 2004-09-10 2004-09-10 Herbruikbaar IP protocolwerkwijze voor een samenstel-op-chip inrichting.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL1027012A NL1027012C2 (nl) 2004-09-10 2004-09-10 Herbruikbaar IP protocolwerkwijze voor een samenstel-op-chip inrichting.
NL1027012 2004-09-10

Publications (1)

Publication Number Publication Date
NL1027012C2 true NL1027012C2 (nl) 2006-01-23

Family

ID=34955639

Family Applications (1)

Application Number Title Priority Date Filing Date
NL1027012A NL1027012C2 (nl) 2004-09-10 2004-09-10 Herbruikbaar IP protocolwerkwijze voor een samenstel-op-chip inrichting.

Country Status (1)

Country Link
NL (1) NL1027012C2 (nl)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040013210A1 (en) * 2000-10-19 2004-01-22 Gianmario Bollano Module for generating circuits for decoding convolutional codes, related method and circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040013210A1 (en) * 2000-10-19 2004-01-22 Gianmario Bollano Module for generating circuits for decoding convolutional codes, related method and circuit

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JUNCHAO ZHAO ET AL: "Parameterized IP core design", ASIC, 2001. PROCEEDINGS. 4TH INTERNATIONAL CONFERENCE ON OCT. 23-25, 2001, PISCATAWAY, NJ, USA,IEEE, 23 October 2001 (2001-10-23), pages 744 - 747, XP010576880, ISBN: 0-7803-6677-8 *
RENAUDIN M: "Asynchronous circuits and systems : a promising design alternative", MICROELECTRONIC ENGINEERING, ELSEVIER PUBLISHERS BV., AMSTERDAM, NL, vol. 54, no. 1-2, December 2000 (2000-12-01), pages 133 - 149, XP004360498, ISSN: 0167-9317 *
TUCK B: "INTEGRATING IP BLOCKS TO CREATE A SYSTEM-ON-A-CHIP", COMPUTER DESIGN, PENNWELL PUBL. LITTLETON, MASSACHUSETTS, US, vol. 36, no. 11, 1 November 1997 (1997-11-01), pages 49 - 50,52, XP000755503, ISSN: 0010-4566 *

Similar Documents

Publication Publication Date Title
US20040103378A1 (en) System and method for building a binary decision diagram associated with a target circuit
JP4599266B2 (ja) シミュレーション装置及びシミュレーション方法
US7464361B2 (en) System and method for asynchronous logic synthesis from high-level synchronous descriptions
CN108700633B (zh) 针对安全并且有保障的汽车应用的超快自主时钟监测电路
WO2007066319A1 (en) Conversion of switching signals of a circuit simulation into a transaction model
CN107203465B (zh) 系统接口测试方法及装置
CN100530109C (zh) 用于将处理器置于逐渐缓慢的操作模式的系统和方法
US9305125B2 (en) Integrated circuit design timing path verification tool
Genius et al. Model-driven performance evaluation and formal verification for multi-level embedded system design
CN109932995B (zh) 电子装置
US9721058B2 (en) System and method for reactive initialization based formal verification of electronic logic design
CN113868986A (zh) 端口时延的约束方法、装置、电子设备、存储介质
NL1027012C2 (nl) Herbruikbaar IP protocolwerkwijze voor een samenstel-op-chip inrichting.
Alur et al. Model-checking of real-time systems: a telecommunications application: experience report
US20050223345A1 (en) Circuit design assistant system, circuit design method, and program product for circuit design
US6141631A (en) Pulse rejection circuit model program and technique in VHDL
CN112632884A (zh) 门级网表生成方法、装置及电子设备
Madisetti et al. Interface design for core-based systems
Nicolescu et al. Methodology for efficient design of continuous/discrete-events co-simulation tools
US7454604B2 (en) Reusable hardware IP protocol method for a system-on-chip device
Seyyedi et al. Towards virtual prototyping of synchronous real-time systems on noc-based MPSoCs
Fibich et al. On automated generation of checker units from hardware assertion languages
Medardoni et al. Capturing the interaction of the communication, memory and I/O subsystems in memory-centric industrial MPSoC platforms
CN116841697B (zh) 处理mmio请求的方法、电子装置和存储介质
GB2418269A (en) A reusable hardware IP protocol method for designing a system-on-chip device.

Legal Events

Date Code Title Description
PD2B A search report has been drawn up
SD Assignments of patents

Owner name: TATUNG COMPANY

Effective date: 20070821

Owner name: TATUNG UNIVERSITY

Effective date: 20070821