NL1007427C2

NL1007427C2 - Control circuit apparatus for CD-ROM optical disk driver

Info

Publication number: NL1007427C2
Application number: NL1007427A
Authority: NL
Inventors: Wei-Hung Huang
Original assignee: United Microelectronics Corp
Priority date: 1997-11-03
Filing date: 1997-11-03
Publication date: 1999-05-04

Abstract

The control circuit apparatus of CD-ROM optical disk driver for digital storage, it can access the data stored by optical disk to proceed decoding and transfer data through bus interface to host computer system. The control circuit apparatus includes a Digital signal processor (DSP) for controlling the optical disk rotary motor, reading data from optical disk by laser reader and receiving the signal represented reading data transferred by radio-frequency amplifier. An eight-to-fourteen modulation (EFM) code demodulator, receives data output generated by radio-frequency amplifier, to proceed EFM modulating to generate EFM code. A Cross-interleave Reed-Solomon code (CIRC) receives the output of EFM code demodulator, to proceed decoding for CIRC code. A RSPC/EDC processor, receives the output of CIRC processor and Reed-Solomon code decoding engine, to proceed error detecting and correcting. The Reed-Solomon code decoding engine receives the output of CIRC processor and RSPC/EDC processor, to proceed decoding for the Reed-Solomon code. A bus interface controller transfers the final decoding digital signal of control circuit device in CD-ROM optical disk driver to bus interface, to transfer into host computer system. Its features are the CIRC and RSPC/EDC processor are connected with bus interface controller to work with one working memory of driver together, and can directly access the memory space of memory.

Description

Stuurschakelingsinrichting voor CD-ROM-aandrijfmechanismen ACHTERGROND VAN DE UITVINDING 1. Gebied van de uitvindingBACKGROUND OF THE INVENTION 1. Field of the Invention

De onderhavige uitvinding heeft in het algemeen betrek-5 king op de stuurschakeling voor CD-ROM-aandrijfmechanismen, en in het bijzonder op de hoofdstuurschakeling voor CD-ROM-aandri jfmechanismen die gebruik maken van DRAM om te voorzien in werkgeheugenruimte voor het uitvoeren van signaalde-coderingsbewerkingen. Om precies te zijn heeft de uitvinding 10 betrekking op de hoofdstuurschakeling voor CD-ROM-aandrijfmechanismen met een gereduceerde toegangsfrequentie in het DRAM-werkgeheugen voor een verbeterde totale werking van het systeem, die kan worden gerealiseerd als een enkele chip voor lagere kosten.The present invention generally relates to the control circuit for CD-ROM drives, and in particular to the main control circuit for CD-ROM drives using DRAM to provide working memory space for outputting signals encoding operations. Specifically, the invention relates to the main driver circuit for CD-ROM drives with a reduced access frequency in the DRAM RAM for improved overall system operation, which can be realized as a single chip for a lower cost.

15 2. Technische achtergrond15 2. Technical background

Het laserdisc aandrijfmechanisme omvat een categorie digitale opslaginrichtingen die alom worden toegepast in computersystemen, in het bijzonder, op microprocessor gebaseerde personal computer-, home computer- en kantoorcompu-20 tersystemen. In de beschrijving van dit gedrukte stuk worden deze op laser gebaseerde digitale opslaginrichtingen doorgaans aangeduid als optische disk drives, of eenvoudig als drives, zoals in het vakgebied gebruikelijk is.The laser disc drive mechanism includes a category of digital storage devices that are widely used in computer systems, in particular microprocessor-based personal computer, home computer and office computer systems. In the description of this printed piece, these laser-based digital storage devices are commonly referred to as optical disk drives, or simply as drives, as is common in the art.

De Philips/Sony CD (compact disc) speler wordt geclas-25 sificeerd als een op lasertechnologie gebaseerde optische disk drive. De CD zelf heeft zich van zijn oorspronkelijk bedoelde toepassing ontwikkeld als een opslagmedium voor muziekvertolkingen in verscheidene varianten voor het digitaal opslaan van informatie in verschillende formaten. Op 30 het oppervlak van discs met een diameter van 12 cm kunnen grote hoeveelheden digitale informatie worden vastgelegd. Op basis van verschillende formaten van deze CD-varianten zijn verschillende toepassingen ontwikkeld. Naast de oorspronkelijke muziek-CD-speler, worden bijvoorbeeld CD-drives bekend 35 als CD-ROM-drives alom gebruikt in de personal computer- 1 0 0 7 A 2 7 2 industrie. Modulaire uitvoeringen van de CD-ROM-drive kunnen worden geïnstalleerd in de uitbreidingscompartimenten van typerende personal computer-systemen zoals de IBM-compati-bles, en dienen voor massa-opslag bij een lage prijs.The Philips / Sony CD (compact disc) player is classified as a laser technology based optical disk drive. The CD itself has developed from its originally intended application as a storage medium for music interpretations in various variants for digitally storing information in different formats. Large amounts of digital information can be recorded on the surface of discs with a diameter of 12 cm. Different applications have been developed based on different formats of these CD variants. In addition to the original music CD player, for example, CD drives known as CD-ROM drives are widely used in the personal computer industry. Modular versions of the CD-ROM drive can be installed in the expansion compartments of typical personal computer systems such as the IBM compatibles, and provide mass storage at a low price.

5 Het in de personal computer-industrie alom gebruikte CD-ROM-schijfmedium voldoet aan de ISO-9660 standaard en kan meer dan 650 MB informatie bevatten. Naast het oproepen van op de CD-ROM-schijven aanwezige gegevens, kunnen de huidige CD-ROM-drives ook muziek-CD's afspelen, evenals multimedia 10 VCD. CD-ROM-drives zijn feitelijk het standaard subsysteem voor personal computers geworden.5 The CD-ROM disc medium widely used in the personal computer industry complies with the ISO-9660 standard and can contain more than 650 MB of information. In addition to recalling data contained on the CD-ROM discs, current CD-ROM drives can also play music CDs as well as multimedia 10 VCD. CD-ROM drives have actually become the standard subsystem for personal computers.

Door de omvangrijke acceptatie van CD-ROM-drives in personal computer-systemen is in de productie-industrie van CD-ROM-drives grote competitie ontstaan. Het directe resul-15 taat van deze industrie-competitie is de snelle verlaging van prijzen evenals de snelle toename in prestaties. Voor het opslaan van bestanden en/of beeld/video-informatie met hoge resolutie, zoals de recentelijk ontwikkelde DVD (Digital Video Disc), hebben de vorderingen in microprocessor-20 technologie ook geleid tot een grotere vraag naar steeds grotere capaciteit en hogere snelheid van het opslaan en oproepen informatie. Bijvoorbeeld, terwijl een muziek-CD-speler bij zijn standaard spiltoerental van meer dan 100 tot ongeveer 300 tpm werkt, zijn CD-ROM-drives via 2 x (het 25 dubbele toerental), 4 x, 6 x, 8 x en tenslotte tot 10 x en zelfs nog hogere toerentallen ontwikkeld. Voor het oproepen van gegevens, zorgt dit verhoogde spil-toerental voor een effectieve verbetering van de gegevensoverdracht-snelheid van de drive.The widespread acceptance of CD-ROM drives in personal computer systems has created great competition in the CD-ROM drive manufacturing industry. The direct result of this industry competition is the rapid drop in prices as well as the rapid increase in performance. For storing high-resolution files and / or image / video information, such as the recently developed DVD (Digital Video Disc), advances in microprocessor-20 technology have also led to increased demand for ever-increasing capacity and speed of storing and recalling information. For example, while a music CD player operates at its standard spindle speed from over 100 to about 300 rpm, CD-ROM drives are via 2 x (the 25 double speed), 4 x, 6 x, 8 x and finally up to 10 x and even higher speeds developed. For data recall, this increased spindle speed effectively improves the data transfer rate of the drive.

30 De in de conventionele CD-ROM-drives toegepaste digita le elektronische stuurschakeling bevat gewoonlijk een IC-chipgroep bestaande uit twee afzonderlijke chips. Een van de twee is de leesbesturing-IC, en de andere is de signaaldeco-dering-IC. De leesbesturing-IC bevat een interne SRAM met 35 een geheugenruimte van ongeveer 2 K byte dat wordt gebruikt als de gegevens-manipulatieruimte voor de de-interleaving 1007427 3 bewerking. Anderzijds regelt de signaaldecodeerder een externe DRAM-inrichting voor het uitvoeren van geheugenca-ching tijdens bedrijf.The digital electronic control circuit used in the conventional CD-ROM drives usually contains an IC chip group consisting of two separate chips. One of the two is the read control IC, and the other is the signal decoding IC. The read control IC contains an internal SRAM with a memory space of about 2 K byte which is used as the data manipulation space for the de-interleaving 1007427 3 operation. On the other hand, the signal decoder controls an external DRAM device for performing memory caching during operation.

Aangezien de twee IC-chips fysiek gescheiden zijn, is 5 de interne SRAM in de leesbesturing-IC onmisbaar. Als de twee in een enkele IC worden vervaardigd, en de DRAM-geheu-geninrichting wordt gebruikt ter vervanging van de interne SRAM van de leesbesturing-IC, zou de toegangsfrequentie tot de DRAM onvermijdelijk tot een onpraktisch niveau worden 10 verhoogd. Dit komt omdat DRAM inherent in bedrijfssnelheid veel trager is dan SRAM, wat een feit is dat leidt tot de vorming van een bottleneck in zo'n ontwerp met één chip.Since the two IC chips are physically separated, the internal SRAM in the read control IC is indispensable. If the two are manufactured in a single IC, and the DRAM memory device is used to replace the internal SRAM of the read control IC, the access frequency to the DRAM would inevitably increase to an impractical level. This is because DRAM is inherently slower in operating speed than SRAM, which is a fact that leads to the formation of a bottleneck in such a single chip design.

Teneinde de uitvinding te beschrijven, is de configuratie van de digitale elektronische stuurschakeling van een 15 conventionele CD-ROM hieronder kort besproken. Fig. 1 is een blokschema dat de schakeling-configuratie van de digitale besturingselektronica van een conventionele CD-ROM—drive toont. Zoals in het blokschema is weergegeven, bevat de schakeling een leestoegang-besturingsorgaan 120, een sig-20 naaldecodeerder 130, een RF (radiofrequentie)-versterker 110 en een DRAM 140. Al deze elementen van de schakeling zijn georganiseerd en verbonden in een leidingennetwerk. Merk ook op dat een laser-opneemkop 103 evenals een disc-spilmotor 102 in de tekening zijn getoond en in de drive zijn opgeno-25 men. Deze vormen opto- en elektromechanische componenten van het aandrijfmechanisme dat wordt bestuurd door het leestoegang-besturingsorgaan 120.In order to describe the invention, the configuration of the digital electronic control circuitry of a conventional CD-ROM is briefly discussed below. Fig. 1 is a block diagram showing the circuit configuration of the digital control electronics of a conventional CD-ROM drive. As shown in the block diagram, the circuit includes a read access controller 120, a sig-20 needle decoder 130, an RF (radio frequency) amplifier 110, and a DRAM 140. All these elements of the circuit are organized and connected in a piping network. Also note that a laser recording head 103 as well as a disc spindle motor 102 are shown in the drawing and included in the drive. These form opto and electromechanical components of the drive mechanism controlled by the read access controller 120.

In de technologie van de stand der techniek kunnen de schakeling-elementen van fig. 1 elk worden uitgevoerd als 30 afzonderlijke IC-chips. Bijvoorbeeld alvorens te worden gemonteerd in een elektronische schakeling van een bestu-ringsorgaan kan de DRAM 140 een onafhankelijke geheugen-IC-chip zijn, de RF-versterker 110 een onafhankelijke RF-IC, en het leestoegang-besturingsorgaan 120 en de signaal-deco-35 deerder 130 kunnen ook fysiek onafhankelijk van elkaar zijn.In the prior art technology, the circuit elements of Figure 1 can each be configured as 30 separate IC chips. For example, before being mounted in an electronic circuit of a controller, the DRAM 140 may be an independent memory IC chip, the RF amplifier 110 an independent RF IC, and the read access controller 120 and the signal decoder. Earlier 130 may also be physically independent of one another.

Bij de schakeling-conf iguratie van fig. 1 wordt de ΐ Ö o 7 4 2 7 4 werking van de conventionele CD-ROM-drive die een hostcompu-ter-systeem betreft, zoals een personal computer die de CD-ROM toegang verschaft, als volgt beschreven. De spilmotor 102 draait de CD-ROM-disc 101, en de laser-opneemkop 103 5 zoekt gegevens op die zijn vastgelegd in de vorm van kleine putjes die zijn aangebracht in het oppervlak van de disc 101. Door de kop 103 opgenomen gegevens worden dan naar de RF-versterker 110 doorgestuurd via verbinding 4. Na versterking worden gedeelten van de gegevens dan naar de DSP (digi-10 taal signaal-processor) 121 in het leestoegang-besturingsor-gaan 120 verzonden via verbinding 5. DSP 121 verwerkt zijn ontvangen gegevens, en bestuurt de disc-spilmotor 102 via de verbinding 7 op basis van de gegevens die hij heeft gekregen, om de spilmotor 102 op het juiste toerental te houden. 15 Anderzijds bestuurt de DSP 121 ook de laser-opneemkop 103 via de verbinding 6 om via het aandrijfmechanisme een preci-sie-instelling te verkrijgen, teneinde een adequate bundel-focussering evenals volgwerking van de kop te verkrijgen.In the circuit configuration of Figure 1, the operation of the conventional CD-ROM drive involving a host computer system, such as a personal computer accessing the CD-ROM, is performed. described as follows. The spindle motor 102 rotates the CD-ROM disc 101, and the laser recording head 103 5 searches for data recorded in the form of small pits disposed in the surface of the disc 101. Data recorded by the head 103 is then forwarded to the RF amplifier 110 via connection 4. After amplification, portions of the data are then sent to the DSP (digital signal processor) 121 in the read access controller 120 via connection 5. DSP 121 processed are received data, and controls the disc spindle motor 102 via the connection 7 based on the data it has received, to keep the spindle motor 102 at the correct speed. On the other hand, the DSP 121 also controls the laser recording head 103 via the connection 6 to obtain a precision adjustment via the drive mechanism, in order to obtain adequate beam focusing as well as tracking of the head.

Behalve dat het via de verbinding 5 naar de DSP 121 20 wordt verzonden voor servobesturing, wordt het ontworpen RF-signaal verder verzonden naar de demodulatie-eenheid 122 van het leestoegang-besturingsorgaan 120 voor het uitvoeren van de decodering van de EFM (acht-naar-veertien modulatie-codering)-code. In de EFM-demodulatie-eenheid 122 wordt uit 25 het RF-signaal een digitaal signaal geëxtraheerd, en gedemo-duleerd in overeenstemming met de bepalingen van de IEC-(International Electrotechnical Commission) standaard 908. Het resultaat van deze EFM-demodulatie zijn gegevenssignalen die zijn geordend in bytes die kunnen worden verzonden naar 30 de CIRC- (Cross-Interleave Reed-Solomon) decodeerder 123 voor het decoderen van de Reed-Solomon-code.In addition to being sent via the connection 5 to the DSP 121 20 for servo control, the designed RF signal is further transmitted to the demodulation unit 122 of the read access controller 120 to perform the decoding of the EFM (eight to - fourteen modulation encoding) code. In the EFM demodulation unit 122, a digital signal is extracted from the RF signal, and demodulated in accordance with the provisions of the IEC (International Electrotechnical Commission) standard 908. The result of this EFM demodulation is data signals which are arranged in bytes that can be sent to the CIRC (Cross-Interleave Reed-Solomon) decoder 123 to decode the Reed-Solomon code.

De CIRC-decodeerder 123 voert ook bewerkingen van foutdetectie en correctie (EDC), evenals de-interleaving bewerkingen uit in overeenstemming met de IEC-standaard 908. 35 Teneinde de de-interleaving uit te voeren en ook als gege-vensbuffer te dienen bij de ontvangst van de ingevoerde 1 0 07 4 2 7 5 gegevens, moet de CIRC-decodeerder 123 een configuratie hebben die een geheugenruimte bevat die groot genoeg is voor manipulatie tijdens de bewerking. Deze geheugenruimte is normaliter een 2 K-byte RAM 124 zoals in de tekening is 5 opgenomen.The CIRC decoder 123 also performs error detection and correction (EDC) operations, as well as de-interleaving operations in accordance with IEC standard 908. 35 In order to perform de-interleaving and also serve as data buffer for the to receive the input 1 0 07 4 2 7 5 data, the CIRC decoder 123 must have a configuration containing a memory space large enough for manipulation during processing. This memory space is normally a 2 K-byte RAM 124 as shown in the drawing.

Na foutdetectie en de-interleaving bewerking, kunnen gegevens worden omgezet naar serieel in de seriële uitvoer-eenheid 125, en daarna worden verzonden naar de volgende bewerkingsschakeling, namelijk de signaaldecodeerder 130, 10 via de verbinding 26.After error detection and de-interleaving operation, data can be converted to serial in the serial output unit 125, and then sent to the next operation circuit, namely the signal decoder 130, 10 through the connection 26.

De signaaldecodeerder 130 gaat verder met zijn foutdetectie- en correctiebewerkingen onder gebruikmaking van de interne RSPC- (Reed-Solomon productachtige code) decodeerder 132 in overeenstemming met de bepalingen van ISO/IEC 10149-15 standaard. Dit wordt verricht door de RSPC-decodeerder 132 die een bewerking uitvoert op de seriële gegevens die door de signaaldecodeerder 130 worden ontvangen over verbinding 26. Daarna voert de EDC-genereereenheid 134 van de signaaldecodeerder 130 gegevensfoutdetectie in termen van gegevens-20 blokken uit. Als er een fout wordt gedetecteerd, kan de correctieprocedure worden aangeroepen om te corrigeren. Na bewerking door de EDC-genereereenheid 134 kunnen gegevens dan weer worden verzonden naar de IDE- of SCSI-interface van de CD-ROM-drive en dan naar de bus 150 onder besturing van 25 de interface-eenheid 133. Zo kunnen gegevens dan door het hostcomputersysteem worden benaderd via de bus 150.The signal decoder 130 continues its error detection and correction operations using the internal RSPC (Reed-Solomon product-like code) decoder 132 in accordance with the provisions of ISO / IEC 10149-15 standard. This is done by the RSPC decoder 132 which processes the serial data received by the signal decoder 130 over link 26. Thereafter, the EDC generator 134 of the signal decoder 130 performs data error detection in terms of data blocks. If an error is detected, the correction procedure can be called to correct. After processing by the EDC generating unit 134, data can then be sent back to the IDE or SCSI interface of the CD-ROM drive and then to the bus 150 under the control of the interface unit 133. Thus, data can be the host computer system is accessed via bus 150.

Bij zulke conventionele CD-ROM-drives is één van de verschillen tussen het leestoegang-besturingsorgaan 120 en de signaalprocessor 130 dat signaalprocessor 130 cachegeheu-30 gen moet gebruiken om te kunnen werken. Aangezien de gegevens-toegangssnelheid van CD-ROM-drives steeds hoger worden, is een gegevens-caching schema bij de rekenkundige bewerkingen van gegevens-decodering onmisbaar geworden. Cache-tref-graden in een cachegeheugen zijn rechtstreeks gerelateerd 35 aan de omvang van het cachegeheugen. Met andere woorden, met een te klein cachegebied kunnen geen belangrijke trefgraden 1007427 6 worden bereikt. Aangezien de 2 K-byte SRAM geheugenruimte te klein is om effectief te zijn voor het verschaffen van bruikbare cacheruimte voor de signaalprocessor 130, is daarom een aanvullende externe geheugeninrichting zoals DRAM 5 140 nodig. In dit geval gebruiken alle eenheden, waaronder EDC-genereer-eenheid 134, RSPC-eenheid 132 en interface-besturingseenheid 133 de externe DRAM 140 in plaats van hun corresponderende interne kleine SRAM als de werkruimte, aangezien het leestoegang-besturingsorgaan 120 zijn eigen 10 interne kleine SRAM 124 bezit.In such conventional CD-ROM drives, one of the differences between the read access controller 120 and the signal processor 130 is that signal processor 130 must use cache memories to operate. As the data access speed of CD-ROM drives continues to increase, a data caching scheme has become indispensable in the arithmetic operations of data decoding. Cache hits in a cache memory are directly related to the size of the cache memory. In other words, with too small a cache area, important targets 1007427 6 cannot be achieved. Therefore, since the 2 K-byte SRAM memory space is too small to be effective in providing usable cache space for the signal processor 130, an additional external memory device such as DRAM 5 140 is needed. In this case, all units including EDC generating unit 134, RSPC unit 132 and interface control unit 133 use the external DRAM 140 instead of their corresponding internal small SRAM as the workspace, since the read access controller 120 has its own internal small SRAM 124 owns.

In fig. 1 zullen zowel de interne SRAM 124 van leestoegang-besturingsorgaan 120 als de externe DRAM 140 van de signaaldecodeerder 130 een in hoofdzaak evenredig verhoogde toegangsfrequentie ervaren wanneer het CD-ROM spil-toerental 15 wordt verhoogd. Bij het ontwerpen van de besturingselektro-nica van de CD-ROM-drive moet daarom de toegestane hoogste toegangssnelheid van zowel de SRAM 124 als de DRAM 140 ook worden verhoogd wanneer het CD-ROM spil-toerental wordt verhoogd.In Fig. 1, both the internal SRAM 124 of read access controller 120 and the external DRAM 140 of the signal decoder 130 will experience a substantially proportionally increased access frequency as the CD-ROM spindle speed 15 is increased. Therefore, when designing the control electronics of the CD-ROM drive, the maximum allowed access speed of both the SRAM 124 and DRAM 140 must also be increased when the CD-ROM spindle speed is increased.

20 De volgende analyse berekent de frequentie van toegang tot de corresponderende SRAM 124 en DRAM 140 door respectievelijk het leestoegang-besturingsorgaan 120 en de signaaldecodeerder 130 wanneer de CD-ROM-drive gegevens van het oppervlak van de disc leest. Voor het gemak zijn de bereke-25 ningen gebaseerd op de toegang tot een gegevensblok (2048 bytes) door de CD-ROM-drive wanneer de besturingselektronica van de drive toegang moet verschaffen tot zowel de SRAM 124 als de DRAM 140. De toegangsfrequentie van de besturingselektronica tot de geheugens 124 en 140 worden berekend als 30 een basis van statistieken en vergelijking.The following analysis calculates the frequency of access to the corresponding SRAM 124 and DRAM 140 by the read access controller 120 and the signal decoder 130, respectively, when the CD-ROM drive reads data from the surface of the disc. For convenience, calculations are based on access to a data block (2048 bytes) by the CD-ROM drive when the drive control electronics must provide access to both the SRAM 124 and DRAM 140. The access frequency of the control electronics to the memories 124 and 140 are calculated as a basis of statistics and comparison.

Hier moet worden opgemerkt dat de berekeningen zijn gebaseerd op het bereik van een CD-ROM van de ISO 9660-standaard. Alle berekeningen zijn gebaseerd op de worst-case-overwegingen van lees/schrijf-toegangen in de geheugen-35 inrichtingen wanneer leesfouten van RS-codes onder de 9660-standaard kunnen ontstaan en foutcorrectie-procedures moeten 1007427 7 worden verricht. Zoals duidelijk zal zijn, is het echter absoluut niet normaal dat onder normale omstandigheden in elke toegang tot de CD-ROM-disc een fout wordt gedetecteerd. Niettemin, zoals de deskundigen in de techniek zullen bea-5 men, moet bij het ontwerpen van de besturingselektronica voor een CD-ROM-drive binnen de ontwerpspecificaties rekening worden gehouden met de worst-case-omstandigheden.It should be noted here that the calculations are based on the range of a CD-ROM of the ISO 9660 standard. All calculations are based on the worst-case considerations of read / write accesses in the memory devices when RS code read errors below 9660 standard may arise and error correction procedures must be performed. However, as will be clear, it is absolutely not normal for an error to be detected in any access to the CD-ROM disc under normal circumstances. Nevertheless, as those skilled in the art will appreciate, the worst case conditions must be taken into account when designing the control electronics for a CD-ROM drive within the design specifications.

Op basis van de bovenstaande veronderstellingen en in overeenstemming met de normale procedure, wordt de toegangs-10 frequentie tot de interne SRAM 124 door het leestoegang-besturingsorgaan 120 berekend op 3136 toegangen: gegevens-invoer: 98 x 32 = 3136.Based on the above assumptions and in accordance with the normal procedure, the access frequency to the internal SRAM 124 is calculated by the read access controller 120 at 3136 accesses: data input: 98 x 32 = 3136.

Bijgevolg zendt de EFM-demodulator 122 voor elk gege-vensblok (98 gegevensframes van elk 32 bytes) een totaal van 1 5 31 36 bytes gegevens naar de CIRC-decodeerder 123. CIRC-decodeerder 123 slaat deze gegevens dan in SRAM 124 op om de C1-woord (hierna aangeduid als C1 ) de-interleaving en fout-detectie op de CIRC-gecodeerde gegevens te verrichten.As a result, for each data block (98 data frames of 32 bytes each), the EFM demodulator 122 sends a total of 1 5 31 36 bytes of data to the CIRC decoder 123. CIRC decoder 123 then stores this data in SRAM 124 to C1 word (hereinafter referred to as C1) to perform de-interleaving and error detection on the CIRC encoded data.

Cl: 98 X (32 + 2 X 2) = 3528.Cl: 98 X (32 + 2 X 2) = 3528.

20 In de fase van het C1-woord, worden gegevens in elk frame op de volgende wijze verwerkt: • RS-code syndroom van de 32 bytes wordt eerst gelezen; daarin aanwezige fouten worden gedetecteerd en fout-waarde wordt vastgesteld.20 At the C1 word stage, data in each frame is processed in the following manner: • RS code syndrome of the 32 bytes is first read; errors present therein are detected and error value is determined.

25 · Daarna worden fouten gecorrigeerd. Normaliter is C1 in staat tot het corrigeren van twee fouten, waarbij elk foutwaarde eruit wordt gelezen en de correcte waarde erin wordt geschreven. Daarom omvat de verwerking van elke foutcorrectie één lees- en één 30 schrijftoegang van gegevens, een totaal van twee toegangen in het geheugen. Aangezien ten hoogste twee fouten zijn toegestaan, bedraagt een totaal maximum aantal tijden van lees/schrijftoegang 2x2=4 (zowel lezen als schrijven).25 · Errors are then corrected. Normally C1 is capable of correcting two errors, each error value being read out and the correct value being written into it. Therefore, the processing of each error correction includes one read and one write access of data, a total of two accesses in memory. Since no more than two errors are allowed, a total maximum number of times of read / write access is 2x2 = 4 (both read and write).

35 Uit het bovenstaande is het duidelijk dat het maximum aantal lees/schrijf-toegangen naar elk van de gegevensframes 1007427 8 36 bedraagt (32 + 2 x 2), terwijl er een totaal van 98 frames is, waardoor er in de Cl-fase een totaal van 3528 SRAM-toegangen het maximum is. Daarna, in de C2 (C2-woordfa-se, hierna aangeduid als C2): 5 C2: 98 x (28 + 2 x 4) = 3528.35 From the above, it is clear that the maximum number of read / write accesses to each of the data frames is 1007 427 8 36 (32 + 2 x 2), while there is a total of 98 frames, leaving a Cl phase of total of 3528 SRAM accesses is the maximum. Then, in the C2 (C2 word phase, hereinafter referred to as C2): C2: 98 x (28 + 2 x 4) = 3528.

In vergelijking tot de (32, 28) RS-code in de C1-fase, is de RS-code in de C2-fase een (28,24) RS-code, met 28 byte invoergegevens. Aangezien C1 wisbit relayeert naar C2, is C2 daardoor in staat tot het oplossen van ten hoogste vier 10 fouten. Net als in het geval van C1 , vereist elke fout één leesbewerking en één schrijfbewerking om een foutcorrectie te voltooien.Compared to the (32, 28) RS code in the C1 phase, the RS code in the C2 phase is a (28.24) RS code, with 28 bytes of input data. Since C1 relays erase bit to C2, C2 is therefore able to resolve up to four 10 errors. As in the case of C1, each error requires one read operation and one write operation to complete an error correction.

Voor C2 vereist elk gegevensframe dus een maximum van 36 (28 + 2 x 4) toegangen in de SRAM. En, voor de totale 98 15 gegevensf rames is een maximum van 3528 (98 x 28 + 2 x 4) lees-/schrijftoegangen te verwachten.So for C2, each data frame requires a maximum of 36 (28 + 2 x 4) accesses in the SRAM. And, for the total 98 15 data frames, a maximum of 3528 (98 x 28 + 2 x 4) read / write access is expected.

Na de C1-fase en C2-fase van foutcorrectie-bewerking, hoeven alleen 24 bytes gegevens van de 32 bytes gegevens in elk gegevensframe naar de decodeerder te worden gerelayeerd. 20 Daardoor wordt een totaal van 2352 toegangen in de 98 gegevensf rames verwacht als maximum:After the C1 phase and C2 phase of error correction operation, only 24 bytes of data from the 32 bytes of data in each data frame need to be relayed to the decoder. 20 As a result, a total of 2352 accesses in the 98 data frames is expected as a maximum:

Gegevensuitvoer: 98 x 24 = 2352.Data output: 98 x 24 = 2352.

Samengevat, wanneer een CD-ROM-drive een gegevensblok op het gegevensoppervlak van de disc benadert, kan een 25 maximum van 12.544 toegangen in de SRAM 124 worden verwacht, die worden verricht door het leestoegang-besturingsorgaan 1 20: 98 x 32 + 98 x(32 + 2 x 2) + 98 x(8 + 2 x 4) + 98 x 24 = 12.544.In summary, when a CD-ROM drive approaches a data block on the data surface of the disc, a maximum of 12,544 accesses in the SRAM 124 can be expected, which are performed by the read access controller 1 20: 98 x 32 + 98 x (32 + 2 x 2) + 98 x (8 + 2 x 4) + 98 x 24 = 12,544.

30 Voor de signaaldecodeerder 130 kan de toegang tot de externe DRAM 140 ervan onder dezelfde omstandigheden als die voor het leestoegang-besturingsorgaan 120 als volgt worden geanalyseerd: gegevensinvoer: 2340.For the signal decoder 130, access to its external DRAM 140 can be analyzed under the same conditions as those for the read access controller 120 as follows: data input: 2340.

35 Overeenkomstig de ISO/lEC 10149-standaard, moet behalve de synchronisatiepatronen en aanheffen een totaal van 2340 i 1007427 9 bytes van de door het leestoegang-besturingsorgaan 120 verzonden 2352 bytes worden ingevoerd in de DRAM 140.In accordance with the ISO / lEC 10149 standard, in addition to the synchronization patterns and header, a total of 2340 i 1007427 9 bytes of the 2352 bytes sent by the read access controller 120 must be input to the DRAM 140.

P-subcode: 2x (43 x 26 +2x1 x 43) = 2408.P-subcode: 2x (43 x 26 + 2x1 x 43) = 2408.

De P-subcode wordt verkregen door een ordening in twee 5 reeksen RS-codes, die elk 43 groepen (26, 24) bevatten, gebaseerd op de MSB (meest significante bit) en de LSB (minst significante bit) ervan. Voor elke (26, 24) RS-code geldt, dat wanneer één fout moest worden gecorrigeerd, 2 x 1 lees-/schrijftoegangen nodig zijn tegen de DRAM buiten 10 de signaaldecodeerder 130. Zo is er een totaal van 2408 lees-/schrijftoegangen: 2 x 43 x (26 + 2 x 1) = 2408.The P subcode is obtained by ordering into two 5 sets of RS codes, each containing 43 groups (26, 24) based on its MSB (most significant bit) and its LSB (least significant bit). For each (26, 24) RS code, if one error had to be corrected, 2 x 1 read / write accesses are required against the DRAM outside of 10 signal decoder 130. For example, there are a total of 2408 read / write accesses: 2 x 43 x (26 + 2 x 1) = 2408.

Het eerste getal 2 in de bovenstaande uitdrukking duidt op het feit dat er MSB en LSB zijn, twee reeksen gegevens.The first number 2 in the above expression indicates that there are MSB and LSB, two sets of data.

15 Anderzijds staat 43 voor het feit dat er een totaal van 43 (26, 24) RS-codes is. 26 Geeft aan dat er in elke RS-code 26 gegevens aanwezig zijn, en 2 x 1 betekent dat zowel lees-als schrijftoegangen nodig zijn voor het verrichten van foutcorrectie.15 On the other hand, 43 stands for the fact that there are a total of 43 (26, 24) RS codes. 26 Indicates that data is present in each RS code, and 2 x 1 means that both read and write accesses are required for error correction.

20 Q-subcode: 2 x 26 x (45 + 2 x 1) = 2444.20 Q subcode: 2 x 26 x (45 + 2 x 1) = 2444.

De Q-subcode is ook verdeeld in twee reeksen die 26 groepen (45, 43) RS-codes bevatten, die zijn gebaseerd op de MSB en LSB ervan. Op dezelfde wijze moeten voor elke (45, 43) RS-code waarin een fout moet worden gecorrigeerd, twee 25 toegangen van lezen en schrijven worden verricht in de DRAM. Daardoor is, net als in het geval van de P-subcode, het totale aantal toegangen in de DRAM dan 2444: 2 x 26 (45 + 2 x 1 ) = 2444, en 30 EDC: 2068.The Q subcode is also divided into two strings containing 26 groups (45, 43) of RS codes based on its MSB and LSB. Likewise, for each (45, 43) RS code in which an error is to be corrected, two 25 read and write accesses must be made in the DRAM. Therefore, as in the case of the P subcode, the total number of accesses in the DRAM is then 2444: 2 x 26 (45 + 2 x 1) = 2444, and 30 EDC: 2068.

Overeenkomstig de ISO/IEC 10149-standaard, is een EDC opgebouwd uit 2068 bytes, daarom is een totaal van 2068 toegangen tot de DRAM nodig.In accordance with the ISO / IEC 10149 standard, an EDC is made up of 2068 bytes, therefore a total of 2068 accesses to the DRAM are required.

Gegevensuitvoer: 2048.Data output: 2048.

35 Wanneer het interface-besturingsorgaan uiteindelijk bij35 When the interface controller eventually joins

de bus arriveert, zoekt het 2048 bytes gegevens uit de DRAMthe bus arrives, it searches for 2048 bytes of data from the DRAM

1007427 10 op en maakt deze klaar voor uitvoer.1007427 10 and prepare it for output.

Samengevat, signaaldecodeerder 130 heeft een maximum van 1 1 308 toegangen in de externe DRAM 140 wanneer de CD-ROM-drive één gegevensblok benadert over het opslagoppervlak 5 van de disc: 2340 + 2 x 43 x (26 +2) + 2 x 26 x (45 + 2) + 2068 + 2048 = 11.308.In summary, signal decoder 130 has a maximum of 1 1 308 accesses in the external DRAM 140 when the CD-ROM drive accesses one data block across the storage area of the disc: 2340 + 2 x 43 x (26 +2) + 2 x 26 x (45 + 2) + 2068 + 2048 = 11,308.

Op basis van de bovenstaande analyse-berekeningen is het zo, dat wanneer het leestoegang-besturingsorgaan 120 en 10 de signaaldecodeerder 130 zouden moeten samengevoegd en worden vervaardigd als een enkele IC-inrichting, en alle gegevenstoegangen in de interne SRAM 124 in plaats daarvan moeten worden nagezonden naar de externe DRAM 140, (met andere woorden, als de interne SRAM 124 uit het leestoegang-15 besturingsorgaan 120 moeten worden verwijderd), bestaat het totale aantal geheugentoegangen wanneer de CD-ROM-drive een gegevensblok leest eenvoudig uit de som van de toegangen in de SRAM 124 en de DRAM 140. Wanneer de SRAM 124 werd verwijderd, zou een totaal van 23582 toegangen in de DRAM 140 20 moeten worden verricht: 12.544 + 11.308 = 23.852.On the basis of the above analysis calculations, if the read access controller 120 and 10, the signal decoder 130 should be merged and manufactured as a single IC device, and all data accesses in the internal SRAM 124 should be replaced instead. forwarded to the external DRAM 140, (in other words, if the internal SRAM 124 is to be removed from the read access controller 120), the total number of memory accesses when the CD-ROM drive reads a data block is simply the sum of the accesses in the SRAM 124 and DRAM 140. When the SRAM 124 was removed, a total of 23582 accesses in the DRAM 140 20 would have to be made: 12,544 + 11,308 = 23,852.

Voor DRAM 140 vormt dit feitelijk een verdubbeling van de toegangsfrequentie.For DRAM 140, this actually doubles the access frequency.

Wanneer daarom het leestoegang-besturingsorgaan 120 en 25 de signaaldecodeerder 130 van de besturingselektronica van een conventionele CD-ROM-drive zou moeten worden geïntegreerd in één enkele IC-chip, en de oorspronkelijke toegang tot de SRAM 124 binnen het leestoegang-besturingsorgaan 120 zou moeten worden nagezonden naar de DRAM 140 buiten de 30 signaaldecodeerder 130, zou zich een ernstig probleem voordoen. Dit probleem wordt veroorzaakt door het feit dat DRAM's inherent veel trager zijn dan SRAM's. Als in het geval van de conventionele CD-ROM-drives de SRAM 124 in het leestoegang-besturingsorgaan 120 eenvoudig verwijderd zou 35 worden en de toegang ervan weer zou worden nagezonden naar DRAM 140, zal de bandbreedte van de geheugentoegang in de 1007427 1 1 DRAM niet kunnen voldoen aan de behoefte van CD-ROM-drives van 10 of meer malen de standaard drive met enkelvoudige snelheid. Met andere woorden, er moet een snelle DRAM worden gebruikt wanneer de interne SRAM verwijderd moet worden.Therefore, if the read access controller 120 and 25 should be the signal decoder 130 of the control electronics of a conventional CD-ROM drive integrated into a single IC chip, and the original access to the SRAM 124 within the read access controller 120 should be being forwarded to the DRAM 140 outside of the signal decoder 130, a serious problem would arise. This problem is caused by the fact that DRAMs are inherently much slower than SRAMs. In the case of the conventional CD-ROM drives, if the SRAM 124 in the read access controller 120 were simply removed and its access resent to DRAM 140, the memory access bandwidth in the 1007427 would be 1 DRAM cannot meet the need for CD-ROM drives of 10 or more times the standard single speed drive. In other words, a fast DRAM must be used when removing the internal SRAM.

5 Anders vormt zich een overdrachtsbottleneck in de DRAM. Het is echter bekend, dat snelle DRAM's duur zijn.5 Otherwise, a transfer bottleneck will form in the DRAM. However, fast DRAMs are known to be expensive.

SAMENVATTING VAN DE UITVINDING Het is daarom een doel van de uitvinding, om te voorzien in een stuurschakelingsinrichting die het leestoegang-10 besturingsorgaan en de signaaldecodeerder van de conventionele CD-ROM-drives combineert in één enkele IC-inrichting voor het verlagen van de productiekosten.SUMMARY OF THE INVENTION It is therefore an object of the invention to provide a driver circuit device that combines the read access controller and the signal decoder of the conventional CD-ROM drives into a single IC device to reduce production costs.

Het is een ander doel van de uitvinding, om te voorzien in een stuurschakelingsinrichting die een lagere toegangs-15 frequentie in een extern aangesloten DRAM-inrichting voor verbeterde totaalprestaties bezit, gebaseerd op een goed ontwerp van de procedures van gegevensverwerking.It is another object of the invention to provide a control circuit device which has a lower access frequency in an externally connected DRAM device for improved overall performance based on a good design of data processing procedures.

Om de hierboven beschreven doelen te bereiken, voorziet de uitvinding in een stuurschakelingsinrichting voor een CD-20 ROM-drive voor opslag van digitale gegevens, die in staat is om op de CD-ROM-disc opgeslagen gegevens te lezen, om deze te decoderen en naar een hostcomputer-systeem te verzenden via een bus-interface. De inrichting bevat een processor voor digitale signalen (DSP) die zorgt voor besturing de CD-25 ROM-drive-spilmotor en de laser-opneemkop voor het lezen van over het oppervlak van de CD-ROM-disc opgeslagen gegevens, en signalen ontvangt die de door een RF-versterker verzonden leesgegevens vertegenwoordigen. Een EFM-code-demodulator ontvangt de door de RF-versterker uitgevoerde gegevens voor 30 het uitvoeren van de EFM-demodulatie om de EFM-code te verkrijgen. Een CIRC-code-processor ontvangt de uitvoer van de EFM-demodulator om de decodering van de CIRC-code uit te voeren. Een Reed-Solomon-code decoderingsmachine kan worden gebruikt voor RS-decodering. Een RSPC/EDC-processor ontvangt 35 de uitvoer van de CIRC-processor en de Reed-Solomon-code decoderingsmachine voor het uitvoeren van foutdetectie en 1007427 1 2 correctie, terwijl de Reed-Solomon-code decoderingsmachine de uitvoer van de CIRC-processor en de RSPC/EDC-processor ontvangt voor het uitvoeren van de decodering van de Reed-Solomon-code. Een bus-interface besturingsorgaan relayeert 5 het uiteindelijke in de stuurschakelingsinrichting van de CD-ROM-drive verkregen gedecodeerde digitale signaal naar de bus-interface voor verzending naar het hostcomputer-systeem. CIRC-processor en RSPC/EDC-processor, samen met de bus-interface besturingseenheid, zijn direct gecombineerd met 10 een werkgeheugeninrichting van de CD-ROM-drive, wat afzonderlijke en onafhankelijke toegang direct in de geheugenruimte van de werkgeheugeninrichting mogelijk maakt.To achieve the objects described above, the invention provides a driver circuit arrangement for a CD-20 ROM drive for digital data storage capable of reading, decoding and storing data stored on the CD-ROM disc. send to a host computer system via a bus interface. The device includes a digital signal processor (DSP) which controls the CD-25 ROM drive spindle motor and the laser recording head to read data stored on the surface of the CD-ROM disc, and receives signals represent the read data sent by an RF amplifier. An EFM code demodulator receives the data output by the RF amplifier for performing the EFM demodulation to obtain the EFM code. A CIRC code processor receives the output from the EFM demodulator to perform the decoding of the CIRC code. A Reed-Solomon code decoding machine can be used for RS decoding. An RSPC / EDC processor receives the output of the CIRC processor and the Reed-Solomon code decoding machine to perform error detection and 1007427 1 2 correction, while the Reed-Solomon code decoding machine outputs the CIRC processor and receives the RSPC / EDC processor to perform the decoding of the Reed-Solomon code. A bus interface controller relays the final decoded digital signal obtained in the driver circuit arrangement of the CD-ROM drive to the bus interface for transmission to the host computer system. CIRC processor and RSPC / EDC processor, together with the bus interface control unit, are directly combined with a working memory device of the CD-ROM drive, allowing separate and independent access directly into the memory space of the working memory device.

KORTE BESCHRIJVING VAN DE TEKENINGEN Andere doelen, maatregelen en voordelen van de uitvin-15 ding zullen duidelijk worden aan de hand van de volgende gedetailleerde beschrijving van de geprefereerde, doch niet-beperkende uitvoeringsvormen. De beschrijving wordt gegeven onder verwijzing naar de bijbehorende tekeningen, waarbij: fig. 1 een blokschema is dat de schakelingsconfigura-20 tie van de belangrijkste besturingselektronica van de conventionele CD-ROM-drive toont, waarbij de twee hoofd-be-drijfseenheden, het leestoegang-besturingsorgaan en de signaaldecodeerder, zijn gerealiseerd in afzonderlijke en onafhankelijke IC-chips; 25 fig. 2 schematisch het ClRC-decoderingsalgoritme toont; fig. 3 schematisch de P- en Q-subcodes van de CIRC-codering toont; fig. 4 een blokschema is dat de schakelingsconfigura-30 tie toont van de hoofd-besturingselektronica van de CD-ROM-drive die is geconstrueerd volgens een voorkeuruitvoerings-vorm van de onderhavige uitvinding, waarbij de belangrijkste bedrijfseenheden zijn gerealiseerd als een enkelvoudige IC-chip; 35 fig. 5 de schakelingsconfiguratie toont van de CIRC- processor van de hoofd-besturingselektronica van de CD-ROM- i u Ü 7 4 2 7 13 drive die is geconstrueerd volgens de voorkeuruitvoerings-vorm van de onderhavige uitvinding; en fig. 6 de schakelingsconfiguratie toont van de RSPC/ EDC-processor van de hoofd-besturingselektronica van de CD-5 ROM-drive die is geconstrueerd volgens de voorkeuruitvoe-ringsvorm van de onderhavige uitvinding.BRIEF DESCRIPTION OF THE DRAWINGS Other objects, features and advantages of the invention will become apparent from the following detailed description of the preferred, but non-limiting, embodiments. The description is given with reference to the accompanying drawings, in which: Fig. 1 is a block diagram showing the circuit configuration of the main control electronics of the conventional CD-ROM drive, with the two main operating units, the read access controller and the signal decoder, are realized in separate and independent IC chips; Fig. 2 schematically shows the ClRC decoding algorithm; Fig. 3 schematically shows the P and Q subcodes of the CIRC encoding; FIG. 4 is a block diagram showing the circuit configuration of the main control electronics of the CD-ROM drive constructed according to a preferred embodiment of the present invention, the main operating units being realized as a single IC chip ; Fig. 5 shows the circuit configuration of the CIRC processor of the main control electronics of the CD-ROM 7 4 2 7 13 drive constructed in accordance with the preferred embodiment of the present invention; and Figure 6 shows the circuit configuration of the RSPC / EDC processor of the main control electronics of the CD-5 ROM drive constructed in accordance with the preferred embodiment of the present invention.

GEDETAILLEERDE BESCHRIJVING VAN DE VOORKEURUITVOERINGSVORMEN Zoals afgeheeld in fig. 4, kunnen het leestoegang-besturingsorgaan 120 en de signaaldecodeerder 130, die zijn 10 uitgevoerd in twee afzonderlijke IC-inrichtingen zoals bij de CD-ROM-drive van de stand der techniek volgens fig. 1, worden geïntegreerd als een enkelvoudige IC-inrichting. In de geïntegreerde besturingselektronica die is omschreven als schakeling 400 voor een CD-ROM-drive, heeft de DSP 421 , de 15 EFM 422, de interface-eenheid 433, en de DRAM-adresgenerator 431 in hoofdzaak dezelfde of een soortgelijke functie als zijn respectieve corresponderende tegendeel in de elektronica van de conventionele CD-ROM-drive volgens fig. 1.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS As shown in FIG. 4, the read access controller 120 and the signal decoder 130, which are implemented in two separate IC devices as in the prior art CD-ROM drive of FIG. , are integrated as a single IC device. In the integrated control electronics described as circuit 400 for a CD-ROM drive, the DSP 421, the EFM 422, the interface unit 433, and the DRAM address generator 431 have substantially the same or similar function as its respective corresponding opposite in the electronics of the conventional CD-ROM drive of Fig. 1.

Zoals in de tekening is weergegeven, verschilt CIRC-20 processor 500 van de CIRC-decodeereenheid 123 van de besturingselektronica van de conventionele CD-ROM-drive in hoofdzaak door het feit dat de interne SRAM 124 in de drive volgens de stand der techniek verwijderd is. Bij deze beschreven uitvoeringsvorm deelt ClRC-processor 500 hetzelfde 25 geheugen, namelijk DRAM 440, dat andere bedrijfseenheden in de signaaldecodeerder 130 (fig. 1) benaderen voor werking. In dit geval kan de decodeereenheid 123 in het leestoegang-besturingsorgaan 120 volgens de stand der techniek, verwijderd worden.As shown in the drawing, the CIRC-20 processor 500 of the CIRC decoder 123 from the control electronics of the conventional CD-ROM drive differs mainly in that the internal SRAM 124 in the prior art drive has been removed . In this described embodiment, ClRC processor 500 shares the same memory, namely DRAM 440, that other business units in signal decoder 130 (Fig. 1) access for operation. In this case, the decoder 123 in the prior art read access controller 120 can be removed.

30 Net als in het geval van de conventionele CD-ROM-drives zoals die welke is afgebeeld in fig. 1, heeft de uitvoeringsvorm volgens fig. 4 onderscheidende kenmerken. Bij de beschreven uitvoeringsvorm van de uitvinding zijn van de CD-ROM-drive de oorspronkelijk gescheiden CIRC-decodeereenheid 35 123 en RSPC-decodeerder 132 opgenomen in respectievelijk het leestoegang-besturingsorgaan 120 en de signaaldecodeerder i u ü / 4 'L 7 14 130, en delen zij dezelfde RS-decodeermachine 432. Aangezien CIRC- en RSPC-codes in principe RS-codes zijn, kan het delen van dezelfde RS-decodeermachine daardoor de besturingselek-tronica vereenvoudigen.As in the case of the conventional CD-ROM drives such as those shown in Fig. 1, the embodiment of Fig. 4 has distinctive features. In the described embodiment of the invention, of the CD-ROM drive, the originally separated CIRC decoder 35 123 and RSPC decoder 132 are included in the read access controller 120 and the signal decoder 11 / 4'L 7 14 130, respectively, and they share the same RS decoder 432. Since CIRC and RSPC codes are basically RS codes, sharing the same RS decoder can thereby simplify control electronics.

5 Zoals eerder vermeld, als het leestoegang-besturingsor- gaan 120 en de signaaldecodeerder 130 van de CD-ROM-drives volgens de stand der techniek eenvoudig met elkaar geïntegreerd zouden worden en zouden worden uitgevoerd als een enkele iC-chip zonder goede aanpassingen en verbeteringen in 10 ontwerp, dan moet de in de schakelingsconfiguratie volgens fig. 4 gebruikte externe DRAM 440 in staat zijn tot een zeer hoge toegangssnelheid teneinde de vorming van een bottleneck in de gegevensstroom als hierboven vermeld te voorkomen. Om precies te zijn, moet voor de huidige tien keer (10 x) of 15 nog snellere CD-ROM-drives de DRAM 140 met een meer dan 100 procent snellere toegangssnelheid werken om aan de behoefte te voldoen.As mentioned earlier, if the read access controller 120 and the signal decoder 130 of the prior art CD-ROM drives would be simply integrated with each other and implemented as a single IC chip without proper modifications and improvements In 10 design, the external DRAM 440 used in the circuit configuration of Figure 4 must be capable of a very high access speed in order to avoid the bottleneck in the data stream as mentioned above. To be precise, for the current ten times (10x) or 15 even faster CD-ROM drives, the DRAM 140 must operate at a more than 100 percent faster access speed to meet the need.

In tegenstelling daarmee kan bij een voorkeuruitvoe-ringsvorm van de uitvinding de schakeling van fig. 4 gebruik 20 maken van een innovatieve configuratie van zowel de CIRC-processor 500 als de RSPC/EDC-processor 600 ervan om een verlaging van de toegangsfrequentie tot de externe DRAM te verkrijgen. De verlaging van de toegangsfrequentie tot de DRAM-geheugeninrichting kan tot een bepaald niveau redelijk 25 zijn voor CD-ROM-drives met hoog spil-toerental. Bij de innovatieve configuratie volgens de uitvinding kunnen daarvoor DRAM-inrichtingen met normale toegangssnelheden worden gebruikt. De volgende alinea's tonen hoe dit kan worden gerealiseerd.In contrast, in a preferred embodiment of the invention, the circuit of Fig. 4 may use an innovative configuration of both its CIRC processor 500 and its RSPC / EDC processor 600 to reduce the access frequency to the external DRAM available. The reduction of the access frequency to the DRAM memory device may be reasonable up to a certain level for high spindle speed CD-ROM drives. In the innovative configuration according to the invention, DRAM devices with normal access speeds can be used for this. The following paragraphs show how this can be achieved.

30 Fig. 5 toont de schakelingsconf iguratie van de CIRC- processor 500 van de belangrijkste besturingselektronica van de CD-ROM-drive zoals deze is geconstrueerd volgens de voorkeuruitvoeringsvorm van de onderhavige uitvinding. Zoals afgebeeld, worden gegevens bit voor bit naar de CIRC-proces-35 sor 500 verzonden door de EFM-demodulatoreenheid 422. De ontvangen gegevens worden eerst opgeslagen in een C1-buffer 1U 07 427 1 5 501 met de configuratie van 32 x 9 x 3 bits. Deze buffer 501 is verschaft voor het gebruik bij het proces van C1 de-interleaving. Wanneer de serieel ingevoerde gegevens in de C1-buffer 501 wordt geaccumuleerd en een compleet C1-gege-5 vensframe vormt, kunnen de 32 bytes gegevens in het C1-gegevensframe worden gerelayeerd naar de syndroomgenerator 504.FIG. 5 shows the circuit configuration of the CIRC processor 500 of the main control electronics of the CD-ROM drive as constructed according to the preferred embodiment of the present invention. As shown, data is sent bit by bit to the CIRC processor 3500 by the EFM demodulator unit 422. The received data is first stored in a C1 buffer 1U 07 427 1 5 501 with the configuration of 32 x 9 x 3 bits. This buffer 501 is provided for use in the C1 de-interleaving process. When the serially input data in the C1 buffer 501 is accumulated and forms a complete C1 data frame, the 32 bytes of data in the C1 data frame can be relayed to the syndrome generator 504.

Daarna genereert de syndroomgenerator 504 vier syn-droomwaarden SI, S2, S3 en S4 op basis van de verkregen 10 gegevens. Na de ontvangst van deze vier syndroomwaarden, en na bevestiging van de positie van de wisbit van dit specifieke gegevensframe, is de RS-decodeermachine in staat tot het vinden van de locatie van de fout en de desbetreffende foutwaarde. Deze informatie wordt dan gerelayeerd naar de 15 foutcorrector 503 van de CIRC-processor 500. Op basis van door de RS-decodeermachine 432 gerelayeerde gegevens corrigeert de foutcorrector 503 de foutieve gegevens in C1-buffer 501 , en daarna worden de gecorrigeerde gegevens opgeslagen in DRAM 440 voor latere C2 de-interleaving en RS-decodering. 20 Aangezien de diepte van C2 interleaving diep naar beneden tot 108 lagen gaat, die een zeer grote hoeveelheid gegevens vertegenwoordigen, zijn buffers daarom niet geschikt voor bewerking. Daardoor moeten na de resolutie van C1 en voorafgaand aan C2, gegevens nog steeds worden vastge-25 houden in DRAM 440. Anderzijds kan na de C2-resolutie, maar voordat hij wordt uitgevoerd, uitvoerbuffer 502 nog steeds worden gebruikt om gegevens tijdelijk vast te houden, aangezien er alleen twee interleaving-lagen zijn. Dit voorkomt lees-/schrijftoegangen tot de DRAM.Thereafter, the syndrome generator 504 generates four syndrome values S1, S2, S3 and S4 based on the data obtained. After receiving these four syndrome values, and after confirming the position of the erase bit of this particular data frame, the RS decoder is able to find the location of the error and the corresponding error value. This information is then relayed to the error corrector 503 of the CIRC processor 500. Based on data relayed by the RS decoder 432, the error corrector 503 corrects the erroneous data in C1 buffer 501, and then the corrected data is stored in DRAM 440 for later C2 de-interleaving and RS decoding. Since the depth of C2 interleaving goes deep down to 108 layers representing a very large amount of data, buffers are therefore unsuitable for editing. Therefore, after the resolution of C1 and prior to C2, data must still be held in DRAM 440. On the other hand, after the C2 resolution, but before it is executed, output buffer 502 can still be used to temporarily hold data since there are only two interleaving layers. This prevents read / write accesses to the DRAM.

30 Wanneer gegevens de C2-fase van RS-decodering onder gaan, kan de bewerking tot aan de fase waarbij de gegevens naar de RSPC/EDC-processor 600 worden verzonden, als volgt worden beschreven. Allereerst worden C2-gegevens opgezocht uit de externe DRAM 440. Intussen wordt elk gegeven ook in 35 de uitvoerbuffer 502 opgeslagen als tijdelijke opslag. Tegelijkertijd worden ook naar de syndroomgenerator 504 1007427 1 6 gegevens verzonden voor het genereren van de syndroomwaarde, evenals het registreren van de wislocatie, om mogelijk te maken dat de RS-decodeermachine 432 kan verdergaan met zijn decodeerbewerking van de (28, 24) RS-code. Locaties met 5 voorkomende fouten en de waarde van de fout worden teruggezonden naar de foutcorrector 503. Het is dus zo dat niet alle naar de RSPC/EDC-processor 600 verzonden gegeven uit de DRAM hoeft te worden opgezocht; in plaats daarvan kunnen niet-gecorrigeerde gegevens direct uit de gegevensuitvoer-10 buffer 502 worden uitgelezen voor correctie in de foutcorrector 503, en daarna kunnen de gecorrigeerde gegevens naar de RPSC/EDC-processor 600 worden gezonden voor verdere verwerking.When data undergoes the C2 phase of RS decoding, the processing up to the phase of sending the data to the RSPC / EDC processor 600 can be described as follows. First, C2 data is looked up from the external DRAM 440. Meanwhile, each data is also stored in the output buffer 502 as temporary storage. At the same time, data is also sent to the syndrome generator 504 1007427 1 6 to generate the syndrome value, as well as record the erase location, to allow the RS decoder 432 to continue its decoding operation of the (28, 24) RS- code. Locations with 5 errors occurring and the value of the error are returned to the error corrector 503. Thus, it is true that not all data sent to the RSPC / EDC processor 600 needs to be looked up from the DRAM; instead, uncorrected data can be read directly from the data output buffer 502 for correction in the error corrector 503, and then the corrected data can be sent to the RPSC / EDC processor 600 for further processing.

Afmetingen van de opslagruimten van de C1-buffer 501 en 15 de gegevensuitvoerbuffer 502 kunnen worden bepaald op basis van de CIRC-definitie als beschreven in de in fig. 2 afge-beelde IEC 908 standaard. Fig. 2 toont schematisch het procesverloop van het CIRC-decoderingsalgoritme. Zoals kan worden waargenomen, is er één laag voor interleaving tussen 20 gegevensinvoer en C1-decodering, en daarom zijn er twee gegevensframes nodig. Met andere woorden, een complete reeks aan de C1-decodeerder te leveren gegevens kan slechts eenmaal per twee hele gegevensframes verkregen worden. Als een aanvullend gegevensframe wordt toegevoegd voor het bufferen 25 van de invoergegevens voor de EFM-demodulator 422, zal er een totaal van drie gegevensframes zijn, wat een totaal van 32 x 9 x 3 = 864 bytes (,of 32 x 8 x 3) = 768 bytes wanneer de wisbit wordt weggelaten).Dimensions of the storage spaces of the C1 buffer 501 and the data output buffer 502 can be determined based on the CIRC definition as described in the IEC 908 standard shown in Figure 2. Fig. 2 schematically shows the process flow of the CIRC decoding algorithm. As can be seen, there is one layer for interleaving between 20 data input and C1 decoding, therefore two data frames are needed. In other words, a complete set of data to be supplied to the C1 decoder can only be obtained once every two whole data frames. If an additional data frame is added to buffer the input data for the EFM demodulator 422, there will be a total of three data frames, making a total of 32 x 9 x 3 = 864 bytes (, or 32 x 8 x 3) = 768 bytes when the delete bit is omitted).

Net als in het geval van de C1-buffer, zijn er twee 30 interleaving-lagen tussen C2-decodering en uitvoer van gegevens volgens de IEC standaard 908 als beschreven in fig. 2. Met andere woorden, er zijn twee andere gegevensframes voordat één compleet gegevensframe kan worden verkregen voor verwerking in de RSPC/EDC-processor 600. Aangezien de C2-35 decoderingsgegevens echter geregeld kunnen worden, is het niet gelijk aan het geval van de C1-buffer, die de toevoe- 1 0 0 7 A 2 7 17 ging van een extra gegevensframe nodig heeft voor bufferen. Anderzijds moeten alleen de 24 bytes uit te voeren gegevens in de gegevensuitvoerbuffer (de invoergegevens naar de C2-decodeerder omvatten 28 bytes) worden opgeslagen, en daarom 5 kan de omvang van de gegevensuitvoerbuffer worden vastgelegd op 24 x 9 x 3 = 648 bytes.As in the case of the C1 buffer, there are two 30 interleaving layers between C2 decoding and output of data according to the IEC standard 908 as described in Fig. 2. In other words, there are two other data frames before one is complete. data frame can be obtained for processing in the RSPC / EDC processor 600. However, since the C2-35 decoding data can be controlled, it is not the case of the C1 buffer, which adds 1 0 0 7 A 2 7 17 required an additional data frame for buffering. On the other hand, only the 24 bytes of data to be output must be stored in the data output buffer (the input data to the C2 decoder is 28 bytes), and therefore the size of the data output buffer can be fixed at 24 x 9 x 3 = 648 bytes.

Daardoor kan het totale aantal toegangen tot de externe DRAM 440 door de CIRC-processor 500 (op berekeningsbasis van 98 gegevensframes) worden bepaald door: 10 1. het oplossen van C1 en het in DRAM schrijven van het oplossingsresultaat: 98 frames x 28 bytes/frame = 2744 bytes.Therefore, the total number of accesses to the external DRAM 440 by the CIRC processor 500 (based on the calculation of 98 data frames) can be determined by: 1. solving C1 and writing the solution result in DRAM: 98 frames x 28 bytes / frame = 2744 bytes.

2. het uit DRAM opzoeken van gegevens en het uitvoeren van een C2-decodering: 15 98 frames x 28 bytes/frame = 2744 bytes.2. looking up data from DRAM and performing a C2 decoding: 15 98 frames x 28 bytes / frame = 2744 bytes.

Bijgevolg bedraagt het totale aantal toegangen 5488: 2744 + 2744 = 5488.Consequently, the total number of accesses is 5488: 2744 + 2744 = 5488.

Fig. 6 toont de schakelingsconfiguratie van de RSPC/-EDC-processor van de belangrijkste besturingselektronica van 20 de CD-ROM-drive die is geconstrueerd volgens de voorkeuruit— voeringsvorm van de onderhavige uitvinding. Zoals afgebeeld, zal elk van de door de CIRC-processor 500 verzonden gegevens in de RSPC/EDC-processor 600 van fig. 6 gelijktijdig worden verzonden naar twee andere elektronische bedrijfseenheden, 25 en wel P- & Q-syndroomgenerator 601 en de EDC-generator 605, evenals de externe DRAM 440.Fig. 6 shows the circuit configuration of the RSPC / EDC processor of the main control electronics of the CD-ROM drive constructed in accordance with the preferred embodiment of the present invention. As shown, each of the data sent by the CIRC processor 500 in the RSPC / EDC processor 600 of Fig. 6 will be simultaneously sent to two other electronic business units, namely P&Q syndrome generator 601 and the EDC-. generator 605, as well as the external DRAM 440.

In de P- & Q-syndroomgenerator 601 worden de gegenereerde P- & Q-syndroomwaarden opgeslagen in respectievelijk de P-syndroombuffer 603 en de Q-syndroombuffer 602. De 30 opgeslagen syndroomwaarden kunnen worden gebruikt voor het bijwerken van de in deze twee buffers vastgehouden gegevens. Merk op dat de P-syndroombuffer 603 een 43x2x2x2x8-byte buffer is, terwijl de Q-syndroombuffer 602 een 26 x 2 x 2 x 2 x 8-byte buffer is. Anderzijds kan in de EDC-generator 35 605 een corresponderende foutdetectiecode worden gegenereerd in overeenstemming met de ISO/lEC standaard 10149. Vanuit 1 U Ü 7 4 2 7 1 8 het perspectief van deze twee bedrijfseenheden, is de functie van de externe DRAM 440 het dienen als geheugenopslag-ruimte voor gegevens die het uitvoeren van de gegevenscor-rectiebewerking mogelijk maakt. Behalve daarvoor, kan deze 5 DRAM-opslagruimte in de besturingselektronica van de typerende CD-ROM-drives ook worden gebruikt om tevens te voorzien in de cache-ruimte, teneinde de algehele typerende eigenschappen van de gegevensverwerking te verbeteren.In the P & Q syndrome generator 601, the generated P & Q syndrome values are stored in the P syndrome buffer 603 and the Q syndrome buffer 602, respectively. The stored syndrome values can be used to update the retained in these two buffers. data. Note that the P syndrome buffer 603 is a 43x2x2x2x8 byte buffer, while the Q syndrome buffer 602 is a 26 x 2 x 2 x 2 x 8 byte buffer. On the other hand, in the EDC generator 35 605 a corresponding error detection code can be generated in accordance with the ISO / lEC standard 10149. From 1 U Ü 7 4 2 7 1 8 the perspective of these two business units, the function of the external DRAM 440 is serve as a memory storage space for data that allows the data correction operation to be performed. Except for this, this DRAM storage space in the control electronics of the typical CD-ROM drives can also be used to also provide the cache space, in order to improve the overall typical properties of data processing.

Daarna kan de Q-syndroombuffer 602 de als 26 x 2 geor-10 dende Q-syndroomgegevens naar de RS-decodeermachine 432 relayeren, zodat de RS-decodering verder kan gaan. Het gedecodeerde resultaat kan naar de P-syndroom-modificator 604 worden gerelayeerd voor de modificatie van het P-syn-droom. Het gedecodeerde resultaat kan verder worden verzon-15 den naar de foutcorrector 607, waar de in de DRAM 440 opgeslagen gegevens kunnen worden gemodificeerd.Thereafter, the Q syndrome buffer 602 can relay the 26 x 2 ordered Q syndrome data to the RS decoding machine 432, so that the RS decoding can proceed. The decoded result can be relayed to the P syndrome modifier 604 for the modification of the P syndrome dream. The decoded result can be further sent to the error corrector 607 where the data stored in the DRAM 440 can be modified.

Nadat de Q-syndroomwaarde is opgelost en de opgeslagen inhoud van P-syndroombuffer 603 is aangepast, stuurt de P— syndroombuffer 603 het als 43 x 2 geordende P-syndroom naar 20 de RS-decodeermachine 432, waar de RS-code wordt gedecodeerd. Het resultaat van deze decodering wordt dan gerelayeerd naar de EDC-modificator 606, zodat EDC kan worden gemodificeerd. Het gedecodeerde resultaat kan verder worden verzonden naar de foutcorrector 607, waar de in de DRAM 440 25 opgeslagen gegevens kunnen worden gemodificeerd.After the Q syndrome value is resolved and the stored contents of P syndrome buffer 603 are adjusted, the P syndrome buffer 603 sends the P syndrome ordered as 43 x 2 to the RS decoding machine 432, where the RS code is decoded. The result of this decoding is then relayed to the EDC modifier 606 so that EDC can be modified. The decoded result can be further sent to the error corrector 607 where the data stored in the DRAM 440 can be modified.

De afmetingen van de opslagruimte in de Q-syndroombuf-fer 602 en de P-syndroombuf fer 603 kunnen in de eerste plaats worden bepaald op basis van de gegevensopslagruimten die nodig zijn voor het opslaan van twee blokken Q— en P-30 syndroomwaarden. Met andere woorden, wanneer een blok gegevens een decoderingsbewerking ondergaat, is de bufferruimte nog steeds toereikend voor invoer en het bevatten van een ander compleet blok gegevens. Dit is een manier om de continue stroom van gegevens in de pijplijn van het proces te 35 houden. Fig. 3 toont schematisch de opbouw van de P- en Q-subcodes van de CIRC-codering. Volgens fig. 3 bezit de Q- 1 u ü 7 4 2 7 19 syndroomwaarde 26 reeksen van (45, 43) RS-codes voor zowel MSB als LSB, terwijl elke RS-code twee syndroomwaarden bevat, waardoor de geheugenruimte voor de Q-syndroombuffer 602 een geheugenomvang van 1664 bytes heeft: 5 26x2x2x2x8= 1664.The dimensions of the storage space in the Q syndrome buff fer 602 and the P syndrome buff fer 603 can be primarily determined based on the data storage spaces required to store two blocks of Q and P-30 syndrome values. In other words, when a block of data undergoes a decoding operation, the buffer space is still sufficient for input and containing another complete block of data. This is a way of keeping the continuous flow of data in the pipeline of the process. Fig. 3 schematically shows the structure of the P and Q subcodes of the CIRC coding. According to Fig. 3, the Q- 1 u ü 7 4 2 7 19 syndrome value has 26 sets of (45, 43) RS codes for both MSB and LSB, while each RS code contains two syndrome values, thus increasing the memory space for the Q- syndrome buffer 602 has a memory size of 1664 bytes: 5 26x2x2x2x8 = 1664.

Terwijl P-syndroom in een gegevensblok 43 reeksen van (26, 24) RS-codes voor zowel MSB als LSB heeft, bezit elke RS-code twee syndroomwaarden als in het geval van het Q-syndroom, waardoor de geheugenruimte voor de P-syndroombuf-10 fer 603 een geheugenomvang van 2752 bytes heeft: 43x2x2x2x8= 2752.While P syndrome in a data block has 43 sets of (26, 24) RS codes for both MSB and LSB, each RS code has two syndrome values as in the case of Q syndrome, increasing memory space for the P syndrome buffer. -10 fer 603 has a memory size of 2752 bytes: 43x2x2x2x8 = 2752.

Als de P- en Q-syndromen rechtstreeks uit de door de CIRC-processor verzonden gegevens zouden moeten worden geëxtraheerd, of het P-syndroom aan de hand van de uit het 15 Q-syndroom verkregen foutlocatie en foutwaarde direct moeten worden aangepast, moet in de eerste plaats het verband tussen de P- en Q-locaties in elk invoergegeven worden verkregen.If the P and Q syndromes were to be extracted directly from the data sent by the CIRC processor, or if the P syndrome should be directly adjusted using the error location and error value obtained from the 15 Q syndrome, then First, the relationship between the P and Q locations in each entry is obtained.

Onder verwijzing naar fig. 3, stellen we dat n voor het 20 n-^ gegeven in de tekening staat, en dat n voor een geheel getal staat. We stellen dat gegevens van (Np, Mp) staan voor de Mp~de gegevens in de N reeks van de RS van P. Op dezelfde wijze stellen we dat (NQ, MQ) staat voor de Mg-*1® gegevens in de Nq-*1® reeks van RS van Q. Bijgevolg is de verhouding 25 tussen n, (Np, Mp) en (NQ, MQ): als n < 1,117 dan 10 0/ 4 Z 7 20Referring to FIG. 3, we assume that n represents the 20 n data in the drawing, and that n represents an integer. We assume that data of (Np, Mp) represents the Mp ~ the data in the N series of the RS of P. In the same way, we state that (NQ, MQ) represents the Mg- * 1® data in the Nq - * 1® series of RS of Q. Consequently, the ratio 25 between n, (Np, Mp) and (NQ, MQ) is: if n <1.117 then 10 0/4 Z 7 20

Np = n mod 43 'MP= H ^ L43] 5 \Mq = N, μνρ =(MP- A/e)mod26 ^ als n > 1,117 10 dan L, /i — 1,118 „„ ‘ L 26 J (3)Np = n mod 43 'MP = H ^ L43] 5 \ Mq = N, μνρ = (MP- A / e) mod26 ^ if n> 1,117 10 then L, / i - 1,118 "" "L 26 J (3)

Nq = (n - 1,118) mod 26 15Nq = (n - 1,118) mod 26 15

Zo kunnen op basis van uitdrukkingen (1) en (2) de corresponderende (N , Μ ) en (N , Μ ) voor n 1.117 worden bepaald. Verder kan op basis van uitdrukking (3) (N , M ) 20 ook worden bepaald voor n 1.117.For example, based on expressions (1) and (2), the corresponding (N, Μ) and (N, Μ) for n 1,117 can be determined. Furthermore, based on expression (3) (N, M) 20 can also be determined for n 1,117.

Voor de RS-code van P is het syndroom: =Σν,·) 2 c <=*0 25 (4) = 'a< ) i*0 waarbij R de corresponderende gegevens voor (N ,i) 30 zijn.For the RS code of P, the syndrome is: = Σν, ·) 2 c <= * 0 25 (4) = 'a <) i * 0 where R is the corresponding data for (N, i) 30.

Voor de RS-code van Q is het syndroom: 44 =Σ^θΛ 'a( i-0 1ü ü/427 (5) 21For the RS code of Q, the syndrome is: 44 = Σ ^ θΛ 'a (i-0 1ü ü / 427 (5) 21

Op basis van de uitdrukkingen (4) en (5) kunnen de P-en Q-syndromen meteen worden bijgewerkt wanneer elk gegeven door de CIRC-processor 500 naar de RSPC/EDC-processor 600 wordt gezonden.Based on the expressions (4) and (5), the P and Q syndromes can be updated immediately when any data is sent from the CIRC processor 500 to the RSPC / EDC processor 600.

5 Wanneer één reeks RS-codes van Q is opgelost, kan daarna uitdrukking (2) worden gebruikt voor het verkrijgen van de (Np, Mp) die correspondeert met elke gedetecteerde fout, en mogelijk te maken dat de P-syndroom-modificator 604 kan worden gebruikt voor het bijwerken van het corresponde-10 rende syndroom dat in de P-syndroombuffer 603 aanwezig is.When one set of RS codes of Q is resolved, then expression (2) can be used to obtain the (Np, Mp) corresponding to each detected error, and allow the P syndrome modifier 604 to be able to are used to update the corresponding syndrome contained in the P syndrome buffer 603.

Bijvoorbeeld wanneer fout E ontstaat in (NpE, MpE), kan uitdrukking (4) worden gebruikt om het P-syndroom als volgt bij te werken:For example, when error E arises in (NpE, MpE), expression (4) can be used to update P syndrome as follows:

S·, N <- S. M + ES, N <- S. M + E

l*Np£ 15 S9 M <- S9 M + Ε·α(25_ΜΡΕ) 2,Npg 2,Npel * Np £ 15 S9 M <- S9 M + Ε · α (25_ΜΡΕ) 2, Npg 2, Npe

Het werkingsprincipe van EDC-modificator 606 lijkt op dat van de P-syndroom-modif icator. Namelijk, als P of Q één fout oplost, kunnen uitdrukkingen (1) en (2) worden gebruikt om N te verkrijgen, die kunnen worden toegevoegd door MSB of 20 LSB, afhankelijk van het feit welke van de twee bewerkt wordt, om te mappen op de locatie van de EDC, zodat de EDC— waarde overeenkomstig gecorrigeerd kan worden.The mode of action of EDC modifier 606 is similar to that of the P syndrome modifier. Namely, if P or Q solves one error, expressions (1) and (2) can be used to get N, which can be added by MSB or 20 LSB, depending on which of the two is being edited, to map at the location of the EDC so that the EDC value can be corrected accordingly.

Wanneer de hoofdbesturingselektronica voor een CD-ROM-drive die gebruik maakt van de gecombineerde en enkelvoudige 25 DRAM-configuratie volgens de uitvinding als afgebeeld in fig. 4, 5 en 6 wordt geactiveerd, kunnen voor de enkelvoudig werkende eenheid RSPC/EDC-processor 600 de lees-/schrijftoegang in de externe DRAM 440 ervan worden gecategoriseerd in drie typen: 30 Het eerste type geheugentoegang betreft het schrijven van de gegevens van CIRC-processor 500 in de externe DRAM 440. Deze categorie van bedrijf vereist alleen dat de naar de IDE/ATA/SCSI-bus van de CD-ROM-drive te relayeren 2048 bytes gegevens in de DRAM 440 worden geschreven.When the main control electronics for a CD-ROM drive using the combined and single DRAM configuration according to the invention shown in Figs. 4, 5 and 6 are activated, for the single-acting unit, RSPC / EDC processor 600 its read / write access in its external DRAM 440 is categorized into three types: 30 The first type of memory access involves writing the data from CIRC processor 500 into the external DRAM 440. This category of operation only requires that the IDE / ATA / SCSI bus from the CD-ROM drive to relay 2048 bytes of data to be written into the DRAM 440.

35 Het tweede type geheugentoegang betreft het corrigeren van de RS-code-foutgegevens voor de P-subcode. Aangezien 1007427 22 elke (26, 24) RS-code in staat is om één fout te corrigeren, omdat het uitvoeren van de correctie van één foutief gegeven vereist dat zowel de leesbewerking als het schrijven van gecorrigeerde gegevens moet worden gerealiseerd, zijn twee 5 toegangen tot de externe DRAM nodig. In de standaard voor de CD-ROM-drive zit een totaal van 2 x 43 reeksen RS-codes voor de P-subcode, en zal er daarom een totaal van 172 toegangen in het geheugen zijn voor de verwerking van een geheel blok gegevens: 10 2 x 43 = 172.The second type of memory access involves correcting the RS code error data for the P subcode. Since 1007427 22 each (26, 24) RS code is able to correct one error, because performing the correction of one error data requires that both the read operation and the writing of corrected data must be accomplished, two are 5 accesses to the external DRAM. The standard for the CD-ROM drive contains a total of 2 x 43 sets of RS codes for the P subcode, and therefore there will be a total of 172 accesses in memory for processing a whole block of data: 10 2 x 43 = 172.

Het derde type geheugentoegang betreft het corrigeren van de RS-code foutgegevens voor de Q-subcode. Aangezien elke Q een (45, 43) RS-code is die in staat is om één fout te corrigeren, omdat het uitvoeren van de correctie van één 15 foutief gegeven vereist dat zowel de leesbewerking als het schrijven van gecorrigeerde gegevens moet worden gerealiseerd, zijn twee toegangen tot de externe DRAM nodig. Op grond van het feit dat elk blok gegevens een totaal van 2 x 26 reeksen RS-codes voor de Q-subcode bevat, bedraagt het 20 totale aantal toegangen in het geheugen 104: 2 x 26 x 2 = 104.The third type of memory access involves correcting the RS code error data for the Q subcode. Since each Q is a (45, 43) RS code capable of correcting one error, since performing the correction of one 15 error data requires that both the read operation and the writing of corrected data must be accomplished, requires two accesses to the external DRAM. Due to the fact that each block of data contains a total of 2 x 26 sets of RS codes for the Q subcode, the total number of 20 accesses in memory is 104: 2 x 26 x 2 = 104.

Wanneer dus een geheel gegevensblok wordt bekeken, bestaat de sommering van de hierboven beschreven drie typen geheugentoegangsbewerkingen uit het totale aantal toegangen 25 dat moet worden gerealiseerd in de externe DRAM van de RSPC/EDC-processor. Deze sommering bestaat uit 2324 toegangen .Thus, when viewing an entire data block, the summing of the three types of memory access operations described above consists of the total number of accesses to be realized in the external DRAM of the RSPC / EDC processor. This summation consists of 2324 entries.

2048 + 104 + 172 = 2324.2048 + 104 + 172 = 2324.

Voor een compleet gegevensblok leest de interface-30 besturingseenheid 433 2048 bytes gegevens naar de IDE/ATA/SCSI-bus van de CD-ROM-drive.For a complete data block, the interface 30 controller 433 reads 2048 bytes of data to the IDE / ATA / SCSI bus of the CD-ROM drive.

Bij de afgebeelde uitvoeringsvorm van fig. 4 realiseert de CIRC-processor zo een totaal van 5488 toegangen in zijn extern aangesloten DRAM 440. Anderzijds worden door de 35 RSPC/EDC-processor 600 gerealiseerde toegangen tot de DRAM gesommeerd tot 2324. Intussen realiseert de interface-bestu- 1007427 23 ringseenheid ook 2048 toegangen in de DRAM. Daardoor moet een totaal van 9860 toegangen worden gerealiseerd in de DRAM voor de besturingselektronica van de CD-ROM-drive die van de configuratie volgens de uitvinding gebruik maakt: 5 5488 + 2324 + 2048 = 9860.In the illustrated embodiment of Fig. 4, the CIRC processor thus realizes a total of 5,488 accesses in its externally connected DRAM 440. On the other hand, through the RSPC / EDC processor 600 realized accesses to the DRAM are summed to 2324. Meanwhile, the interface - control 1007427 23 ring unit also 2048 accesses in the DRAM. Therefore, a total of 9860 accesses must be realized in the DRAM for the control electronics of the CD-ROM drive using the configuration according to the invention: 5 5488 + 2324 + 2048 = 9860.

In vergelijking is deze totaal-toegangsfrequentie van de besturingselektronica volgens de onderhavige uitvinding veel lager dan die welke nodig is bij de tegenhanger volgens de stand der techniek. Dit vormt een aanzienlijke verbete-10 ring van de specifieke prestaties van het totale systeem. Intussen kan het SRAM-geheugen in de ClRC-decodeerder zoals dit bij de stand der techniek wordt aangetroffen, worden verwijderd, waardoor ook de kosten voor het produceren van de IC-inrichting kunnen worden verlaagd.In comparison, this total access frequency of the control electronics of the present invention is much lower than that required by the prior art counterpart. This represents a significant improvement in the specific performance of the overall system. Meanwhile, the SRAM memory in the ClRC decoder as found in the prior art can be removed, which can also reduce the cost of producing the IC device.

15 De bovenstaande beschrijvende alinea's zijn bedoeld om verscheidene modificaties en soortgelijke ordeningen binnen het wezen en de omvang van de omvang van de bijgevoegde conclusies te beslaan, en waarvan aan de omvang de ruimste interpretatie moet worden gegeven teneinde al die modifica-20 ties en soortgelijke constructies te omvatten.The above descriptive paragraphs are intended to cover various modifications and similar arrangements within the nature and scope of the scope of the appended claims, the scope of which should be given the broadest interpretation in order to cover all such modifications and similar constructions. to include.

- conclusies - 1007427- conclusions - 1007427

Claims

1. Driver circuit arrangement for a CD-ROM digital data storage drive capable of reading data stored on the CD-ROM disc for decoding 5 and transmitting it to a host computer system via a bus interface, which device consists of: a digital signal processor (DSP), which controls the spindle motor of the CD-ROM disc and the laser recording head to read data stored on the surface of the CD-ROM disc, 10 and to receive the signal represents the read data sent by a radio frequency (RF) amplifier; an eight to fourteen (EFM) code demodulator, which receives the data output from the RF amplifier to realize the EFM demodulation to obtain the EFM code; a cross-interleaving Reed-Solomon (CIRC) code processor, which receives the output of the EFM demodulator to realize the decoding of the CIRC code; 20 a Reed-Solomon code decoding machine; a Reed-Solomon product code / error detection and correction (RSPC / EDC) processor, which receives the output from the CIRC processor and the Reed-Solomon code decoding machine to perform error detection and error correction, wherein the 25 Reed-Solomon code decoding machine receives the output of the CIRC processor and the RSPC / EDC processor to realize the decoding of the Reed-Solomon code; and a bus interface controller, which relays the final decoded digital signal obtained in the driver circuit arrangement of the CD-ROM drive to the bus interface for transmission to the host computer system; characterized in that the CIRC processor and the RSPC / EDC processor, together with the bus interface control unit, are directly combined with a working memory device of the CD-ROM drive, providing direct and independent access directly in the memory space of the working memory device.

Control circuit device according to claim 1, characterized in that the working memory device is constituted by a single memory device used as the memory storage space for realizing the decoding and error detection and correction of the processed data.

Control circuit device according to claim 1, characterized in that the working memory device is constituted by a memory device physically located outside the device used as the memory storage space for realizing the decoding and error detection and correction of the processed data.

Control circuit device according to claim 3, characterized in that the working memory device is a DRAM.

Control circuit device according to claim 1, characterized in that the control circuit device is manufactured in a single integrated circuit device.

Control circuit arrangement according to claim 4, characterized in that the control circuit arrangement is manufactured in a single integrated circuit arrangement.

Control circuit arrangement according to claim 1, characterized in that the CD-ROM drive reads CD-ROM discs of the ISO 9660 format.

Control circuit arrangement according to claim 6, characterized in that the CD-ROM drive reads ISO 9660 format CD-ROM discs.

Control circuit arrangement according to claim 1, characterized in that the CD-ROM drive has an IDE bus interface.

Control circuit arrangement according to claim 8, characterized in that the CD-ROM drive has an IDE bus interface 35.

Control circuit arrangement according to claim 1, characterized in that the CD-ROM drive has a SCSI bus interface.

Control circuit arrangement according to claim 8, characterized in that the CD-ROM drive has a SCSI bus interface 5.

13. Driver circuit arrangement for a CD-ROM digital data storage drive capable of reading data stored on the ISO 9660 format CD-ROM disc for decryption and transmission to a host computer system 10 a bus interface, which device consists of a cross-interleaving Reed-Solomon (CIRC) code processor, a Reed-Solomon code decoding machine, a Reed-Solomon product code / error detection and correction (RSPC / EDC) processor, and a bus interface control unit, wherein the CIRC processor and the RSPC / EDC processor are directly combined with each other and are able to directly access the memory space of a working memory device.

Control circuit device according to claim 13, 20, characterized in that the working memory device is a single memory device used as the memory storage space for realizing the decoding and error detection and correction of the processed data.

Control circuit device according to claim 13, 25, characterized in that the working memory device is a memory device physically outside the device used as the memory storage space for realizing the decoding and error detection and correction of the processed data.

Control circuit device according to claim 15, characterized in that the working memory device is a DRAM.

Control circuit device according to claim 13, characterized in that the control circuit device is manufactured in a single integrated circuit device.

Control circuit device according to claim 16, characterized in that the control circuit device is manufactured as a single integrated circuit device.

Control circuit arrangement according to claim 13, characterized in that the CD-ROM drive has an IDE bus interface.

Control circuit arrangement according to claim 13, characterized in that the CD-ROM drive has a SCSI bus interface. 1 0 0 7 4 2 7