MXPA99005874A - Metodo y aparato para adquisicion de datos de video de estandar multiple - Google Patents

Abstract

Se utiliza un codificador para la adquisicíon de datos de video de estándar múltiple con un registro 201 que tiene 24 celdas para almacenar 3 veces 8 bitos de datos.Cada uno de los tres octetos se conectan con dispositivos lógicos con el fin de comparar el contenido de las celdas con códigos de inicio dados. El inicio del registro 202 es el octeto 3, seguido por el octeto 2 y por el octeto 1. Además,se conecta un segundo registro 202 de 8 bitios en paralelo al registro 201.También se alimenta el contenido del octeto 3 a un decodificador 203 hamming (8/4) y del octeto 2 a un decodificador 204 hamming (8/4).Cada salida de decodificador de 4 bitios se alimenta a los 4 bitios asignados del registro 202,respectivamente.

Description

MÉTODO Y APARATO PARA ADQUISICIÓN DE DATOS DE VIDEO DE ESTÁNDAR MÚLTIPLE DESCRIPCIÓN DE LA INVENCIÓN La invención se relaciona con un método y un aparato para adquisición de datos de video de estándar múltiple.

ANTECEDENTES Los transductores o seccionadores de datos de video existentes son capaces de digitalizar señales que entran de diferentes sistemas de video y servicios de datos. Proporcionan datos digitales en serie y una señal de reloj para transferencia sincrónica de datos. Estos datos deben ser buscados para encontrar los códigos de inicio válidos de un servicio específico o de varios servicios en paralelo. Los circuitos convencionales de adquisición de datos de video únicamente buscan la corriente de datos en serie para la presentación de códigos de inicio específicos relacionados con un solo servicio. ?Los procesadores de entrada de video integrados" (SAA5281 de Philips) para más de un servicio se restringen a un sistema de video específico (625 líneas) y utiliza diferentes circuitos de adquisición de un solo estándar en paralelo.

INVENCIÓN Un objetivo de la invención es describir un método para la adquisición de datos de video de estándar múltiple. Este objetivo se obtiene por el método descrito en la reivindicación 1. Un objetivo adicional de la invención es describir un aparato el cual utilice el método de la invención. Este objetivo se obtiene por el aparato descrito en la reivindicación 8. Las modalidades adicionales ventajosas del método y aparato de la invención se describe en las reivindicaciones dependientes respectivas. De acuerdo con la invención para adquisición de datos de video de estándar múltiple, una corriente de datos que entra se carga en una primera memoria y se realiza una búsqueda paralela para diferentes códigos de inicio en los mismos datos contenidos para diferentes servicios y diferentes códigos de entramado, cuando el servicio en la línea de video actual no se especifica y aquellos códigos de inicio que se buscan son intercambiables por configuración. El decodificador es controlado por un microprocesador. Venta osamente, el decodificador puede ser activado o inactivado por el microprocesador vía una señal de activación. Se adapta la frecuencia del reloj del decodificador a la frecuencia de los diferentes códigos de inicio.

Además, un bloque de selección de servicio determina qué clase de código de entramado se busca en base en el número de líneas de una señal de entrada dada, el estándar usado de esa señal de entrada y la disponibilidad de un cierto código en una línea específica de la señal de entrada. Ventajosamente dentro de un intervalo activo de una señal de temporización específica de servicio, generada por un generador de ventana o intervalo de búsqueda a partir de la señal de sincronización horizontal, se exploran hasta 3 octetos por el código de entramado apropiado. En principio, se dedican 3 octetos al código de entramado de una línea que contiene una primera señal SS que contiene 24 elementos en base en 5 MHz. En el caso de una línea que contenga una segunda señal VSP, únicamente se comparan 2 octetos " con el código de inicio que consiste de los 2 octetos basados en 5 MHz. En el caso de una línea que contenga una tercera señal como por ejemplo Cióse Caption, únicamente se compara simultáneamente un octeto a ambos códigos de inicio en base en 1007 kHz . En el caso de una línea que contenga una cuarta señal WST, nuevamente únicamente se debe comparar un octeto con el código de entramado en base 6.9375 MHz, y cuando se detecta el código de inicio durante la ventana de búsqueda activa, la señal activada comienza la transmisión de datos a la memoria intermedia la cual es manejada por un bloque de control de salida.

En el caso de una línea que contenga una segunda señal VPS además de la señal activada, se exporta otra señal a un registro de microprocesador para indicar la recepción de esos datos en una cierta línea. En el caso de una línea que contenga la cuarta WST, se decodifican durante la búsqueda los 2 octetos posteriores al código de entramado de esa cuarta señal WST, y el resultado se carga en paralelo a una segunda memoria, y cuando se detecta el código de entramado de la cuarta señal WST, los datos se transfieren a la memoria intermedia a través de esta memoria. En principio, el aparato de la invención para adquisición de datos de video de estándar múltiple incluye: - un medio para proporcionar códigos de inicio; - un medio para almacenar la corriente de datos que entran; - un medio para comparar los códigos de inicio con las corrientes de datos que entran. Además, el aparato puede incluir medios adicionales para decodificar y almacenar la corriente de datos que entran. Por supuesto, la aplicación de la adquisición digital implementada aquí no sólo se limita a la adquisición de servicios de datos en señales de video. También se puede utilizar en cualquier otro producto de transmisión de señal digital o procesamiento, en donde diferentes servicios de datos ocupan intervalos de tiempo en un canal de transmisión compartido y se pueden presentar determinística o no deter inísticamente .

DIBUJO Las modalidades de la invención se describen con referencia al dibujo anexo, el cual muestra en: la figura 1, un diagrama de bloques de una IC de adquisición digital; la figura 2, un diagrama de bloques del decodificador; la figura 3, un decodificador de bloque de selección de servicio; la figura 4, un generador de ventana de búsqueda; la figura 5, un temporizador de señal para la ventana de búsqueda; la figura 6, un bloque de control de salida; la figura 7, un decodificador Hamming (8/4).

MODALIDADES EJEMPLARES La figura 1 muestra un diagrama de bloques de una IC de adquisición digital. La IC contiene un circuito de temporización, al cual se "alimentan los pulsos de sincronización vertical y horizontal VSYNC, HSYNC y se generan las señales CLAMP, LINE_NO. Contiene además una interfase 101 de enlace común y 12C, una interfase 102 de memoria, un generador de dirección VBI VBI_AG, un transductor o seccionador, un decodificador y una memoria intermedia VBI . La adquisición digital proporciona los datos suministrados en la VBI de las señales de video a un microprocesador. Si se utiliza un transductor digital interno, el transductor explora la CVBS que entra o las señales Y para los datos multiplexados dentro de la corriente de video. Suministra los datos extraídos en un formato similar al que se utilizaría por transductores de teletextos externos. Por lo tanto, el microprocesador puede seleccionar fácilmente a partir de cuál fuente de datos tomará los datos. Pero estos datos que ya están en formato digital también contienen datos de video transducidos o seccionados. Por lo tanto se utiliza un bloque decodificador para detectar datos válidos con respecto al servicio de datos esperado en la realidad, por ejemplo como WST p VPS . Estos datos después pueden ser almacenados en una memoria intermedia VBI que es mapeada en la memoria del microprocesador. El tamaño de la memoria se especifica para que sea lo suficientemente grande para contener los datos de una VBI completa. Por lo tanto, el microprocesador tiene un tiempo aproximado de 19 ms para procesar los datos VBI antes de que se vuelva a llenar la memoria intermedia. Cada línea de video en la VBI tiene una línea de memoria intermedia VBI dedicada. Además, cada línea tiene 2 bitios de registro que indican la calidad de recepción de la línea. Un generador de dirección VBI controla el direccionamiento correcto de las líneas y registros de la memoria intermedia. La figura 2 muestra un diagrama de bloques del decodificador. La parte principal del decodificador es un 5 registro 201 que tiene 24 celdas para almacenar 3 veces 8 bitios de datos. Cada uno de los 3 octetos se conectan con dispositivos lógicos, como se muestra en la figura, con el fin de comparar el contenido de las celdas con códigos de inicio dados. El inicio del registro 202 es el octeto 3, seguido por el octeto 2 y octeto 1. Además, se conecta un segundo registro 202 de 8 bitios en paralelo con el registro 201. El contenido del octeto 3 también se alimenta a un decodificador 203 Hamming (8/4) y del octeto 2 a un decodificador 204 Hamming (8/4). Cada salida decodificador de 4 bitios se alimenta a los 4 bitios asignados del registro 202, respectivamente. El bloque decodificador recibe ya se datos internos o externos y señales de reloj . El decodificador puede ser activado o inactivado por el microprocesador vía la señal DA_ENABLE. La tarea de este bloque es la detección de datos válidos en la corriente de TTD_ACT que entra al explorar la corriente de la presentación de los códigos de entramado. La señal TTD_ACT es procesada con la señal de reloj TTC_N0RM, pero los circuitos están operando con el reloj CLK de sistema de 18 MHz. La frecuencia de reloj es específica para los servicios y toma valores de 6.9375 MHz para World System Teletext WST, 5.0 MHz para Video Program ing System VPS y Wide Screen Signal WSS y 1.007 MHz para Closed-Caption CC y Gem-star. La señal TTC_NORM se deriva directamente de TTC_ACT, la cual se puede invertir con respecto a un transductor conectado externamente de una solución de reserva. De acuerdo con las señales LINE_NO, NORM625 y L16VPS, un bloque se selección determina qué clase de código de entramado se busca. Dentro del intervalo activo de una señal SW de temporización específica de servicio, generada por el generador de ventana de búsqueda para la señal HSYNC, se exploran hasta 3 octetos para el código de entramado apropiado. Estos 3 octetos están dedicados al código de inicio de una línea WSS que contiene 24 elementos en base en 5 MHz la cual es la frecuencia del reloj de datos TTC_NORM en este caso. Cuando se detecta el código de inicio durante la ventana de búsqueda activa, la señal VSD activada (Valid Service Detected, Servicio Válido Detectado) comienza la transmisión de datos a la memoria intermedia VBI la cual es manejada por el bloque de control de salida. En el caso de una línea VSP, únicamente se compararán 2 octetos con el código de inicio que consiste de los 2 octetos VPSSC1 y VPSSC2, en base en 5 MHz. Estos octetos deben de ser el octeto 2 y el octeto 3 para ser capaces de transferir los octetos de datos subsecuentes a la memoria intermedia VBI. Además de la señal VSD, se exporta otra señal VPSD (VPS detectada) a un registro de microprocesador para indicar la recepción de datos VPS en la línea número 16 VBI. En el caso de una línea Closed-Caption o Ge star, únicamente se compara simultáneamente un octeto tanto con los códigos de inicio basados en 1007 kHz. Este octeto debe ser un octeto 3 para ser capaz de transferir los octetos de datos subsecuentes a la memoria intermedia VBI . En el caso de una línea WST, nuevamente únicamente un octeto debe ser comparado con el código de entramado basado en 6.9375 MHz. Los primeros2 octetos de cada línea WST posterior al código de entramado son codificados por Hamming- (8/4) . Debido a este hecho, la comparación del código de entramado se realiza en el octeto 1. Octeto 2 y octeto 3 después son octetos codificados. Por razones de funcionamiento, estos octetos después pueden ser decodificados en hardware y el resultado se carga en paralelo a un FIFO de 8 bitios. Cuando se detecta el código de entramado, los datos WST se transfieren a la memoria intermedia VBI a través de este FIFO.

CÓDIGOS DE ENTRAMADO Y DE INICIO El bloque decodificador preferiblemente no realiza una verificación bifase para los datos VPS y WSS. Todos los elementos de 1 bitio de datos se transfieren a la memoria intermedia VBI.

Debido a las posibilidades de corrección de error extendido, las verificaciones bifase se realizarán en software.

La figura 3 muestra un decodificador de bloque de selección de servicio. El bloque de selección de servicio recibe señales DA_ENABLE, NORM625, Linea-Número LINE_NO y la señal L16VPS de acuerdo con el estándar utilizado. Como señal de salida, el bloque de selección de servicio se mantiene listo en la mayor parte de una señal de WST, VPS, WSS y CC. Por medio del bloque de selección de servicio, el microprocesador puede controlar el tipo de transducción para las líneas de video específicas. Durante operación normal, las señales generadas por el microprocesador DA_ENABLE, NORM625 permanecen sin cambio. Únicamente se puede alterar L16VPS debido a una transducción errónea en la línea 16. Se genera la señal de control LINE_NO por una instancia separada dentro de IC. Durante un VBI, como máximo está activo una señal de WST, VPS, WSS y CC, en base en la línea específica y la norma de video que esté siendo procesada por IC. La figura 4 muestra un generador de ventana de - búsqueda. Su entrada se conecta a la salida del bloque de selección de servicio. El generador de ventana de búsqueda se activa por la señal HSYNC y proporciona una ventana de búsqueda para el servicio seleccionado actual WST, VPS, WSS o CC. La figura 5 muestra la temporización de la ventana de búsqueda generada. Si no se selecciona WST ni VPS, WSS o CC, la señal SW permanece inactiva.

Un entramado válido del código de inicio únicamente se puede detectar durante el intervalo activo de la ventana de búsqueda. El inicio de la ventana de búsqueda depende del retardo de señal del transductor conectado interna o externamente, respectivamente. Por lo tanto, existe una diferencia debido al estado de la selección de fuente de señal. La longitud de ventana de búsqueda resulta de la suma de la variación del tiempo de inicio de los datos especificados y la variación del retardo de señal debido a las condiciones actuales del ecualizador. La posición de ventana de búsqueda óptima es una materia de prueba, las posiciones de ventana td y las duraciones tsw de todos los servicios son configurables vía los registros de enlace común I2C SWS'xx' y SWD'xx', en donde 'xx' se establece para los diferentes servicios. Si se detecta un entramado o código de inicio valido durante la ventana de búsqueda activa, la ventana se restablece con la siguiente transición del reloj de datos TTC_NORM. La figura 6 muestra un bloque de control de salida que controla las señales de salida a la memoria intermedia VBI : El comportamiento de este bloque se especifica por la siguiente tabla de decisión lógica: El comportamiento de este bloque se especifica por la siguiente tabla de decisión lógica: Los datos en la columna TTC_OUT significa que la señal permanece en un nivel lógico "bajo" o permite que el número especificado de tomas TTC-NORM pase a TTC_OUT si OC está activo.

Si OC está inactivo, se permite que pase el número especificado de relojes de sistema (18 MHz) a TTC__OUT. En cada ciclo de transferencia, se escribe la línea completa de memoria intermedia VBI (328 bitios) con el fin de transformar los datos válidos o "0" respectivamente. Mientras tiene lugar esta transferencia, el control de salida no es sensible para cualquier cambio de señal de entrada. Debido a las relaciones de frecuencia para Closed-Caption y Gemstar, cada bitio de datos de una línea Closed-Caption es representada por una serie de 2 bitios en la memoria intermedia VBI (es decir, un "0" resulta en un "00") . Cada bitio de una línea Gemstar está representado por un bitio. Debido a la cantidad de datos en una línea WST, la longitud de la línea de memoria intermedia VBI no debe incrementarse para esto. Se puede utilizar esta "extensión de bitios" para verificación de errores realizadas en software. La figura 7 muestra el bloque decodificador Hamming (8/4) que únicamente contiene lógica combinacional. El comportamiento de este bloque se especifica por las siguientes tablas de decisión lógica.

Además de los 4 bitios de salida de datos, proporciona una señal ACC de aceptación y una señal QUAL la cual es un indicador para la calidad de transmisión. El generador de dirección VBI determina en qué momento deben ser almacenados los datos transducidos de una línea de video. Cada línea de video desde el número 6 hasta el número 23 y desde el número 318 hasta el número 335 tienen un área de 41 octetos dedicada en la memoria intermedia VBI. Además, el estado de la línea recibida en realidad - aceptación y calidad para líneas WST - se almacena para cada línea de memoria VBI. De acuerdo con las entradas de la LINE_NO, la señal LINE_SELECT toma valores entre 0 y 17. Las transiciones de la salida con respecto a los cambios de entrada se retarda debido al procesamiento de datos el cual puede no haberse realizado por completo al final de una línea de video. La salida en realidad cambia con la siguiente ventana de búsqueda activada. Además, el generador realiza el manejo de interrupción.

Claims (10)

REIVINDICACIONES

1. Un método para la adquisición de datos de video de estándar múltiple, caracterizado porque se carga la corriente de datos que entran en una primera memoria, en donde se realiza la búsqueda por diferentes códigos de inicio sobre los mismos datos que contienen códigos de entramado de los diferentes servicios diferentes, cuando el servicio en la línea de video actual no se especifica y en donde los códigos de inicio que se buscan son susceptibles de ser cambiados por configuración.

2. El método de conformidad con la reivindicación 1, caracterizado porque el decodificador puede ser activado o inacti ado por un microprocesador vía una señal de activación.

3. El método de conformidad con la reivindicación 1, caracterizado porque la frecuencia de reloj del decodificador se adapta a la frecuencia de los diferentes códigos de inicio.

4. El método de conformidad con la reivindicación 1, caracterizado porque el bloque de selección de servicio determina qué clase de código de entramado se busca en base en el número de línea de una señal de entrada dada, el estándar utilizado de esta señal de entrada y la disponibilidad de un cierto código en una línea específica de esa señal de entrada.

5. El método de conformidad con la reivindicación 1, caracterizado porque dentro de un intervalo activo de una señal de temporización especifica de servicio, generada por un generador de ventana de búsqueda a partir de una señal de sincronización horizontal, se exploran hasta 3 octetos por el código de entramado apropiado.

6. El método de conformidad con la reivindicación 5, caracterizado porque se dedican 3 octetos al código de entramado de una línea que contiene una primera señal que contiene 24 elementos en base en 5 MHz, en el caso de una línea que contiene una segunda señal, se comparan únicamente 2 octetos del código de inicio que consiste de los 2 octetos basados en 5 MHz, en el caso de una línea que contenga una tercera señal se compara únicamente un octeto simultáneamente para ambos códigos de inicio en base en 1007 kHz, en el caso de una línea que contenga una cuarta señal, nuevamente se debe comparar únicamente un octeto con el código de entramado en base en 6.9375 MHz, y cuando se detecta el código de inicio durante la ventana de búsqueda activa, la señal activada inicia la transmisión de datos a la memoria intermedia la cual es maneja por un bloque de control de salida.

7. El método de conformidad con la reivindicación 6, caracterizado porque en el caso de una línea que contiene la segunda señal además de la señal activada, se exporta otra señal a un registro de microprocesador para indicar la recepción de esos datos en una cierta línea.

8. El método de conformidad con la reivindicación 5 ó 6, caracterizado porque en el caso de una línea que contenga la cuarta señal, se decodifican los 2 octetos posteriores al código de entramado de esa cuarta señal, durante la búsqueda y el resultado se carga en paralelo a una segunda memoria, y cuando se detecta el código de entramado de esa cuarta señal, los datos se transfieren a la memoria intermedia a través de esta memoria.

9. Un aparato para adquisición de datos de video de estándar múltiple, caracterizado porque incluye: - un medio para proporcionar códigos de inicio; - un medio para almacenar una corriente de datos que entra; - un medio para comparar los códigos de inicio con las corrientes de datos que entran.

10. El aparato de conformidad con la reivindicación 9, caracterizado porque incluye un medio adicional para decodificar y almacenar la corriente de datos que entra.