MXPA98004238A - Desmodulador digital - Google Patents

Abstract

Un desmodulador digital que desmodula las señales que han sido moduladas en fase tal como PSK (Manipulación de Desplazamiento de Fase) etc., producida. Un adicionador (46) adiciona un valor de compensación mantenido por una sección de compensación de fase (45) a los datos de diferencia de fase emitidos desde el compensador (43). Un sustrator (47) realiza la detección de retardo mediante la sustracción de los datos de diferencia de fase que son retardados por un periodo de símbolo por medio de un circuito de retardo (44) a partir de los datos de diferencia de fase a los que se agrega el valor de compensación. Por lo tanto, el desmodulador puede recibir y desmodular señales incluso sisu frecuencia no son múltiplos integrales del medidor de tiempo maestro, y puede usarse un oscilador que tiene una frecuencia que no es un múltiplo integral de aquella de las señales de entrada que se va desmodular.

Description

DESMODULADOR DIGITAL CAMPO DE LA INVENCIÓN La presente invención se refiere a un desmodulador digital para desmodular señales que han sido moduladas en fase mediante métodos tales como PSK (Manipulación por Desplazamiento de Fase) .

ANTECEDENTES DE LA INVENCIÓN En años recientes, los dispositivos de comunicación digital han transmitido las señales de información después de modular las señales portadoras utilizando señales de información digital (señales de banda de base) para lograr la transmisión eficiente. Tal modulación ha sido ejecutada utilizando métodos tales como ASK (Manipulación por Desplazamiento de Amplitud) en los que las amplitudes de ias señales portadores son desplazadas con base en señales de banda de base digital (señales de modulación) , FSK (Manipulación por Desplazamiento de Frecuencia) en las que las frecuencias de las ondas portadoras son desplazadas con base las señales de modulación, y QAM (Modulación de Amplitud de Cuadratura) en la cual las amplitudes y las faces de las ondas portadores son cambiadas independientemente con base en las señales de modulación. Estos métodos de modulación digital se usan actualmente en varios sistemas de comunicación móvil. Los desmoduladores digitales en el uso práctico que desmodulan ias señales de información transmitidas de la manera anterior tienen una característica común (no idéntica, sin embargo) en que una señal de banda de base es detectada desde una señal de entrada utilizando una señal de medidor de tiempo que tiene una frecuencia igual a una múltiplo integral de la frecuencia de la señal de entrada. La FIGURA 1 es un diagrama en bloque de un desmodulador digital de la técnica anterior. Este desmodulador digital desmodula las señales que han sido moduladas en fase por QPSK (Manipulación por Desplazamiento de Fase Cuaternaria) . Una señal de radio introducida por medio de una antena es recibida por una unidad de radio (no mostrada) y después enviada a un comparador 12 en un detector de fase 11 como una señal de entrada. Una señal de medidor de tiempo maestra tiene una frecuencia que es fijada como un múltiplo integral de la frecuencia de la señal de entrada. La frecuencia de la señal de medidor de tiempo maestra es dividida por un divisor 13 en el detector de fase 11 y después comparada con una frecuencia de la señal de entrada mediante el comparador 12, el cual emite los datos de diferencia de fase. La frecuencia de la señal de entrada es igual a aquella de la señal de medidor de tiempo maestra dividida. Los datos de diferencia de fase emitidos desde el detector de fase 11 son enviados a un circuito de retardo 14, mediante el cual es retrasado por un periodo de simbolo de información. Los datos de diferencia de fase son enviados también directamente a un sustractor 15, el cual sustrae los datos de diferencia de fase retrasada desde los datos de diferencia de fase original. Los datos resultantes de la sustracción son procesados por una unidad de decisión 17, la cual emite después los datos desmodulados. La unidad de decisión 17 opera con base en la operación de la señal de medidor de tiempo generada por un regenerador de señal de medidor de tiempo 16, el cual genera las señales de medidor de tiempo de operación en sincronización con el periodo de simbolo de información. La FIGURA 2 es un diagrama de tiempo de una señal de entrada no modulada (onda portadora) que va a ser introducida al desmodulador digital y una señal de medidor de tiempo maestra dividida. La señal de entrada es una señal portadora no modulada, es decir, una onda portadora en sí. La señal de medidor de tiempo maestra dividida es dada mediante la división de la frecuencia de una señal de medidor de tiempo maestra, la cual es un múltiplo integral de la frecuencia de la señal de entrada. En esta división, la frecuencia de la señal de medidor de tiempo maestra dividida es igualada a aquella de la señal de entrada . La diferencia de fase entre una señal de entrada y una señal de medidor de tiempo maestra dividida es el valor constante Pd. Cuando una señal de entrada es modulada, la diferencia de fase Pd es desplazada mediante la cantidad de modulación, y la señal de entrada modulada puede ser desmodulada con base en la cantidad de desplazamiento. Sin embargo, cuando la frecuencia de la señal de medidor de tiempo maestra no es un múltiplo integral de la frecuencia de una señal de entrada, la señal de entrada (portadora) no está en sincronización con la señal del medidor de tiempo maestra dividida, como se muestra en la FIGURA 3.

Aqui, la diferencia de fase varia, como se muestra mediante PDl, PD2, PD3 y PD4. Cuando una señal de entrada es modulada, la cantidad de modulación es agregada a esta diferencia de fase variable de manera que es difícil de desmodular la señal de entrada modulada con base en la diferencia de fase como es está . Como se muestra en la técnica anterior previa, los detectores de fase de los desmoduladores digitales en el uso práctico requieren que cada señal de medidor de tiempo maestra tenga una frecuencia que sea un múltiplo integral de la frecuencia de cada señal de entrada.

Con tal configuración, sin embargo, una señal de entrada necesita tener una frecuencia que es un múltiplo integral de la frecuencia de una señal de medidor de tiempo maestra, de otra manera, la señal de entrada no puede ser recibida. Esta configuración también impone restricciones sobre el diseño de dispositivo, ya que un oscilador necesita tener una frecuencia que sea un múltiplo integral de la frecuencia de una señal de entrada que se va a desmodular. Para eliminar esos problemas, la presente invención alienta la provisión de un desmodulador digital que no impone restricciones sobre el diseño del dispositivo, sin importar las frecuencias de las frecuencias de entrada.

BREVE DESCRIPCIÓN DE LA INVENCIÓN El desmodulador digital de la presente invención incluye: una unidad de salida de datos de fase para comparar una señal de entrada modulada en fase con una señal de medidor de tiempo que no está en sincronización con la onda portadora de la señal de entrada, y después imitar los datos de fase que corresponden a la diferencia de fase entre la señal de entrada y la señal de medidor de tiempo; una unidad de retardo para retrasar los datos de fase emitidos desde los medios de salida de datos de fase mediante un periodo predeterminado; una unidad de mantenimiento de valor de compensación para mantener un valor de compensación que corresponde al desplazamiento de fase provocado por la diferencia de frecuencia entre la onda portadora de la señal de entrada y la señal de medidor de tiempo; una unidad de detección de retardo para detectar el tiempo de retardo de los datos de fase desde la unidad de salida de datos de fase, utilizando los datos de fase emitidos desde la unidad de salida de datos de fase, el valor de compensación mantenido por la unidad de mantenimiento de valor de compensación y los datos de fase retrasados por la unidad de retardo mediante el periodo predeterminado; y una unidad de desmodulación para desmodular la señal de entrada con base en los resultados del cálculo del tiempo de retraso. En tal desmodulador digital, la unidad de detección de retraso es capaz de calcular un tiempo de retraso utilizando el valor de compensación mantenido por la unidad de mantenimiento de valor de compensación, de manera que una señal de entrada fuese recibida y desmodulada incluso si su frecuencia no es un múltiplo integral de la frecuencia de una señal de medidor de tiempo maestra. Además, un oscilador que tiene una frecuencia que no es un múltiplo integral de la frecuencia de una señal de entrada para ser desmodulada puede emplearse en este desmodulador digital, permitiendo más libertad en el diseño del dispositivo, sin importar las frecuencia de las señales de entrada.

La unidad de detección de retardo del desmodulador digital incluye una unidad de adición para agregar los datos de fase desde la unidad de salida de datos de fase y el mantenimiento de valor de compensación mediante la unidad de mantenimiento de valor de compensación, y una unidad de sustracción para sustraer los datos de fase retrasados por la unidad de retraso mediante el periodo predeterminado desde la adición que resulta por la unidad de adición. La instalación de la unidad de adición y la unidad de sustracción permite el cálculo del tiempo de retardo utilizando el valor de compensación mantenida por la unidad de mantenimiento de valor de compensación.

BREVE DESCRIPCIÓN DE LOS DIBUJOS Estos y otros objetos, ventajas y características de la invención se volverán evidentes a partir de la siguiente descripción de la misma tomada junto con los dibujos anexos que ilustran una modalidad específica de la invención. En los dibujos: La FIGURA 1 es un diagrama en bloque de un desmodulador digital de la técnica anterior. La FIGURA 2 es un diagrama de tiempo de una señal de entrada no modulada (onda portadora) que se va a introducir al desmodulador digital y una señal de medidor de tiempo maestra dividida . La FIGURA 3 es un diagrama de tiempo de una señal de entrada (portadora) y una señal de medidor de tiempo maestra dividida, donde la frecuencia de la señal de medidor de tiempo maestra no es un múltiplo integral de la frecuencia de la señal de entrada. La FIGURA 4 es un diagrama en bloque de un desmodulador digital de una modalidad de la presente invención. La FIGURA 5 es un diagrama de tiempo de la señal de entrada y otras señales. La FIGURA 6 muestra un resultado del sustracción de un sustractor 47, utilizando las coordenadas P y Q. La FIGURA 7 muestra una modificación del desmodulador digital de la modalidad.

MODALIDADES PREFERIDAS DE LA INVENCIÓN La FIGURA 4 muestra la configuración del desmodulador digital de esta modalidad. Este desrodulador digital desmodula las señales que han sido moduladas en fase por QPSK. Comprende un detector de fase 41, un divisor 42, un comparador 43, un circuito de retardo 44, un compensador de fase 45, un adicionador 46, un sustractor 47, un regenerador de señal de medidor de tiempo 48, y una unidad de decisión 49.

En el detector de fase 41, que incluye el divisor 42 y el comparador 43, la señal de entrada es comparada con la señal de medidor de tiempo maestra dividida y los datos de diferencia de fase son emitidos después. Como en la técnica anterior, la señal de entrada es una señal emitida desde una unidad de radio (no mostrada en la figura) la cual recibe las señales de radio transmitidas por medio de una antena. La señal de entrada tiene una señal de modulación como una diferencia de fase de la señal de entrada. La frecuencia de una señal de medidor de tiempo maestra no es un múltiplo integral de la frecuencia de la señal de entrada y es generada por un oscilador que es independiente del . regenerador de señal de medidor de tiempo 48. El divisor 42 recibe la señal de medidor de tiempo maestra y la divide de manera que la frecuencia de la señal de medidor de tiempo maestra se vuelve igual a la frecuencia de la señal de entrada. El comparador 43 opera de acuerdo con las señales de medidor de tiempo maestras. Compara la señal de entrada con la señal de medidor de tiempo maestra dividida desde el divisor 42 y después emite el desplazamiento de fase de la señal de entrada como los datos de diferencia de fase. Los datos de diferencia de fase contienen una cantidad del desplazamiento de fase que es provocado por la diferencia de frecuencia entre la señal de entrada y la señal dividida, así como la diferencia de fase que corresponde a la cantidad de modulación de la señal de entrada. Tales datos de diferencia de fase son emitidos por el comparador 43 como datos numéricos de 5 bitios que representan 0 hasta 31. El circuito de retardo 44 detiene los datos de diferencia de fase emitidos desde el comparador 43 y los retrasa mediante un periodo de simbo-.o de información. El compensador de diferencia de fase 45 está formado por un registrador y mantiene un valor de compensación de fase que es determinada exclusivamente por la cantidad de un desplazamiento de fase determinado por la diferencia de frecuencia entre una señal de medidor de tiempo maestra dividida y una señal de entrada. La cantidad del desplazamiento de fase en un periodo de símbolo de información está dada por la siguiente fórmula: | frecuencia de onda portadora - frecuencia de señal dividida | cantidad de desplazamiento | ?? | = • • • 2p frecuencia de periodo de símbolo de información Esta cantidad de desplazamiento es convertida en un entero de 5 bitios (0-31) para dar el valor de compensación de fase . El adicionador 46 agrega el valor de compensación de fase mantenido por el compensador de fase 45 a los datos de diferencia de fase emitidos desde el comparador 43 en cada periodo de símbolo de información. EL sustractor 47 sustrae los datos de diferencia de fase más el valor de compensación de fase desde los datos de diferencia de fase retardados por un periodo de símbolo de información por el circuito de retardo 44. La cantidad de fase de una diferencia de fase que corresponde a la cantidad de modulación de cada señal de entrada en un periodo de símbolo de información es de esta forma calculado. El regenerador de señal de medidor de tiempo 48 está formado por un circuito PLL y regenera una señal de medidor de tiempo de operación en sincronización con un periodo de símbolo de información de acuerdo con una señal de entrada. El circuito de retardo 44, el compensador de fase 45, el adicionador 46, el sustractor 47, y la unidad de decisión 49 operan de acuerdo con de la señal de medidor de tiempo de operación regenerada desde el regenerador de señal de medidor de tiempo 48. La unidad de decisión 49 emite los datos desmodulados de acuerdo con el resultado de sustracción del sustractor 47. La siguiente explicación es para la operación del desmodulador digital. Se hace referencia ahora al diagrama de tiempo en la FIGURA 5, la mitad superior de la figura que muestra una señal de entrada, una señal de entrada no modulada, una señal de medidor de tiempo maestra dividida, una diferencia de fase y un valor de compensación. En la mitad inferior de la figura, se muestra un detalle agrandado del diagrama de tiempo. Para facilidades de explicaciór., el borde de inicio de cada señal ha sido alineado, como puede verse -a partir del borde izquierdo del diagrama de tiempo en la mitad superior de la Figura . La primera señal en la parte superior de la figura es una señal de entrada. El ancho de impulso de esta señal de entrada varía dependiendo de la cantidad de modulación. La señal de entrada transporta una señal de modulación que tiene 6 ciclos como un periodo de símbolo de información. La segunda señal desde la parte superior es una señal de entrada no modulada, es decir, la onda portadora de la señal de entrada. La primera señal de entrada tiere un ancho de impulso menor que aquel de la onda portador como un resultado de la modulación. La diferencia de fase entre la onda portadora y la señal de entrada es la cantidad de la modulación causada por la señal de modulación. La segunda señal de entrada (portadora) se muestra aqui para facilidad de la explicación, aunque en la práctica, este tipo de señal no es introducida al desmodulador de esta modalidad. La tercera señal desde la parte superior es una señal obtenida mediante la división de una señal de medidor de tiempo maestra utilizando el divisor 42. El comparador 43 compara esta señal dividida con la señal de entrada y emite la diferencia del tiempo de subida con la diferencia de fase entre la señal dividida y la señal de entrada. Esta diferencia de fase entre la señal de entrada y la señal dividida está indicada como DO, DI, D2, ... en la cuarta linea de la FIGURA 5. La diferencia de fase es emitida por el comparador 43 para cada ciclo de cada señal de entrada. En la mitad inferior de la figura se muestra un detalle agrandado de la señal de entrada, la señal de entrada no modulada, y la señal dividida, junto con una señal de medidor de tiempo maestra donde D5 es emitida como los datos de diferencia de fase. Los datos de diferencia de fase representan la diferencia del tiempo de elevación entre la señal de entrada y la señal de medidor de tiempo maestra dividida, y más específicamente, son los datos numéricos de 5 bitios que muestran el número de ciclos mediante los cuales la diferencia del tiempo de elevación está representada. En esta modalidad, por ejemplo, el comparador 43 contiene un contador (no mostrado en la figura) que opera de acuerdo con las señales de medidor de tiempo maestras y emite los datos de contador "16" como los datos de diferencia de fase. Como puede verse a partir de la figura, tales datos de diferencia de fase incluyen la cantidad de modulación de la señal de entrada y la cantidad del desplazamiento de fase provocada por la diferencia de frecuencia entre la señal de entrada (portadora) y la señal dividida. En este ejemplo, la cantidad de modulación es 10 en tanto que la cantidad del desplazamiento de fase es 6. La quinta línea desde la parte superior muestra que un valor de compensación mantenido ¡.or el compensador de fase 45 es emitido hacia el adicionador 46 en un periodo de símbolo de información (más específicamente, en el último ciclo de un periodo de símbolo de información) . En esta modalidad, "6" es emitido como el valor del desplazamiento de fase provocado por la diferencia de frecuencia entre la señal de entrada (portadora) y la señal dividida. La FIGURA 6 muestra las coordenadas P y Q mediante las cuales el resultado de la sustracción por parte del sustractor 47 está representado, ? es un valor de fase que varia dependiendo de los sistemas de modulación (en el caso de QPSK, ? es 0, ±p/2, o p) . ?? representan la cantidad del desplazamiento de fase provocado por la diferencia de frecuencia entre la señal de entrada (portadora) y la señal dividida. Tal valor de desplazamiento de fase es igual al valor de compensación de fase mantenido por el compensador de fase 45. ?' representa la diferencia de fase que es un resultado emitido por el sustractor 47 en el caso donde ni el compensador de fase 45 ni el adicionador 46 están provistos. Sin el compensador de fase 45 y el adicionador 46, un valor de desplazamiento de fase ? ? es provocado debido a la diferencia de frecuencia entre la señal de entrada (portadora) y la señal dividida. Al proporcionar el compensador de fase 45 y otros, sin embargo, el valor de desplazamiento de fase ?? puede eliminarse, y un valor de fase deseado ?? puede obtenerse. En la explicación anterior, el comparador 43 emite datos numéricos como los datos de diferencia de' fase desde un contador (no mostrado en la figura) de acuerdo con una señal de medidor de tiempo maestra, aunque pueden emplearse otros tipos en tanto que la diferencia de fase entre la señal de entrada y la señal de dividida esté dada. En esta modalidad, se agrega un valor de compensación a los datos de diferencia de fase una vez por periodo de simbolo de información, como se muestra en la diagrama de tiempo en la FIGURA 5, aunque tal valor de compensación puede ser dividido en varias partes que son agregadas después por separado a los datos de diferencia de fase. En esta modalidad, se agrega un valor de compensación a los datos de diferencia de fase que no son retrasados por un periodo de símbolo de información, como se muestra mediante el compensador de fase 45 y el adicionador 46 en la FIGURA 4, aunque la adición no es necesariamente ejecutada ahí. Como se muestra mediante el compensador de fase 71 y el adicionador 72 en la FIGURA 7, por ejemplo, un valor de compensación puede agregarse al resultado de la sustracción mediante el sustractor 47.

Un valor de compensación mantenido por el compensador de fase 45 puede sustraerse desde ios datos de diferencia de fase justo después de que el proceso de retraso del circuito de retardo 44 o desde los datos de diferencia de fase previos. Es decir, un valor de compensación es agregado de manera que un valor para ser introducido a la unidad de decisión 49 es (A - B + x) , en donde A son los datos de diferencia de fase, B son los datos de diferencia de fase retardados por un periodo de símbolo de información, y x es un valor de compensación. Como se ha descrito hasta ahora, el desmodulador digital de la presente invención no impone restricciones sobre el diseño del dispositivo, sin importar las frecuencias de la señales de entrada, debido a que un valor de compensación que corresponde a la diferencia de fase entre la señal de medidor de tiempo maestra dividida y la onda portadora de una señal de entrada se adiciona en sincronización con los periodos de símbolo de información. Como un resultado, la desmodulación puede llevarse acabo incluso si la frecuencia de la señal de medidor de tiempo maestra no es un múltiplo integral de aquella de la señal de entrada. Aunque la presente invención ha sido descrita completamente a manera de ejemplos con referencia a los dibujos anexos, debe observarse que varios cambios y modificaciones serán evidentes para aquellos expertos en la técnica por lo tanto, a menos que tales cambios y modificaciones se aparten del alcance de la presente invención, deben ser considerados como que están incluidos en la misma.

CAMPO INDUSTRIAL EN EL QUE PUEDE UTILIZARSE LA INVENCIÓN El desmodulador digital de la presente invención es efectivo en sistemas de comunicación que usan métodos de modulación digital para desmodular la modulación de fase, con PSK (Manipulación de Desplazamiento de Fase) que es el método más deseable.

Claims (7)

REIVINDICACIONES

1. Un desmodulador digital caracterizado porque comprende : medios de emisión de datos de diferencia de fase para comparar una señal de entrada modulada en fase con una señal de medidor de tiempo que no está en sincronización con el componente de onda portadora de la señal de entrada, y emitir datos de diferencia de fase que corresponden a la diferencia de fase entre la señal de entrada y la señal de medidor de tiempo; medios de retardo para retardar los datos de diferencia de fase emitidos desde los medios de salida de datos de diferencia de fase durante un periodo predeterminado; medios de mantenimiento de valor de compensación para mantener como un valor de compensación un valor fijo que corresponde a un desplazamiento de fase provocado por la diferencia de frecuencia entre el componente de onda portadora y la señal de medidor de tiempo; medios de detección de retardo para detectar un retardo de los datos de diferencia de fase emitidos desde los medios de salida de datos de diferencia de fase que usan los datos de diferencia de fase emitidos por los medios de salida de los datos de diferencia de fase, el valor de compensación mantenido por los medios de mantenimiento de valor de compensación, y los datos de diferencia de fase retardados por los medios de retardo durante el primer periodo predeterminado; y medios de desmodulación para desmodular la señal integral con base en el resultado de la detección de retardo.

2. Un desmodulador digital de conformidad con la reivindicación 1 , caracterizado porque los medios de detección de retardo comprenden: medios de adición para adicionar los datos de diferencia de fase emitidos desde los medios de salida de diferencia de fase y el valor de compensación mantenido por los medios de mantenimiento de valor de compensación; y medios de sustracción para sustraer los datos de diferencia de fase retrasados por los medios de retardo mediante el periodo predeterminado a partir del resultado de la adición mediante los medios de adición,

3. Un desmodulador digital de conformidad con la reivindicación 1, caracterizado porque los medios de detección de retardo comprenden: medios de sustracción para sustraer los datos de diferencia de fase retrasados por los medios de retardo durante el periodo predeterminado desde los datos de diferencia de fase emitidos desde los medios de salida de datos de diferencia de fase; y medios de adición para agregar el resultado de sustracción, y el valor de compensación mantenido por los medios de mantenimiento de valor de compensación.

4. Un desmodulador digital de conformidad con la reivindicación 1, caracterizado porque los medios de detección de retardo comprenden: primeros medios de sustracción para sustraer el valor de compensación mantenido por los medios de mantenimiento de valor de compensación desde los datos de diferencia de fase retardados por los medios de retardo durante el periodo predeterminado; y segundos medios de sustracción para sustraer el resultado de sustracción de los primeros medios de sustracción a partir de los datos de diferencia de fase emitidos por los medios de salida de los datos de diferencia de fase.

5. Un desmodulador digital caracterizado porque comprende : medios de salida de datos de diferencia de fase para comparar una señal de entrada con una señal de medidor de tiempo y emitir los datos de diferencia de fase de la señal de entrada; medios de mantenimiento de valor de compensación para mantener un valor de compensación que corresponde a un desplazamiento de fase provocado por la diferencia de frecuencia entre la señal de entrada y la señal de medidor de tiempo; primeros medios de sustracción para sustraer el valor de compensación mantenido por los medios de mantenimiento de valor de compensación a partir de los datos de diferencia de fase emitidos desde los medios de salida de datos de diferencia de fase; medios de retardo para retrasar los datos de diferencia de fase que son el resultado de la sustracción de los primeros medios de sustracción durante un periodo predeterminado; segundos medios de sustracción para sustraer los datos de diferencia de fase retrrsados por los medios de retardo durante el periodo predeterminado desde los datos de diferencia de fase emitidos desde los medios de salida de datos de fase; y medios de desmodulación para desmodular la señal de entrada con base en el resultado de sustracción de los segundos medios sustracción.

6. Un desmodulador digital de conformidad con una de las reivindicaciones 1 a 5, caracterizado porque los medios de adición y los medios de sustracción ejecutan la adición y la sustracción respectivamente, de acuerdo con una segunda señal de medidor de tiempo que está en sincronización con los periodos de símbolo de información.

7. Un desmodulador digital de conformidad con una de las reivindicaciones 1 a 6, caracterizado porque el periodo de retardo predeterminado provocado por los medios de retraso es el periodo de símbolo de información.