MODULADOR DIGITAL CON COMPENSACIÓN Campo de la invención Esta invención se relaciona en general a moduladores digitales, y más particularmente a un modulador digital para utilizarse con un transmisor lineal. ANTECEDENTES DE LA INVENCIÓN Los esquemas de modulación digital, tal como la manipulación por desplazamiento de fase ( p /4 DQPSK) en cuadratura diferencial p /4 , se utilizan en los transmisores para los sistemas de comunicación inalámbrica de "Comunicaciones Digitales de Norte América" (NADC por sus siglas en inglés) y la "Comunicaciones Digitales
Personales" (PDC por sus siglas en inglés) . Las técnicas de modulación digitales alternativas utilizadas en otros sistemas de comunicación inalámbricos incluyen otras variantes de la modulación de cuadratura-amplitud (QAM por sus siglas en inglés) tal como 64-QAM, 16-QAM, y QPSK. Un modulador convencional p /4 DQPSK incluye un codificador, filtros conformadores de impulso de respuesta de impulso de duración finita (FIR) para señales en cuadratura y en fase
(I/Q)/ y un modulador de cuadratura. Ambos, NADC y PDC utilizan filtros conformadores de impulso de coseno elevado a la raíz cuadrada (SRRC) FIR para limitar la amplitud de banda de la señal transmitida y limitar la interferencia con los canales de frecuencia adyacentes. Desafortunadamente, estos filtros conformadores de impulso FIR también imparten modulación de amplitud sobre la forma de onda transmitida. Esta modulación de amplitud puede caracterizarse por una proporción de energía pico-a-promedio. Las proporciones más altas de energía pico-a-promedio dan como resultado el decremento de la eficiencia del amplificador de energía de frecuencia de radio (RF por sus siglas en inglés) , debido a que el amplificador de energía de RF en el transmisor debe permanecer substancialmente lineal sobre el rango total de la cobertura de la señal. En un dispositivo portátil, el amplificador de energía de RF es una fuente mayor de consumo de energía, y la reducción de la eficiencia tiene un impacto significativo en la vida de la batería. Adicionalmente, el costo de un amplificador lineal se incrementa a medida que se incrementa la energía pico de la señal transmitida Así, existe la necesidad de un modulador digital que produzca una señal modulada con una proporción de energía pico-a-promedio reducida para decrecer ambos, consumo de energía y costo en un transmisor de sistema de comunicación. BREVE DESCRIPCIÓN DE LOS DIBUJOS La figura 1 muestra un diagrama del sistema de bloque de un modulador digital p / 4 DQPSK de la técnica anterior como se implementa en un sistema de comunicación. La figura 2 muestra una constelación de fase de un modulador digital p / DQPSK de la técnica anterior en las entradas a los filtros conformadores de impulso l/Q FIR. La figura 3 muestra un diagrama de bloque de un filtro de respuesta de impulso de duración finita para utilizarse en un modulador digital .t/4 DQPSK de la técnica anterior. La figura 4 muestra un diagrama de bloque de un modulador digital /r/4 DQPSK de la técnica anterior. La figura 5 muestra un diagrama de sistema de bloque de un modulador digital con compensación de amplitud de acuerdo a una modalidad preferida como se implementa en un dispositivo de comunicación. La figura 6 muestra una constelación de fase de un modulador digital /r/4 DQPSK con compensación de amplitud de acuerdo con una modalidad preferida en las entradas de los filtros conformadores de impulso I/Q FIR. La figura 7 muestra un diagrama del sistema de bloque de un modulador digital con compensación de filtro de acuerdo a una modalidad preferida como se implementa en un dispositivo de comunicación. La figura 8 muestra una constelación de fase de un modulador digital /r/4 DQPSK con compensación de filtro de acuerdo a una modalidad preferida en las entradas a los filtros conformadores de impulso I/Q FIR. La figura 9 muestra un diagrama de bloque de un filtro de respuesta de impulso de duración finita para utilizase en un modulador digital /r/4 DQPSK con compensación de acuerdo a una modalidad preferida. La figura 10 muestra un diagrama de bloque de un modulador digital /r/4 DQPSK con compensación de acuerdo a una modalidad preferida. DESCRIPCIÓN DETALLADA DE LAS MODALIDADES PREFERIDAS Un modulador digital con compensación reduce la proporción de energía pico-a-promedio de una señal modulada para permitir un incremento en la eficiencia del amplificador de energía. El modulador también reduce la interferencia de energía del canal adyacente (ACP por sus siglas en inglés) . En el modulador digital con compensación, se envía una corriente de bits digitales a un codificador el cual traduce las secuencias de bit en impulsos digitales I/Q. Un correlacionador de símbolo indica cuando las secuencias de símbolo objetivo entran al codificador. Estas secuencias de símbolo objetivo se han predeterminado para hacer un pico de amplitud excesiva en la señal modulada. Si se encuentra una secuencia de símbolo objetivo, se ajusta utilizando la compensación de amplitud o de filtro. La compensación se implementa al ajustar los coeficientes de los filtros conformadores de impulso I/Q FIR para uno o más símbolo en cada secuencia de símbolo objetivo. Las secuencias de símbolo no-objetivo en la corriente de bits digital no se afecta en gran parte. Los filtros conformadores de impulso I/Q FIR son seguidos por el convertidor digital a analógico I/Q (DAC por sus siglas en inglés) y los filtros de reconstrucción, y junto con los filtros conforman los impulsos I/Q de acuerdo a las especificaciones del sistema de comunicación. Las señales I/Q filtradas se envían entonces a un modulador de cuadratura para la modulación de RF se amplifican, y se transmiten sobre un canal de comunicación. La compensación de secuencias de símbolo objetivo reduce el impacto que la secuencia de símbolo objetivo, tiene sobre la proporción de energía pico-a-promedio. Al reducir el impacto de las secuencias de símbolo objetivo en la proporción de energía pico-a-promedio, la eficiencia del amplificador de energía puede incrementarse y puede extender la vida de la batería de un equipo de comunicación portátil . La figura 1 muestra un diagrama del sistema de bloque de un modulador digital /r/4 DQPSK de una técnica anterior como se implementa en un sistema de comunicación. Una señal de entrada analógica proveniente de un micrófono 105 se procesa a través de un codificador de voz 106 y un codificador de canal 107 dentro del dominio digital. Una corriente de bits digital entra entonces al codificador /r/4 DQPSK 120 el cual convierte secuencias de símbolo de dos bits en impulsos digitales I/Q con manipulación por desplazamiento de fase ±r/4 ó ±3/r/4. Una señal (I) en fase entra a un filtro 164 conformador de impulso FIR que conforma los impulsos digitales que ingresan dentro de las formas de impulso Nyquist tales como un impulso SRRC que tiene a=0.5, el cual es un requerimiento del sistema PDC. La señal de cuadratura (Q) va al filtro 165 conformador de impulso FIR el cual es idéntico al filtro 164 conformador de impulso FIR. Ambas señales I/Q filtradas se procesan además a través de un convertidor digital a analógico I/Q (DAC) y los filtros de reconstrucción 168, 169. A continuación, el modulador de cuadratura de entrada de señales 190 para la modulación sobre una portadora de RF. Un amplificador de energía de RF lineal 195 amplifica la señal modulada, y un duplexor 197 y una antena 199 hacen posible la transmisión de la señal modulada a través de un canal de comunicación inalámbrica. En la porción receptora del sistema de comunicación, la antena 199 recibe una señal modulada desde un dispositivo de comunicación complementario, un duplexor 197 dirige la señal a un receptor de FR 114, un demodulador 116, un decodificador de canal 117, y un codificador de voz 118. Un bocina de audio 119 ejecuta entonces la señal de la banda base proveniente del codificador de voz 118. La figura 2 muestra una constelación de fase de un modulador digital /r/4 DQPSK de una técnica anterior en las entradas a los filtros conformadores de impulso l/Q FIR 164, 165 mostrados en la figura 1.. Existen ocho valores permitidos para la salida del codificador /r/4 DQPSK 120 mostrado en la figura 1. Los valores permitidos caen en el círculo unitario 210 en ángulos que son múltiplos de 45 grados . La figura 3 muestra un diagrama de bloque de un filtro de respuesta al impulso de duración finita para utilizarse en un modulador digital r/4 DQPSK de la técnica anterior. Los filtros de conformación de impulso I/Q FIR 164, 165 mostrados en la figura 1 implementan los filtros FIR los cuales utilizan elementos de demora, escaladores y un sumador para procesar una señal de entrada. Este ejemplo muestra un filtro FIR de treinta y dos derivaciones con sobremuestreo de cuatro veces. El método de sobremuestreo contemplado aquí adiciona tres símbolo cero entre cada símbolo de entrada, comúnmente llamado rellenar con ceros, para crear una señal de entrada al filtro. La señal de entrada se suministra, en la secuencia hacia los elementos de demora 3001-3031. Una señal no demorada se deriva, graduada por un escalador de coeficiente 3501, y se envía al sumador 370. Una primer señal demorada se deriva después del elemento de demora 3001, se gradúa utilizando el escalador de coeficiente 3502, y también se envía al sumador 370. Este procedimiento de demora y graduación ocurre treinta veces más a través del elemento de demora 3002-3031 y de los escaladores de coeficiente 3503-3532. Los escaladores de coeficiente 3501-3532 tienen valores que corresponden a la respuesta de impulso del filtro SRRC deseada, y los valores son simétricos alrededor del centro del filtro. En otras palabras, el valor Al en el escalador de coeficiente 3501 es igual al valor H4 en el escalador de coeficiente 3532, el valor A2 en el escalador de coeficiente 3502 es igual al valor H3 en el escalador de coeficiente 3531, el valor A3 en el escalador de coeficiente 3503 es igual al valor H2 en el escalador de coeficiente 3530, y así, sucesivamente. Así, sólo existen diez y seis únicos coeficientes de filtro. La señal de salida en el sumador 370 representa la espira de la señal de entrada con la respuesta de impulso del filtro. Sin embargo, los filtros FIR, se pueden implementar en otra manera intensiva menos computacional como se muestra en la figura 4. La figura 4 muestra un diagrama de bloque de un modulador digital /r/4 DQPSK de una técnica anterior. Un codificador /r/4 DQPSK 420 toma dos bits de entrada al mismo tiempo a partir de una corriente de bits digital y los convierte a una palabra de manipulación por desplazamiento de fase. Debido a que en /r/4 DQPSK la fase de un símbolo puede ocupar sólo uno de ocho valores como se muestra en la figura 2, una palabra digital de tres bits c[0] c[l] c[2] puede representar la fase del símbolo. Ocho palabras de fase de tres bits se recolectan en un registrador de desplazamiento de tres-por-ocho 461. Las ocho columnas en el registrador de desplazamiento se utilizan para implementar un filtro FIR de treinta y dos derivaciones con sobremuestreo en cuatro ocasiones. En lugar de utilizar un filtro FIR de treinta y dos derivaciones actual como se muestra en la figura 3 para demorar, graduar, y sumar las palabras digitales, una tabla de consulta de memoria de sólo lectura (ROM por sus siglas en inglés) 463 con treinta y dos locaciones y unidades lógicas aritméticas I/Q (ALU por sus siglas en inglés) y acumuladores 466, 467 simulan las funciones de un filtro FIR. A medida que cada una de las ocho palabras provenientes del registrador de desplazamiento 461 ingresan a la tabla de consulta ROM 463, uno de los treinta y dos valores se recupera de la tabla. Cada uno de los treinta y dos valores representa una de las dos posibles magnitudes no-cero de las señales I/Q codificadas /r/4 DQPSK multiplicadas por uno de los únicos diez y seis coeficientes de filtro FIR. La magnitud de una señal codificada es ya sea 0.707, o 1 como se muestra en la figura 2. Debido a que el cero multiplicado por cualquier valor es cero, la tabla de consulta ROM 463 sólo necesita contener productos de 0.707 o 1 multiplicado por cada uno de los posibles valores de los coeficientes de una función de respuesta al impulso de filtro. A medida que cada valor sale de la tabla de consulta ROM 463, se envía ya sea a una ALU en fase y al acumulador 466 o una ALU en cuadratura y al acumulador 467 que realiza la función de sumar en un filtro FIR. La salida de la ALU y los acumuladores se envían a I/Q DAC y a los filtros de reconstrucción 468, 469. Debido al procesamiento de dominio digital, las salidas de la ALU y los acumuladores se benefician de la acción suavizante de los filtros de reconstrucción. Las salidas de DAC y los filtros de reconstrucción 468, 469 van al modulador de cuadratura 490 el cual modula las señales sobre una portadora de RF. Como se estableció previamente, el componente de AM en las señales moduladas crea una alta proporción pico-a-promedio y fuerza a una reducción en la eficiencia del amplificador de la energía. La figura 5 muestra un diagrama del sistema de bloque de un modulador digital con compensación de amplitud de acuerdo a una modalidad preferida como se implementa en un dispositivo de comunicación. El dispositivo de comunicación 500 muestra aquí que es un radioteléfono, sin embargo, otros dispositivos de comunicación pueden implementar un modulador digital con compensación, tal como una televisión, un modulador-demodulador (MODEM) , un paginador, o lo similar. Un modulador digital con compensación de amplitud reduce o incrementa la magnitud de los símbolo en algunas secuencias de símbolo objetivo predeterminadas para reducir la proporción pico-a-promedio. En esta modalidad, el codificador es un codificador /r/4 DQPSK y la compensación se realiza al graduar la magnitud de un símbolo central en secuencias de símbolo objetivo de tres símbolo por 0.8 para reducir la proporción de energía pico-a-promedio de la señal modulada. El escalador puede ser un filtro de todo paso que tiene una ganancia de 0.8. Por supuesto, otros codificadores y otros esquemas de compensación pueden substituirse por los que se muestran en este ejemplo. Un micrófono 505 recibe una señal de audio analógica y el codificador de voz 506 y el codificador de canal 507 convierte esta señal de audio al dominio digital. La corriente de bits digital, ya sea en serie o paralela, ingresa al codificador /r/4 DQPSK 520 el cual convierte dos bits que entran a un tiempo en palabras de manipulación por desplazamiento de fase I/Q, teniendo cada una, uno los ocho posibles valores de fase. Un correlacionador de símbolo 530, de preferencia implementado al utilizar compuertas lógicas, examina una señal de entrada buscando las secuencias de símbolo que causan picos de amplitud excesiva en la cubierta de AM de la forma de onda modulada. Obsérvese que el correlacionador de símbolo puede examinar ya sea la señal enviada al codificador 520 o la señal codificada para las secuencias de símbolo objetivo. Las secuencias de símbolo objetivo se pueden determinar para exceder un umbral de pico de amplitud seleccionada utilizando cálculos o simulaciones u otro método. La longitud mínima de la secuencia de símbolo objetivo es un símbolo y no existe límite superior para la longitud de la secuencia de símbolo objetivo. Sin embargo, a medida que las secuencias de símbolo objetivo se incrementa en longitud, se requiere más hardware para la implementación del correlacionador de símbolo. En este ejemplo las secuencias de símbolo objetivo se eligen para ser tres símbolo en la longitud. Si se detecta una secuencia de símbolo objetivo predeterminada, el correlacionador de símbolo 530 utiliza una línea de control de selección 535 para dirigir la graduación de amplitud de al menos un símbolo en la secuencia de símbolo a través de los amplificadores 534, 537 utilizando los conmutadores 533, 536. En esta modalidad, la magnitud del segundo símbolo en una secuencia de tres símbolo objetivo se reduce a 0.8 de la magnitud original utilizando filtros de todo paso como los amplificadores 534, 537. Se pueden utilizar otros valores de graduación dependiendo de la aplicación. Por ejemplo, en una aplicación a un MODEM, los símbolo de baja magnitud pueden extrapolarse. En otro ejemplo, un sistema de comunicación libre de ruido permitiría graduar un símbolo por 0.5 y menos. Debido a que la amplitud de la señal modulada no porta información de datos en la modulación /r/4 DQPSK, la graduación de una amplitud de símbolo no resulta en la pérdida de información. Si no se detecta una secuencia de símbolo objetivo predeterminada, las palabras de manipulación por desplazamiento de fase I/Q pasan a los filtros conformadores de impulso FIR 564, 565 sin cambiar. A continuación, las señales compuestas I/Q, que se derivan de una mezcla de símbolo compensados y no compensados, pasan a través de DAC y de los filtros de reconstrucción 568, 569 y van al modulador de cuadratura 590 para su modulación de RF. La señal modulada se amplifica utilizando el amplificador de energía de RF 595 y se transmite a través de un canal de comunicación utilizando un duplexor 597 y la antena 599. La compensación de amplitud se provee por los amplificadores 534, 537 y se controla mediante el correlacionador de símbolo 530 que causa una reducción en la proporción de energía pico-a-promedio de la señal modulada en la salida del modulador de cuadratura 590. Así, la eficiencia del amplificador de energía de RF puede incrementarse y los costos del amplificador de energía de RF. pueden disminuir. La porción receptora del dispositivo de comunicación 500 es similar a la porción receptora mostrada en la figura 1. La antena 599 recibe una señal modulada proveniente de un dispositivo de comunicación complementario, y el duplexor 597 dirige la señal a un receptor de RF 514, al demodulador 516, al decodificador de canal 517, al codificador de voz 518, y a la bocina de audio 519. La figura 6 muestra una constelación de fase de un modulador digital /r/4 DQPSK con compensación de amplitud de acuerdo a una modalidad preferida en las entradas para los filtros conformadores de impulso I/Q FIR 564, 565 mostrados en la figura 5. Los ocho valores permitidos en el círculo unitario 610 son exactamente los mismos que los valores mostrados en la figura 2. Los valores del círculo unitario 610 representan señales no compensadas enviadas a los filtros conformadores de impulso FIR 564, 565 mostrados en la figura 5. Las señales de amplitud compensada provenientes de los amplificadores 534, 537 se muestran en la figura 5, por otro lado, caen en el círculo 620 el cual tiene un radio de 0.8 que corresponde al valor de graduación de los amplificadores. La figura 7 muestra un diagrama del sistema de bloque de un modulador digital con compensación de filtro de acuerdo a una modalidad preferida como se implementa en un dispositivo de comunicación. De nuevo, el dispositivo de comunicación 700 es un radioteléfono pero puede ser una televisión, un MODEM, un paginador, o lo similar. En lugar de impartir compensación de amplitud a uno o más símbolo en una secuencia de símbolo objetivo como se muestra en la figura 5, un modulador digital con compensación de filtro filtra uno o más símbolo en una secuencia de símbolo objetivo para reducir la proporción de energía pico-a-promedio de la señal modulada. Es este ejemplo, el codificador es un codificador /r/4 DQPSK y la compensación se implementa al filtrar con paso bajo un símbolo central en tres secuencias de símbolo objetivo símbolo. Por supuesto, otros codificadores y otros esquemas para filtración se pueden substituir por unos mostrados en este ejemplo. Un codificador de voz 706 y un codificador de canal 707 convierten una señal de audio analógica proveniente de un micrófono 705 a una señal digital. La señal digital se envía a un codificador /r/4 DQPSK 720 ya sea en serie o en paralelo. El codificador /r/4 DQPSK 720 toma dos bits al mismo tiempo provenientes de la corriente de bits de entrada y los convierte en una corriente de impulsos que tienen una manipulación por desplazamiento de fase similar al codificador descrito previamente. Un correlacionador de símbolo 730, implementado preferentemente utilizando compuertas lógicas, analiza una o más palabras digitales de dos bits de entrada, ya sea de la entrada al codificador 720 o de la señal codificada, y reconoce las secuencias de símbolo objetivo. Las secuencias de símbolo objetivo, representan secuencias que han sido predeterminadas para producir picos de amplitud excesiva en la cubierta de AM de la forma de onda modulada. En este ejemplo, el correlacionador de símbolo busca ciertas tres secuencias de símbolo objetivo símbolo que contribuyan a la proporción de energía pico-a-promedio en la señal modulada. La salida del correlacionador 730 a través de la línea de control de selección 735 controla los conmutadores 733, 736. Si el correlacionador 730 detecta una secuencia de símbolo objetivo predeterminada, los conmutadores conectan la salida del codificador 720 a los filtros de compensación de paso bajo I/Q (LPFs) 734, 737. La compensación que filtra uno o más símbolo en la secuencia de símbolo objetivo reduce el valor de pico de la señal de manipulación por desplazamiento de fase y también reduce así el valor pico de la forma de onda de RF modulada. Obsérvese que la fase del símbolo objetivado se puede distorsionar así como la amplitud. También, otros símbolo en la secuencia de símbolo objetivo se afectarían mediante el filtrado por compensación. Por supuesto, la amplitud de banda, los polos, y la ganancia de los filtros de compensación se pueden adaptar a cada aplicación. Si la secuencia de símbolo objetivo no se detecta mediante el correlacionador 730, la salida del codificador 720 pasa simplemente a través de los elementos de demora I/Q 738, 739, los cuales tienen la misma demora como LPFs 734, 737, para sincronizar las señales a las entradas de los filtros conformadores de impulso I/Q FIR 764, 765. A continuación, las señales compuestas I/Q, derivadas de una mezcla de símbolo compensados y no compensados, pasan a través de DAC y de los filtros de reconstrucción 768, 769 y van al modulador de cuadratura 790, al amplificador de energía de RF 795, al duplexor 797, y a la antena 799 para su transmisión a través de un canal de comunicación. La compensación de filtro proporcionada mediante los filtros de compensación de paso bajo 734, 737 y controladas por el correlacionador de símbolo 730 causa una reducción en la proporción de energía pico-a-promedio de la señal modulada a la salida del modulador de cuadratura 790. Así, el amplificador de energía de RF incrementa la eficiencia y puede disminuir el costo. La porción receptora del dispositivo de comunicación 700 es similar a la porción receptora mostrada en la figura 1. La antena 799 recibe una señal modulada proveniente de un dispositivo de comunicación complementario, y un duplexor 797 dirige la señal al receptor de RF 714, al demodulador 716, al decodificador de canal 717, al codificador de voz 718, y a la bocina de audio 719. La figura 8 muestra una constelación de fase de un modulador digital /r/4 DQPSK con compensación de filtro de acuerdo a una modalidad preferida en las entradas a los filtros conformadores de impulso I/Q FIR 764, 765 mostrados en la figura 7. Esta constelación de fase muestra la ligera distorsión de fase y amplitud causadas por la compensación de filtro. Existe una multitud de valores permitidos centrados en el círculo unitario 810 alrededor de los ocho valores permitidos (no compensados) mostrados en la figura 2. Los filtros de compensación I/Q 734, 737 mostrados en la figura 7 se eligen para evitar la distorsión excesiva de fase o amplitud a fin de que la desviación de los valores no compensados, ideales, referidos como la magnitud de vector de error (EVM) , nunca excede las especificaciones del sistema. La figura 9 muestra un diagrama de bloque de un filtro de respuesta de impulso de duración finita para utilizarse en un modulador digital /r/4 DQPSK con compensación de acuerdo a una modalidad preferida. Un filtro único FIR en fase puede implementar la compensación de amplitud conmutada y las funciones conformadoras de impulso del conmutador 533, del amplificador de compensación 534, y del filtro conformador de impulso FIR 564 mostrados en la figura 5. Un filtro FIR de cuadratura puede implementar la compensación de amplitud conmutada y las funciones conformadoras de impuso del conmutador 536, del amplificador de compensación 537, y del filtro conformador de impulso FIR 565. Alternativamente, un filtro FIR en fase puede implementar el filtro de compensación conmutado y las funciones conformadoras de impulso del conmutador 733, del filtro de compensación 734, el elemento de demora 738, y del filtro conformador de impulso FIR 764 mostrados en la figura 7, y un filtro FIR de cuadratura puede implementar el filtro de compensación conmutada y las funciones conformadoras de impulso del conmutador 736, del filtro de compensación 737, del elemento de demora 739, y del filtro conformador de impulso FIR 765. Este ejemplo muestra un filtro FIR de treinta y dos derivaciones con sobremuestreo en cuatro ocasiones para una trayectoria de señal no compensada y una trayectoria de señal compensada a través de conmutadores, dispositivos de compensación (ya sea la compensación de filtro o amplitud) , y de los filtros conformadores de impulso FIR. Se suministra una señal de entrada, en secuencia, para los elementos de demora 9001-9031. Se deriva, una señal no demorada dirigida a través del circuito 9301, y se envía al sumador 970. Una primer señal demorada se deriva después al elemento de demora 9001, dirigida a través del circuito 9302, y también se envía al sumador 970. Este procedimiento de demora y graduación sucede treinta veces más a través de los elementos de demora 9002-9031 y los circuitos 9303-9332 para crear una señal compuesta en la salida del sumador 970. Cada uno de los circuitos 9301-9332 contiene al menos dos escaladores de coeficientes y un mecanismo de selección que se controla mediante el bus de control 990. Concentrando sobre el circuito 9301 como un ejemplo un primer escalador de coeficiente 9501 contiene un valor All que representa un coeficiente de filtro no compensado similar al valor Al mostrado en la figura 3. El circuito 9301 también contiene un segundo escalador de coeficiente 9601, el cual contiene un valor A12 que representa un coeficiente de filtro compensado (ya sea la compensación de la amplitud o compensación de filtro) . Un mecanismo de selección 9401, tal como un conmutador de dos polos controlado mediante un bus de control 990, dirige qué valor graduado se envía al sumador 970. La salida del sumador 970 es una señal compuesta que incorpora ambos coeficientes de filtro compensado y no compensado. Aunque el mecanismo de selección 9401 se muestra en la salida del par de escaladores de coeficiente 9501, 9601 para seleccionar una de las dos señales graduadas, el mecanismo de selección se puede mover alternativamente a la entrada del par de escaladores de coeficiente para determinar cual escalador de coeficiente recibe una entrada proveniente de la línea de demora en donde las salidas de ambos escaladores se puede enviar al sumador 970, o como otra alternativa dos conmutadores se pueden utilizar cuando uno se encuentra a la entrada del par de escaladores de coeficientes y otro se encuentra en la salida del par de escaladores de coeficiente. El circuito 9301 puede implementarse en una variedad de otras formas para proporcionar al sumador 970 con ya sea un coeficiente de filtro compensado o no compensado graduado mediante la señal de línea de demora. También, con el sobremuestreo en cuatro ocasiones implementado al usar el rellenado con ceros, cada conjunto de cuatro mecanismos de selección 9401-9404, 9405-9408,..., 9425-9428, 9429-9432 en los conjuntos de cuatro circuitos 9301-9304, 9305-9308,..., 9325-9328, 9329-9332 se pueden controlar juntos. Los escaladores de coeficientes 9501-9532 tienen valores que corresponden a la respuesta de impulso no compensada deseada de un filtro; los coeficientes escaladores 9601-9632 tienen valores que corresponden a la respuesta de impulso compensada deseada de un filtro. Treinta y dos señales de control en el bus de control 990 controla independientemente cada mecanismo de selección 9401-9432 a fin de que cada bit se conecte consistentemente a ya sea los escaladores de coeficiente no compensados 9501-9532 a medida que se propaga a través del filtro o de los escaladores de coeficiente no compensados 9601-9632 a medida que se propaga a través del filtro. Este filtro muestra una forma para intercalar al mismo tiempo dos filtros FIR convencionales (uno no compensado, uno compensado) . Sin embargo este filtro FIR intercalado de tiempo, puede implementarse en otra, forma menos computacionalmente intensiva como se muestra en la figura 10. La figura 10 muestra un diagrama de bloque de un modulador digital /r/4 DQPSK con compensación 1000 de acuerdo a una modalidad preferida. Un codificador /r/4 DQPSK 1020 toma dos bits de entrada a la vez y los convierte en una palabra de manipulación por desplazamiento de fase que tiene tres bits c[0], c.l], c[2], los cuales definen uno de los ocho ángulos mostrados en la figura 6 o la figura 8. La corriente de bits de entrada puede ser ya sea en serie o paralela. El correlacionador de símbolo 1030 inspecciona a los bits que entran para las secuencias de símbolo objetivo predeterminadas. Si una secuencia de símbolo objetivo encuentra, un bit de salida s[0] proveniente del correlacionador de símbolo 1030 cambia el estado, el cual indica que un símbolo particular debe compensarse. La compensación puede ser ya sea, compensación de amplitud o compensación de filtro. Ocho palabras de fase de tres bits se recolectan en un registrador de desplazamiento de tres-por-ocho 1061 y ocho bits de compensación se recolectan en un registrador de desplazamiento de uno-por-ocho 1031. Las ocho columnas en el registrador de desplazamiento se utilizan para implementar un filtro FIR de treinta y dos derivaciones con sobremuestreo en cuatro ocasiones. En lugar de utilizar un filtro FIR actual como el mostrado en la figura 9 para demorar, graduar, y sumar las palabras digitales, lo cual es computacionalmente intensivo, una tabla de consulta ROM 1063 con sesenta y cuatro locaciones y una unidad lógica aritmética I/Q (ALU) y los acumuladores 1066, 1067, simulan las funciones de un filtro FIR.
A medida que cada una de las ocho palabras provenientes del registrador de desplazamiento entra a la tabla de consulta ROM 1063, uno de los sesenta y cuatro valores se recupera de la tabla. Treinta y dos de las locaciones son las mismas que las treinta y dos locaciones de la tabla de consulta 463 mostrada en la figura 4; sin embargo, unas treinta y dos locaciones adicionales representan cada una de las dos posibles magnitudes de fase no-cero posibles multiplicadas por diez y seis coeficientes adicionales que implementan la conformación de impulso con la compensación. A medida que cada término graduado sale de la tabla de consulta ROM 1063, se envía ya sea a una ALU en fase y un acumulador 1066 o a una ALU de cuadratura y a un acumulador 1067 los cuales realizan la función de suma de un filtro FIR. La salida de la ALU y los acumuladores
1066, 1067 se envía al DAC I/Q y a los filtros antialias
(supresión de señal espúrea) 1068, 1069. Las señales se envían entonces al modulador de cuadratura 1090 para su modulación sobre una portadora DRF. La salida del modulador de cuadratura 1090 tiene componentes de AM reducidos en la señal modulada la cual crea una proporción inferior de pico-a-promedio y permite incrementar la eficiencia del amplificar energía. Adicionalmente, la compensación de LPF reduce generalmente la ACP, sin embargo, la compensación de amplitud no reduce necesariamente la ACP. Obsérvese que la implementación de la compensación de acuerdo a las modalidades preferidas requiere hardware adicional mínimo. El EVM de la señal se incrementa generalmente mediante la compensación, sin embargo la compensación de amplitud afecta al EVM más adversamente que la compensación al LPF. Sin embargo la selección juiciosa de los coeficientes de compensación para la tabla de consulta ROM 1063, puede asegurar que el EVM del sistema no excede las especificaciones del sistema. También, el modulador digital puede expandirse para implementar múltiples niveles de compensación. Por ejemplo, los escaladores de coeficientes adicionales pueden agregarse a cada circuito 9301-9332 mostrados en la figura 9 con un conmutador de polo-N que selecciona entre las salidas de los escaladores de coeficiente no compensados, los escaladores de coeficiente de compensación-1, los escaladores de coeficiente de compensación-2, ... , y los escaladores de coeficiente de compensación-N a medida que se dirigen al bus de control 990. Así, un modulador digital con compensación conserva los beneficios de unos moduladores digitales convencionales mientras hace posible la reducción del tamaño y consumo de energía del transmisor y mejora las características de energía del canal adyacente. Aunque los componentes y funciones específicos del modulador digital con compensación se describen arriba, se pueden emplear algunas o adicionales funciones menores por alguien experimentado en la técnica dentro del verdadero espíritu y alcance de la presente invención. La invención debe limitarse sólo por las reivindicaciones anexas.