MXPA06011264A - Transmision de television digital con estructura de flujo dual y metodo para su recepcion usando el hibrido de e-8vsb, e-4vsb y p-2vsb. - Google Patents

Abstract

Se proporcionan un transmisor y un receptor de Television Digital (DTV) de Banda Lateral Residual (VSB) basados en el A/53 del Comite de Sistema de Television Avanzado (ATSC) y un metodo para los mismos. La presente invencion proporciona un transmisor y un receptor DTV de 8-VSB que puede mejorar el funcionamiento de la recepcion del receptor mediante transmitir y recibir los datos robustos mezclados con P-2VSB, E-4VSB y/o E-8VSB. El transmisor DTV incluye un medio de entrada para recibir un flujo de datos de video digitales incluyendo los datos normales y los datos robustos, un medio de codificacion para codificar el flujo de datos de video digitales y un medio de transmision para modular y transmitir una senal de salida de los medios de codificacion, en donde los medios de codificacion realizan la codificacion trellis de los datos robustos mediante mezclar y usar una pluralidad de metodos.

Description

Esto es, de conformidad con los estándares ATSC, el aíeatorizador de datos 101 realiza el XOR en los bits de datos de carga útil y una pseudo secuencia binaria aleatoria (PRBS) teniendo una longitud máxima de 16 bits, que se inicia en un campo inicial de un campo de datos.

En el codificador RS 130 que recibe los datos aleatorizados egresados, los datos que tienen un total de 207 bits se generan para cada segmento de datos mediante agregar bits de paridad 20 RS para el FEC para los 187 bits.

La aleatorización y el FEC no se realizan en bits sincronizados correspondientes a una señal sincronizada del segmento entre los datos de paquete ingresados.

Subsecuentemente, los paquetes de datos incluidos en los segmentos consecutivos de cada campo se intercalan en un intercalador de datos 105 y los paquetes de datos intercalados se intercalan de nuevo y se codifican en un codificador trellis 107. El codificador trellis 107 genera un flujo de un símbolo de datos expresado en tres bits mediante usar dos bits ingresados. Un bit de los dos bits ingresados se pre-codifica y el otro bit es trellis codificado de 4 estados en dos bits. Los tres bits finalmente se mapean a un símbolo de 8 niveles. El codificador trellis 107 incluye 12 codificadores y precodificadores trellis paralelos para generar 12 secuencias de datos codificados/intercalados.

El símbolo de 8-niveles se combina en un multiplexor (MUX) 109 con secuencias de bits de sincronización de campo y segmento 117 de una unidad de sincronización (no mostrada) para formar un recuadro de daros de transmisión. Subsecuentemente, una señal de piloto se agrega en un agregador de piloto 1 1 1 . Los flujos de símbolo corren a través de la modulación del portador suprimido VSB en un modulador VSB 1 13. Un flujo de símbolo 8-VSB de una banda base se convierte finalmente en una señal de frecuencia de radio (RF) en un convertidor RF 1 15 y posteriormente se transmite.

La Figura 2 es un diagrama de bloque que describe un receptor DTV convencional 200. Como se ilustra, un canal para la señal RF transmitida desde el transmisor 100 se selecciona en un sintonizador 201 del receptor 200. Entonces, la señal RF corre a través de la frecuencia intermedia (IF) filtrándose en un filtro IF y detector 203 y se detecta una frecuencia sincronizada. Un bloque de recuperación cronometrada y sincronizada (sinc) 215 detecta una señal sincronizada y recupera una señal de reloj.

Subsecuentemente, una señal de interferencia del Comité de Sistemas de Televisión Nacional (NTSC) se remueve de la señal a través de un filtro de combo en un filtro NTSC 205 y se ecualiza y se rastrea en fase en un ecualizador y rastreador de fase 207.

Un símbolo de datos codificado removido de la interferencia pluridireccional corre a través de la decodificación trellis en un decodificador trellis 209. El símbolo de datos decodificado sé desintercala en un des-intercalador de datos 211. Subsecuentemente, el símbolo de datos sé RS decodificó en un decodificador RS 213 y sé des-aleatorizó en un des-aleatorizador de datos 217. De está forma, el paquete de datos compatibles MPEG transmitido desde el transmisor 100 puede restaurarse.

La Figura 3 es un diagrama que ilustra un recuadro de datos de transmisión intercambiados entre el transmisor de la Figura 1 y el receptor de la Figura 2. Como se ilustra en el dibujo, un recuadro de datos de transmisión incluye dos campos de datos y cada campo de datos se forma de 313 segmentos de datos.

El primer segmento de datos de cada campo de datos es una señal sincronizada, es decir, una señal sincronizada de campo de datos, que incluye una secuencia de datos de regulación usados en el receptor 200. Los otros segmentos de datos 312 incluyen un paquete de transporte de 188-bits y los datos de 20 bits para el FEC individualmente. Cada segmento de datos se forma de los datos incluidos en una pareja de paquetes de transmisión debido a la intercalación de los datos. En otras palabras, los datos de cada segmento de datos corresponden a varios paquetes de transmisión.

Cada segmento de datos se forma de 832 símbolo. Los primeros cuatro símbolo son binarios y proporcionan sincronización de segmentos de datos. Una señal sincronizada de segmento de datos corresponde a un bite sincronizado, que es el primer bite entre los 188 bits del paquete de datos MPEG compatible. Los otros 828 símbolos corresponden a los 187 bits del paquete de datos MPEG compatible y los 20 bits para FEC. Los símbolos 828 se transmiten en la forma de una señal de 8 niveles y cada símbolo se expresa en tres bits. Por lo tanto, 2,484 bits (= 828 símbolos x 3 bits/símbolo) se transmiten por cada segmento de datos.

Sin embargo, las señales de transmisión de un transmisor-receptor convencional de 8 VSB se distorsionan en los ambientes de canal móvil e internos debido al canal variable y el fenómeno pluridireccional y esto degrada el funcionamiento de recepción del receptor.

En otras palabras, los datos transmitidos se afectan por varios factores de distorsión de canal. Los factores de distorsión de canal incluyen un fenómeno pluridireccional, el desajuste de frecuencia, la inestabilidad de imagen de fase y los similares. Para compensar la distorsión de canal causada por los factores de distorsión de canal, una secuencia de datos de regulación se transmite cada 24.2 ms, pero un cambio en las características pluridireccionales y la interferencia Doppler existe incluso en el intervalo de tiempo de 24.2 ms en el que las secuencias de datos de regulación se transmiten. Dado que un ecualizador del receptor no tiene una rápida velocidad de convergencia suficiente para compensar la distorsión de las señales de recepción, las cuales ocurren por el cambio en las características pluridireccionales y la interferencia Doppler, el receptor no puede realizar la ecualización precisamente.

Por esta razón, el funcionamiento. de recepción del programa de transmisión de la transmisión DTV 8-VSB es menor que el de un transmisor análogo y la recepción es imposible en un receptor móvil. Incluso si la recepción es posible, existe un problema que una proporción de señal a ruido (SNR) satisfaga el incremento de Inicio de Visibilidad (TOV).

Para resolver estos problemas, las Publicaciones Internacionales Nos. WO 02/080559 y WO 02/100026 y la Publicación de Patente Norteamericana No. US2002/019470 describe la tecnología para transmitir los datos robustos a cualquiera de los símbolos de 4 niveles, es decir, {- 7, -5, 5, 7} ó {-7, -3, 3,7}, la tecnología de los cuales se referirán como P-2VSB. Dado que los símbolos a los cuales los datos robustos se mapean son limitados en la tecnología convencional, existe un problema que la energía promedio de los símbolos correspondientes a los datos robustos se incrementa comparada con el método 8-VSB convencional. En otras palabras, cuando los datos robustos se transmiten a cualquiera de uno de los símbolos de los cuatro niveles {-7, -5, 5, 7}, la energía promedio del símbolo es 37 energía/símbolo o si los datos robustos se transmiten a cualquiera de uno de los símbolos de los cuatro símbolos {-7, -3, 3, 7}, la energía promedio del símbolo es 29 energía/símbolo, que significa que la energía promedio del símbolo corresponde a los datos robustos, se incrementa comparada con el método 8-VSB convencional. El incremento en la energía promedio del símbolo conduce al incremento en la energía promedio completa. Cuando las señales se transmiten con una energía de transmisión limitada, que es verdad en la mayoría de los casos, la energía de transmisión de los datos normales se reduce relativamente comparado con el método 8-VSB convencional, además existe un problema que los datos normales no tienen funcionamiento de recepción más pobre que el método 8-VSB convencional en el mismo ambiente del canal.

Dado que el problema llega a ser más serio cuando el radio de los datos robustos mezclados con los datos normales se incrementa, el SNR que satisface el TOV se incrementa. Por consiguiente, el funcionamiento de la recepción se degrada, incluso aunque el ambiente de canal es fino y es común que la compatibilidad de retraso no pueda proporcionarse para un receptor 8-VSB.

También, la Solicitud de Patente Coreana No. 2003-0000512 describe una tecnología para transmitir los datos robustos a cualquiera de uno de los símbolos de cuatro niveles {-7, -1 , 3, 5} ó {-5, -3, 1 , 7}, que se referirán como E-4VSB de aquí en adelante.

El método E-4VSB no tiene el problema de que la energía promedio se incremente. Sin embargo, dado que la distancia libre de un codificador trellis que determina el funcionamiento de los datos robustos es muy grande compara a los 6 del estándar 8-VSB convencional, el funcionamiento puede ser menos mejorado que el método P-2VSB en un ambiente de canal de Ruido Gaussian Blanco Auditivo (AWGN).

También, la Solicitud de Patente Coreana No. 2004-0022688 describe una tecnología para transmitir los datos robustos para cualquier símbolo de 8 niveles {-7, -5, -3, 1-, 1 , 3, 5, 7}, que se referirá como E-8VSB de aquí en adelante.

Dado que el método E-8VSB usa 8 niveles {-7, -5, -3, 1-, 1 , 3, 5, 7} que es el mismo como el 8-VSB convencional, puede tener un funcionamiento inferior al P-2VSB en un canal pluridireccional.

SUMARIO DE LA INVENCIÓN Problema Técnico Es por lo tanto, un objeto de la presente invención, que se desarrollo para resolver los problemas, proporcionar un transmisor y receptor de Televisión Digital (DTV) que puede mejorar el funcionamiento de recepción mediante transmitir y recibir los datos robustos en la Banda Lateral Residual P-2 (VSB), E-4VSB y/o E-8VSB y el método de los mismos.

Los otros objetos y ventajas de la presente invención pueden fácilmente reconocerse por aquellos expertos en la técnica de la presente invención a partir de los dibujos, la descripción detallada y las reivindicaciones de la presente especificación.

Solución Técnica De conformidad con un aspecto de la presente invención se proporciona un transmisor de televisión digital (DTV) que incluye: una unidad de entrada para recibir un flujo de datos de video digitales incluyendo los datos normales y los datos robustos, una unidad de decodificación para codificar el flujo de datos de video digitales en los símbolos de los datos y una unidad de transmisión para modular y transmitir una señal de salida de la unidad de codificación, en donde la unidad de codificación realiza la codificación trellis en los datos robustos mediante mezclar varios métodos.

De conformidad con otro aspecto de la presente invención, se proporciona un receptor DTV, que incluye: una unidad de recepción para recibir una señal de transmisión incluyendo los datos normales y los datos robustos y convertir la transmisión recibida en una señal de banda base, una unidad de ecualización para determinar un nivel de símbolo de la señal de transmisión; una unidad de decodificación trellis para realizar la decodificación trellis en el símbolo en cuyo nivel se ha determinado y una unidad de decodificación para producir un flujo de datos de video digitales con respecto a la señal decodificada trellis, en donde la unidad de decodificación trellis realiza la decodificación trellis en los datos robustos mediante mezclar varios métodos.

De conformidad con otro aspecto de la presente invención, se proporciona un método de transmisión DTV, que incluye las etapas de: a) ingresar un flujo de datos de video digital incluyendo datos robustos y datos normales; b) codificar el flujo de datos de video digitales en los símbolos de los datos y c) modular y transmitir una señal de salida de la etapa de codificación b), en donde la codificación trellis se realiza en los datos robustos mediante mezclar varios métodos en la etapa de codificación b).

De conformidad con otro aspecto de la presente invención, se proporciona un método de recepción DTV, que incluye las etapas de: a) recibir una señal de transmisión incluyendo datos normales y datos robustos y convirtiendo la señal de transmisión recibida en una señal de banda base; b) determinar un nivel de símbolo de la señal de transmisión; c) realizar la decodificación trellis en el símbolo cuyo nivel se ha determinado y d) producir un flujo de datos de video digital con respecto a la señal decodificada trellis, en donde la decodificación trellis se realiza en los datos robustos mediante mezclar varios métodos en la etapa de decodificación trellis c).

De conformidad con otro aspecto de la presente invención, se proporciona una señal de transmisión DTV, que incluye: datos normales mapeados a cualquiera de uno de los símbolos de datos de {-7, -5, -3, 1-, 1 , 3, 5, 7}; los datos robustos que son trellis codificados en P-2VSB, E-4VSB y/o E-8VSB y mapeados a cualquiera de uno de los símbolos de datos de {-7, -5, -3, 1-, 1, 3, 5, 7}; la información acerca del método de codificación trellis de los datos robustos y la bandera de datos robustos para identificar los datos robustos y los datos normales.

De conformidad con la presente invención, los datos normales se transmiten en el método 8-VSB y los datos robustos corren a través de la codificación trellis de 16-estados. Esto es, cuando parte de los 312 segmentos de datos de un campo de datos se reemplazan con los datos robustos que son trellis codificados en P-2VSB, E-4VSB o E-8VSB en lugar de los paquetes de datos normales, la precisión del cálculo de señal de error para actualizar el coeficiente primario de un ecualizador para los datos robustos transmitidos en el receptor y la precisión de un decodificador trellis se mejoran. Además, el funcionamiento de recepción de los datos normales se mejora y el SNR de los datos robustos se reduce.

Efectos Ventajosos Como se describió anteriormente, la presente invención puede reducir la proporción de señal a ruido (SNR) satisfaciendo un Inicio de Visibilidad (TOV) mediante mezclar los datos robustos codificados en los métodos P-2VSB, E-VSB y/o E-8VSB con datos normales siguiendo el método 8-VSB y además mejorando el funcionamiento de recepción con respecto a los datos normales así como los datos robustos.

También, las estaciones de transmisión pueden transmitir los datos robustos adaptadamente mediante la codificación de los datos robustos en un método apropiado basado en un uso específico y robustez requerida.

BREVE DESCRIPCIÓN DE LOS DIBUJOS Los objetos y características anteriores de la presente invención llegarán a ser aparentes a partir de la siguiente descripción detallada de las . modalidades preferidas dadas junto con los dibujos que las acompañan, en las cuales: La Figura 1 es un diagrama de bloque que muestra un transmisor de Televisión Digital convencional (DTV); La Figura 2 es un diagrama de bloque ilustrando un receptor DTV convencional; La Figura 3 es un diagrama que describe un recuadro de datos de transmisión intercambiados entre el transmisor de la Figura 1 y el receptor de la Figura 2, en donde: D = segmento 1 F = recuadro de datos A = campo de datos A' = sincronización de campo de datos # 1 B' = sincronización de campo de datos # 2 C = cada segmento E = sincronización del segmento de datos; La Figura 4 es un diagrama de bloque que muestra un transmisor DTV de conformidad con modalidad de la presente invención, en donde: I = sincronización del segmento II = sincronización del campo; La Figura 5 es un diagrama de bloque representando un intercalador robusto y un ajustador de paquete de la Figura 4, en donde: RP = paquete de datos robustos NP = paquete de datos normales; La Figura 6 es un diagrama que describe un intercalador de datos robustos de la Figura 5, en donde: RD = datos robustos; La Figura 7 es un diagrama que ilustra un codificador robusto de la Figura 4, en donde: DI = intercalador de datos BU = unidad de bit SU = unidad de símbolo IN = intercalación/des-intercalación trellis; La Figura 8 es un diagrama que describe un codificador robusto y un codificador trellis de la Figura 4, en donde: PB = bloque de pre-codificación TB = bloque de codificación trellis SB = bloque de mapeo de símbolos C = símbolo de datos robustos y símbolo de datos normales; La Figura 9 es un diagrama de bloque que describe la codificación trellis de los datos robustos en un método P-2VSB que se sugiere por una empresa Phillips, en donde: MUX = multiplexor; Las Figuras 10 y 11 son diagramas de bloque que muestran la codificación trellis de datos robustos en un método E-4VSB que se sugiere por el Instituto de Búsqueda de Electrónicos y Telecomunicaciones (ETRI); Las Figuras 12 y 13 son diagramas de bloque que ilustran la codificación trellis de datos robustos en un método E-8VSB que se sugiere por el ETRI; La Figura 14 es un diagrama de bloque que describe la codificación trellis mediante mezclar los datos robustos en los métodos P-2VSB, E-4VSB y/o E-8VSB de conformidad con una modalidad de la presente invención, en donde: M = modo PRC = pro-codificador TC = codificador trellis P = proporción LE = sel del nivel ; La Figura 15 es un diagrama de bloque que describe un procesador de datos robustos de la Figura 4; La Figura 16 es un diagrama que muestra un segmento sincronizado de campo de un recuadro de datos transmitido por el transmisor de la Figura 4, en donde: PRC = precódigo R = reservado SY = símbolos D' = niveles antes de la adición del piloto; La Figura 17 es un diagrama de bloque que ilustra un receptor DTV de conformidad con una modalidad de la presente invención; La Figura 18 es un diagrama de bloque que muestra un controlador de la Figura 17, en donde: RP = información de restauración del paquete de datos robustos; La Figura 19 es un diagrama de bloque que describe un formador de paquete y un des-intercalador robusto de la Figura 17, en donde: NP = paquete de datos normales RP = paquete de datos robustos y La Figura 20 es un diagrama que ilustra un des-intercalador de datos robustos de la Figura 19.

DESCRIPCIÓN DETALLADA DE LA INVENCIÓN La siguiente descripción ejemplifica solamente los principios de la presente invención. Incluso si no se describen o ilustran claramente en la presente especificación, un experto en la técnica puede abarcar los principios de la presente invención en inventar varios aparatos dentro del concepto y alcance de la presente invención.

El uso de los términos y modalidades condicionales presentados en la presente especificación se intentan solamente para hacer entendible el concepto de la presente invención y no se limitan a las modalidades y condiciones mencionadas en la especificación.

Además, toda la descripción detallada en los principios, puntos de vista y modalidades y modalidades particulares de la presente invención deberán entenderse para incluir los equivalentes funcionales y equivalentes para los mismos. Los equivalentes no solamente incluyen actualmente equivalentes conocidos pero también aquellos a desarrollarse en el futuro, esto es, todos los dispositivos inventados para realizar la misma función, a pesar de sus estructuras.

Por ejemplo, los diagramas de bloque de la presente invención deberá entenderse que muestran un punto de vista conceptual de un circuito ejemplarizador que abarca los principios de la presente invención. Similarmente, todos los diagramas de flujo, los diagramas de conversión de estado, los pseudo códigos y los similares pueden expresarse sustancialmente en un medio legible por computadora y si o no una computadora o un procesador se describe distintivamente, deberá entenderse que expresan varios procesos operados por una computadora o un procesador.

Las funciones de varios dispositivos se ilustran en los dibujos incluyendo un bloque funcional expresado como un procesador o un concepto similar que puede proporcionarse no solamente medíante usar equipo dedicado a las funciones, pero también mediante usar equipo capaz de correr el software apropiado para las funciones. Cuando una función se proporciona por un procesador, la función puede proporcionarse por un simple procesador dedicado, procesador simple compartido o una pluralidad de procesadores individuales, parte de los cuales puede compartirse.

El uso aparente del término "procesador", "control" o concepto similar, deberá entenderse exclusivamente par referirse a una pieza de equipo capaz de correr el software pero deberá entenderse que incluye un procesador de señales digitales (DSP), equipo y ROM, RAM y memoria no volátil para el almacenamiento del software, implicativamente. Otro equipo conocido y comúnmente usado puede incluirse también en este documento.

Similarmente, un interruptor descrito en los dibujos puede presentarse conceptualmente solamente. La función del interruptor deberá realizarse manualmente o mediante controlar un programa lógico o un lógico dedicado o mediante la inserción de un lógico dedicado. Una tecnología particular puede seleccionarse para un entendimiento más profundo de la presente especificación por un diseñador.

En fas reivindicaciones de la presente especificación, un elemento expresado como un medio para realizar una función descrita en la descripción detallada se intenta que incluya todos los métodos para realizar la función incluyendo todos los formatos de software, tales como combinaciones de circuitos para realizar la función intentada, firmware/microcódigo y los similares.

Para realizar la función intentada, el elemento se coopera con un circuito apropiado para realizar el software. La presente invención definida por las reivindicaciones incluye diversos medios para realizar las funciones particulares y los medios se conectan uno con otro en un método solicitado por las reivindicaciones. Por lo tanto, cualquier medio que pueda proporcionar la función deberá entenderse que es un equivalente el cual está comprendido en la presente especificación.

Otros objetos y aspectos de la invención llegarán a ser aparentes a partir de la siguiente descripción de las modalidades con referencia a los dibujos que la acompañan, que se establecen posteriormente. Si se considera que la descripción adicional en el arte previo puede enturbiar los puntos de la presente invención, la descripción no deberá proporcionarse. De aquí en adelante, las modalidades preferidas de la presente invención se describirán en detalle con referencia a los dibujos que la acompañan.

La Figura 4 es un diagrama de bloque que muestra un transmisor de Televisión Digital (DTV) de conformidad con una modalidad de la presente invención. Como se muestra, el transmisor 400 incluye: un primer muítipiexor 401, un aleatorizador de datos 403, un codificador Reed Solomon (RS) 405, un ajustador de paquete/intercalador robusto 407, un intercalador de datos 409, un codificador robusto 411 , un procesador de datos robusto 413, un codificador trellis 415, un segundo muítipiexor 417 y un agregador/modulador/convertidor de Radio Frecuencia (RF) 419.

El aleatorizador de datos 403, el codificador RS 405, el intercalador de datos 49, el codificador trellis 415, el segundo muítipiexor 417 y un convertidor RF/modulador/agregador de piloto 419 son los mismos como el aleatorizador de datos convencional 101 , el codificador S 103, el intercalador de datos 105, el codificador trellis 107, el multiplexor 109 y un agregador de piloto 111 , el modulador de banda lateral residual (VSB) 113 y el convertidor RF 115, que se describieron con referencia a la Figura 1.

El primer multiplexor 401 transmite simultáneamente un paquete de datos normales 421 y un paquete de datos robustos 423 bajo el control de la señal de bandera de datos robustos 425.

Un paquete de datos normales 421 y un paquete de datos robustos 423 son flujos de datos en serie formados de paquetes de datos compatibles de Grupo de Expertos de Película de Movimiento de 188 bits (MPEG) y ellos tienen los mismos atributos, pero el paquete de datos robustos incluye un paquete de información y un paquete nulo. Un paquete nulo incluye datos arbitrarios, por ejemplo "0" teniendo un encabezado de paquete nulo y se agrega para asegurar un espacio de paquete para extenderse con base a una proporción de código de los datos robustos. En la presente especificación, la presente invención se describirá en base a una modalidad en donde la proporción del código de los datos robustos es ½, pero la presente invención deberá entenderse que no se limita a esto.

La señal de bandera de datos robustos 425 se genera en un dispositivo externo (no mostrado) basado en la proporción de los datos robustos a los datos normales en un campo, es decir, el número de Paquetes de Datos Robustos (NRP) y la proporción de código de los datos robustos, es decir ½ ó ¼. Los otros elementos de composición del transmisor 400 incluyen el primer multiplexor 401 que puede verificar si los datos procesados actualmente mediante usar la señal de bandera de datos robustos 425 son datos robustos.

El primer multiplexor 401 transmite simultáneamente el paquete de datos normales 421 , el paquete de datos robustos 423 y la señal de bandera de datos robustos 425 basado en el número de paquetes de datos robustos para cada campo. De conformidad con una modalidad, la posición de un paquete de datos robustos puede definirse como una ecuación 1 de conformidad con el número de paquetes de datos robustos. fs í s=¾ f = 0, 1 7? } U i = 0, 1, .„ NRP-7S* ) 1, «,7Tf U kfs-*WU«fc 1 NRM57 } US< ; !56 : En la ecuación 1, el NRP denota el número de segmentos robustos ocupados por los paquetes de datos robustos para cada campo de datos que es, el número de Paquetes de Datos Robustos en un recuadro. Como se describió anteriormente, el NRP es un valor que incluye todo el número de información del paquete y los paquetes nulos y tiene un rango de 0 a 312. También, U significa una unión de dos equipos, y s denota un número de segmento de datos en un campo de datos y s tiene un rango de 0 a 311.

De conformidad con otra modalidad, la posición de un paquete de datos robustos puede definirse como una ecuación 2. i » 312 me RPP= plan 1RPI En la ecuación 2, el RPI detiene el Intervalo de Paquete de Datos Robustos y RPP denota la Posición de Paquete de Datos Robustos. Plan (*) es una operación de corte decimal, que significa una operación de corte de un número decimal para convertir un número arbitrario * en un valor de número entero y un valor r tiene un rango de 0 a RP.

De conformidad con la ecuación 2, cuando NRP es 162 y la proporción de código de datos robustos es ½, las posiciones de los datos normales y los datos robustos de un campo de datos se determina como se muestra en la Tabla 1.

Tabla 1 Número de Paquete Tipo de Paquete 0 Robusto 1 Robusto (nulo) 2 Normal 3 Robusto 4 Normal 5 Robusto (nulo) 6 Normal 7 Robusto 8 Normal 9 Robusto (nulo) 10 Normal 11 Robusto 12 Normal 13 Robusto (nulo) 14 Normal 15 Robusto 297 Normal 298 Robusto 299 Normal 300 Robusto (nulo) 301 Normal 302 Robusto 303 Normal 304 Robusto (nulo) 305 Normal 306 Robusto 307 Normal 308 Robusto (nulo) 309 Normal 310 Robusto (nulo) 311 Normal El paquete de datos normales 421 y el paquete de datos robustos 423 transmitidos simultáneamente en el primer multiplexor 401 se aleatoricen en el aieatorizador 403 y cada paquete se codifica para incluir una información de paridad de 20 bits para la Corrección de Error Siguiente (FEC) en el codificador RS 405. En el codificador RS 405, los datos que tienen un total de 207 bits, que son transmitidos para cada segmento de datos se generan mediante agregar 20 bits de paridad RS para FEC para los datos de 187 bits. Una bandera de datos robustos no corre a través de la aleatorización y la codificación RS. Si un paquete de datos robustos es RS codificado y se agregan 20 bits de paridad RS, una bandera de datos robustos se marca para los bits de paridad RS agregados.

Subsecuentemente, los paquetes de datos normales y robustos que se incluyen en los segmentos consecutivos de cada campo de datos y RS codificados se ingresen al ajustador de paquete/intercalador robusto 407 y solamente los datos robustos que incluyen el paquete de información se intercalan con base en una bandera de datos robustos. Los datos robustos intercalados se reconstruyen en un paquete de 207 bits de conformidad a la proporción de codificación de datos robustos y el paquete de datos robustos reconstruido se transmite simultáneamente con el paquete de datos normales. El paquete de datos normales tiene un retraso predeterminado a transmitirse simultáneamente con el paquete de datos robustos.

La Figura 5 es un diagrama de bloque que representa un intercalador robusto y un ajustador de paquete de la Figura 4. Como se ilustra, el ajustador de paquete/intercalador robusto 407 incluye un intercalador de datos robustos 501, un ajustador de paquete 503 y un tercer multiplexor 505.

El intercalador de datos robustos 501 intercala solamente un paquete de datos robustos basado en una señal de bandera de datos robustos. La Figura 6 es un diagrama que describe un intercalador de datos robustos de la Figura 5. Como se muestra, el intercalador de datos robustos 501 recibe señales en una base de bits con respecto a un paquete de datos robustos solamente entre los paquetes de datos ingresados desde el codificador RS 405, realiza la intercalación para transmitir los datos robustos al ajustador de paquete 503. También, el intercalador de datos robustos 501 tiene parámetros M= 3, B = 69 y N= 207 y forma el paquete intercalado fuera de los datos de 69 paquetes diferentes en máximo. Entre los paquetes de datos robustos, un paquete nulo se abandona y la intercalación se realiza solamente en los paquetes de información.

El ajustador de paquete 503 mostrado en la Figura 5 procesa los datos robustos intercalados en el intercalador de datos robustos 501. El ajustador de paquete 503 recibe 184 bits del intercalador de datos robustos 501 y genera dos bloques de datos de 207 bits para los datos robustos de 184 bits. En este documento, cuatro bits para cada bite del bloque de datos de 207 bits generado, por ejemplo, LSB (6, 4, 2, 0) corresponde a los datos robustos ingresados. Los otro cuatro bits, por ejemplo, MSB (7, 5, 3, 1) se establecen con valores arbitrarios. Mientras tanto, en cada uno de los bloques de datos de 207 bits generados, las posiciones de los bits que no corresponden a los datos robustos de 184 bits se llenan con los datos de los bits del encabezado o los datos de la información arbitraria para usarse para los bits de paridad RS, que se describen posteriormente.

Subsecuentemente, el formador de paquete 503 agrega un encabezado correspondiente a un paquete nulo para los primeros tres bits de cada bloque de datos de 207 bits. Entonces, el ajustador de paquete 503 genera un paquete de 207 bits mediante agregar 20 bits, cada uno de los cuales se forma de información arbitraria, por ejemplo "0" para cada bloque de datos. La información arbitraria de 20 bits se reemplaza con la información de paridad RS en el procesador de datos robustos 413, que se describirá posteriormente.

Todas las otras posiciones vacantes de bits pueden llenarse secuencialmente con los bits de los datos robustos de 184 bits. El ajustador de paquete 503 verifica si una posición corresponde a una posición de bits de paridad, antes de que se agreguen los bits de datos robustos para cada bloque de datos de 207 bits recientemente generados. Si la posición no corresponde a un bite de paridad, un bite de datos robustos se coloca en la posición. Si la posición corresponde a un bite de paridad, la posición de bite se salta y la siguiente posición de bite se verifica. El proceso se repite hasta que todos los bits de datos robustos se colocan en el bloque de datos de 207 bits recientemente generados.

Por lo tanto, si los cuatro paquetes de datos robustos intercalados robustos (4 x 207 bits) se ingresan en el ajustador de paquete 503, el formador de paquete 503 ingresa 9 paquetes (9 x 207 bits), cada uno de los cuales se forma de bits de datos robustos, bits de encabezado y bits de información arbitraria para bits de paridad RS. Los 9 paquetes egresados incluyen 92 bits de datos robustos ingresados en el ajustador de paquete 503, individualmente.

Mientras tanto, las posiciones de bits de datos arbitrarios para los bits de paridad RS con respecto a cada paquete se determinan basados en una ecuación 3.

En este documento, m denota un número de bite de salida, es decir, una posición de bits de pandad de un paquete extendido en 207 bits; n denota un bite de entrada, es decir, un número de bits para cada paquete y oscila de 0 a 206; s denota un segmento correspondiente a los datos robustos en un campo de datos, es decir, un número de paquete y oscila de 0 a 311. Las posiciones de los bits de paridad, es decir, el valor m, puede calcularse en el rango de 187 a 206 solamente con respecto al valor n de manera que las posiciones de los paquetes de paridad 20 para cada paquete deberán corresponder a al menos 20 bits del paquete. En corto, el valor n corresponde a los últimos 20 bits de un paquete.

Por ejemplo, cuando s = 0 y n está en el rango de 187 a 206, las posiciones de bite de paridad por cada paquete 0 se dan como 202, 47, 99, 151 , 203, 48, 100, 152, 204, 49, 101 , 153, 205, 50, 102, 154, 206, 51 , 103 y 155. Esto significa que la posición del bite de paridad deberá ser el 202avo. bite para hacer la posición de bite de paridad oscilada entre 87 y 206 después de la intercalación en el ¡ntercalador de datos 109. Similarmente, la posición de otro bite de paridad deberá ser el 47av0 bite. Sin embargo, de conformidad con la ecuación 3, un bite de paridad puede posicionarse en una posición de un bite de encabezado de paquete. Esto es, el valor m puede ser 0, 1 y/o 2. Por lo tanto, para prevenir un bite de paridad de ser posicionado en la posición del bite de encabezado de paquete, el rango del valor n puede incrementarse tanto como el número de bits de paridad posicionados para la posición del encabezado hasta más de tres. Por consiguiente, si un valor de resultado de s mod52 es cualquiera de uno entre 1 y 7 en el cálculo de valores 20 m, parte de los valores 20 m llega a ser 0, 1 y/o 2.

Por ejemplo, cuando s mod52 = 0, todos los otros valores 20 m no indican las posiciones del bite de encabezado, es decir, 0, 1 ó 2 y además todos los valores 20 m usados para las posiciones del bite de paridad.

Por otro lado, cuando s mod52 = 1 , uno entre los valores 20 m indican 0, que es una posición de bite de encabezado. En este caso, el rango del valor n se incrementa por 1 para ser de 186 a 206. Por lo tanto, los valores 20 m se calculan y se desusa un valor m que llega a estar en la posición de bite de encabezado. Los otros valores 20 m se designan a las posiciones del bite de paridad.

Así mismo, cuando s mod52 = 2, dos de los valores 20 m indican 0 y 1, que son las posiciones del bite de encabezado. En este caso, el rango de n se incrementa por dos para ser 185 a 206. Por consiguiente, los valores 22 m se calculan y se desusan los valores m corresponden a las posiciones de bite de encabezado, es decir 0 ó 1. Los otros valores 20 m se designan a las posiciones del bite de paridad.

La Tabla 2 posterior muestra el rango del valor n basado en la posición de un segmento de datos robustos.

Tabla 2 Un tercer multiplexor 505 de la Figura 5 transmite simultáneamente un paquete de datos robustos y un paquete de datos normales, que se egresan del ajustador de paquete 503, basado en una bandera de datos robustos. La operación del tercer multiplexor 505 es la misma como aquella del primer multiplexor 401.

Con referencia a la Figura 4 de nuevo, el intercalador de datos 409 intercala los paquetes de datos dentro de los segmentos consecutivos de cada campo de datos en una base de bits para revolver el orden secuencíal de una bandera de datos robustos y el flujo de datos robustos/normales basado en los estándares ATSC A/53 y emitir los datos revueltos. El intercalador de datos 409 tiene una estructura similar para el intercalador de datos robustos 501 (ver la Figura 6, M = 4, B = 52 y N = 208).

La Figura 7 es un diagrama que ilustra un codificador robusto de la Figura 4 en detalle. Como se muestra, el codificador robusto 411 específicamente incluye una pluralidad de unidades de codificación robustas idénticas 411a a 4111 en paralelo. El codificador robusto 411 realiza la intercalación trellis en los datos robustos/normales intercalados y la bandera de datos robustos intercalados y los datos robustos/normales intercalados y realiza la codificación en los datos robustos/normales trellis intercalados basados en la bandera de datos robustos trellis intercalados. Los datos normales/robustos egresados del intercalador de datos 409 se ingresan en las 12 unidades de codificación robusta 411a a 4111 secuencialmente en una base de bits, y los datos normales/robustos de dos bits expresados como X1' y X2' se codifican en símbolos de datos robustos/normales de dos bits expresados como X1 y X2. Por ejemplo, un bite de entrada X2' es un código de palabras de MSB (7, 5, 3, 1) y un bite de entrada X1' es un código de palabras de LSB (6, 4, 2, 0). Como se describió anteriormente, aunque el MSB (7, 5, 3, 1 ) y el LSB (6, 4, 2, 0) de los datos normales, todo incluye los datos de información, el LSB (6, 4, 2, 0) de los datos robustos incluye los datos de información y el MSB (7, 5, 3, 1 ) de los datos robustos incluye los valores arbitrarios.

Los símbolos de los datos normales entre los símbolos de datos codificados en la unidad e codificación robusta 411 se ingresan al codificador trellis 415 mediante pasar por el procesador de datos robustos 413 y los símbolos de datos robustos se ingresan al codificador trellis 415 a través del procesador de datos robustos 413. En este proceso, los símbolos de datos codificados en las 12 unidades de codificación robusta 411a a 4111 se ingresan en el codificador trellis 415 o el procesador de datos robustos 413 secuencialmente para lo cual se realizó la intercalación trellis completamente.

Con referencia a la Figura 4, el codificador trellis 415 es el mismo como el codificador trellis definido en los Estándares ATSC A/53 actuales. Aunque no se ilustra en los dibujos, el codificador trellis 415, también se forma de una pluralidad de unidades de codificación trellis idénticas, por ejemplo, 12 unidades de codificación trellis idénticas conectadas en paralelo, justo como el codificador robusto 41 . Los símbolos de datos normales X1 y X2 ingresados en el codificador trellis 415 después de pasar por el procesador de dato robustos 413 o los símbolos de datos robustos X1 y X2 ingresados en el codificador trellis 4 5 a través del procesador de datos robustos 413 o los símbolos de datos robustos X1 y X2 ingresados en el codificador trellis 415 a través del procesador de datos robustos 413 se Ingresan en las 12 unidades de codificación trellis y el codificador trellis 415 realiza la codificación trellis en los símbolos ingresados X1 y X2 en los símbolos de 8 niveles. Los símbolos de 8 niveles obtenidos por ser codificados en las 12 unidades de codificación trellis se ingresan dentro del segundo multipiexor 417 secuencialmente. De esta forma, la codificación trellis se lleva a cabo completamente.

La Figura 8 es un diagrama que describe un codificador robusto y un codificador trellis de la Figura 4. Dado que el procesador de datos robustos 413 a describirse posteriormente procesa solamente datos robustos, la Figura 8 ejemplifica la conexión conceptual entre una unidad de codificación robusta #0 411 a y una unidad de codificación trellis #0 415a.

Como se definió en los Estándares ATSC A/53 actuales, el codificador trellis 415 incluye un bloque de pre-codificación, un bloque de codificación trellis y un bloque de mapeo de símbolos. El bloque de pre-codificación y el bloque de codificación trellis incluye registrar D1 , D2 y D3 para los valores de retraso para el almacenamiento de símbolos, por ejemplo 12 valores de retraso de símbolos.

La unidad de codificación robusta #0 411a codifica los datos XV y X2' normales/robustos de dos bits ingresados desde el intercalador de datos 409 en los símbolos de datos robustos/normales de dos bits X1 y X2 y la unidad de codificación trellis #0 415a egresa las señales de 8 niveles al segundo multipiexor 417 basado en los símbolos Z0, Z1 y Z2 obtenidos por la realización de la codificación trellis en los símbolos de datos normales/robustos de dos bits X1 y X2.

Un método para codificar los datos robustos mediante usar el codificador robusto 411 y el codificador trellis 415 se sugieren recientemente por la Empresa Phillips y el Instituto de Búsqueda de Telecomunicaciones y Electrónicos (ETRI).

La Figura 9 es un diagrama de bloque que describe la codificación P-2VSB de los datos robustos que se sugieren por la Empresa Philips.

Como se describió anteriormente, un codificador robusto 911 egresa los símbolos trellis codificados ZO, Z1 y Z2 en cuatro niveles por ecualizar los valores codificados Z2 y Z1 de un codificador trellis 9 5 obtenido a través un removedor pre-codificador basado en el valor Z1 entre las señales de salida X1 ' y X2'.

Los datos robustos P-2VS del método de codificación sugerido por la Empresa Philips tiene un problema que la energía promedio de los símbolos representando ios datos robustos se incrementa comparado con el método 8-VSB convencional porque los símbolos de salida del codificador trellis 915 usa cuatro niveles {-7, -5, 5, 7} o {-7, -3, 3, 7}.

Las Figuras 10 y 11 son diagramas de bloque que muestran los datos robustos codificados en el método E-4VSB que se sugiere por el ETRI. Un codificador robusto 1011 de la Figura 10 estima un valor codificado ZO de un codificador trellis 1015 y hace que los valores Z2 y Z1 codificados del codificador trellis 1015 tengan el mismo valor con base en el valor de una señal de entrada X1 ' cuando el valor Z0 es 0.

También, el codificador robusto 101 codifica los datos robustos de tal manera que los valores codificados Z2 y Z1 del codificador trellis estándar tiene valores inversos uno del otro, cuando el valor codificado Z0 del codificador trellis 1015 es 1 y además, el nivel de símbolos egresados de) codificador trellis 1015 es {-7, -1, 3, 5}.

Un codificador robusto 1111 de la Figura 11 estima un valor codificado Z0 de un codificador trellis 1115 y hace los valores codificados Z2 y Z1 del codificador trellis 1115 tiene valores inversos uno del otro basados en el valor de una señal de entrada X1 ', cuando el valor Z0 es 0.

También, el codificador robusto 1111 codifica los datos robustos de tal manera que los valores codificados Z2 y Z1 del codificador trellis estándar tienen el mismo valor, cuando el valor codificado ZO del codificador trellis 1115 es 1 y además el nivel de los símbolos egresados del codificador trellis es {-5, -3, 1 , 7}.

El método de codificación E-4VSB sugiere que el ETRI puede tener menos funcionamiento mejorado que el método 8-VSB de datos normales en el ambiente de canal AWGN, dado que la distancia libre del codificador trellis que determina el funcionamiento de los datos robustos no es muy grande.

Las Figuras 12 y 13 son diagramas de bloque ilustrando la codificación E-8VSB de datos robustos que se sugiere por el ETRI.

Como se muestra en la Figura 12, una señal de entrada XV se codifica mediante agregar los registros D4 y D5 para generar los datos robustos a un codificador robusto 1211.

La señal de salida de un codificador trellis 1215 codificado en la señal de entrada XV y el estado subsecuente son como se muestra en las Tablas 3 y 4.

Tabla 3 ESTADO ACTUAL Tabla 4 ESTADO •ACTUAL Los 16 estados de la Tabla 3 se calculan basados en una ecuación 4.

Mientras tanto, los valores de estado de los registros D4 y D5 adicionalmente usados para generar los datos robustos no son cambiados cuando los datos normales se ingresan y las señales egresadas basadas en la entrada y el estado subsecuente son como se muestran en las Tablas 5 y Tabla 5 ENTRADA ESTADO ACTUAL Tabla 6 ENTRADA ESTADO ACTUAL Como se muestra en la Figura 13, una señal de entrada X1' se codifica mediante agregar registros D4 y D5 para generar los datos robustos para el codificador robusto 1311.

La señal de salida de un codificador trellis 1315 basados en la señal de entrada X1' y el estado subsecuente son como se muestra en las Tablas 7 y 8.

Tabla 7 ENTRADA ESTADO ACTUAL Tabla 8 ENTRADA ESTADO ACTUAL Los 16 estados de la Tabla 7 se calculan basados en la Ecuación 4.

Mientras tanto, el valor de estado de los registros D4 y D5 adicionalmente usados para generar los datos robustos no se cambia, cuando los datos normales se ingresan y la señal externa basada en el estado subsecuente y de ingreso son como se muestra en las Tablas 5 y 6.

Dado que el método de codificación E-8VSB sugerido por el ETRI usa 8 niveles, que es el mismo como el método 8-VSB general, puede mostrar el funcionamiento inferior en el canal pluridireccional, comparado con el método P-2VSB.

Por lo tanto, el funcionamiento de la recepción puede mejorar remarcablemente medíante el mezclado apropiado el P-2VSB, E-4VSB y E-8VSB.

Mezcla de P-2VSB y E-8VSB De conformidad con la presente modalidad en donde los datos robustos se generan mediante el mezclado de los métodos P-2VSB y E-8VSB, el funcionamiento de la recepción puede mejorarse de conformidad con la proporción de mezclado Es preferible que la proporción de los datos robustos transmitidos en el método P-2VSB se mantenga para ser igual o menor que 33% de los datos totales para limitar la influencia del incremento en la energía promedio del P-2VSB y por lo tanto muestra el funcionamiento óptimo.

La Tabla 9 representa un paquete de datos robustos que agrega el método que puede mostrar el funcionamiento óptimo mediante mantener la distancia del paquete de datos robustos codificado en el método P-2VSB para ser no menor de 3. En este documento, los métodos de codificación trellis de 8 niveles de las estructuras que incluyen el E-8VSB que se sugiere por Zenith/ATI, otros diferentes al método E-8VSB sugieren que el ETRI puede aplicarse en la misma forma.

Tabla 9 Mezcla de P-2VSB v E-4VSB De conformidad con la presente modalidad en donde los datos robustos se generan mediante mezclar los métodos P-2VSB y E-4VSB, el funcionamiento de la recepción puede mejorarse de conformidad con la proporción de mezclado.

En la presente modalidad, el funcionamiento de recepción puede mejorarse mediante limitar la proporción de datos robustos transmitida en el método P-2VSB para ser igual a o menor que 33% de los datos totales para no degradar el funcionamiento, un problema que se causa mediante un incremento en la energía promedio del método P-2VSB.

La Tabla 10 representa un paquete de datos robustos agregando el método que puede mostrar el funcionamiento óptimo mediante mantener la distancia del paquete de datos robusto transmitido en el método P-2VSB para ser menor de 3.

Tabla 10 Cuando se asume que la proporción de mezclado de los datos robustos y los datos normales es 50:50 en una estructura de doble flujo, el 50% de los datos robustos se ha transmitido en el método E-8VSB o el método P-2VSB convencionalmente.

En la presente modalidad, se establece que la cantidad de datos robustos transmitidos en el método E-4VSB es 35% y la cantidad de los datos transmitidos en el método P-2VSB es 15%. Cuando los datos robustos son 50%, un campo de datos incluye 162 paquetes de datos robustos.

Por lo tanto, el número de paquetes de datos robustos del método E-4VSB es 100, mientras el número de paquetes de datos robustos del método P-2VSB es 54.

Las posiciones de los paquetes de datos robustos son como se muestra en la Tabla 1 de conformidad con la presente modalidad.

Tabla 1 1 Mezcla de P-2VSB. E-4VSB v E-8VSB Como se describió anteriormente, es posible mezclar todos los métodos E-4VSB, E-8VSB y P-2VSB para generar los datos robustos. Como se mencionó anteriormente, las estaciones de transmisión pueden seleccionar y transmitir un método apropiado de conformidad con un uso específico y robustez solicitada.

La Figura 14 es un diagrama de bloque que describe el codificador robusto para mezclar los datos robustos en P-2VSB, E-4VSB y/o E-8VSB de conformidad con una modalidad de la presente invención.

Como se muestra, el codificador robusto de las Figuras 9 a 13 se transmite simultáneamente. Esto es, los multiplexores 1402 y 1404 emiten los datos robustos codificados en el método P-2VSB, E-4VSB y/o E-8VSB de conformidad con un modo requerido.

El modo puede controlarse mediante usar cuatro bits, como se muestra en la Tabla 12.

Tabla 12 La Figura 15 es un diagrama de bloque que describe un procesador de datos robustos de la Figura 4. Como se ilustra, el procesador de datos robustos 413 incluye un des-intercalador trellis 1501 , un des-intercalador de datos 1503, un codificador RS 1505 y un intercalador de datos 1507. Los datos robustos X1 y X2 y una bandera de datos robustos que se egresan desde el codificador robusto 411 corren a través del des-intercalador trellis y el des-intercalador de datos en el des- intercalador trellis 1501 y el des-intercalador de datos 1503 y se re-ensamblan en la forma de un paquete.

Como se describió anteriormente, la información arbitraria de 20 bits se agrega al bloque de datos de 207 bits generado en el ajustador de paquete 503 y el codificador RS 1505 reemplaza la información arbitraria de 20 bits con la información de paridad RS. El paquete de datos robustos con la información de paridad RS en este documento se intercalan en el intercalador de datos 1507 y se egresan en el codificador trellis 415 en una base de bits.

Con referencia a la Figura 4 de nuevo, en el segundo multiplexor 417, los datos normales y los datos robustos se combinan con una secuencia de bit de sincronización de segmentos y una secuencia de bit de sincronización de campo, que se transmiten desde una unidad de sincronización (no mostrada), para por lo tanto generar un recuadro de datos de transmisión. Subsecuentemente, una señal piloto se agrega en el agregador de piloto. Un flujo de símbolo se modula en el portador VSB-suprimido en un modulador VSB. Un flujo de símbolo 8-VSB de una banda base se convierte en una señal de radio frecuencia en un convertidor RF después de todo y de que se ha transmitido.

La Figura 16 es un diagrama de flujo que muestra un segmento de campo sincronizado de un recuadro de datos transmitidos por el transmisor de la Figura 4. Como se muestra en el dibujo, un segmento transmitido desde el transmisor 400 es básicamente el mismo como el segmento de los Estándares ATSC A/53. Si cualquiera, en un área correspondiente reservada para los últimos 104 símbolos del segmento, 92 símbolos excepto los 12 símbolos del precódigo contienen la información para restaurar el paquete de datos robustos. La información para restaurar el paquete de datos robustos incluye un NRP (con referencia a la ecuación 1) que es una proporción de datos robustos para los datos normales en un campo, una proporción de codificación de ios datos robustos, es decir ½ ó ¼ y un método de codificación de datos robustos. Como se describe posteriormente, un receptor sugerido en la modalidad de la presente invención genera una bandera de datos robustos fuera de la información para restaurar el paquete de datos robustos y los elementos constitucionales del receptor pueden verificarse si los datos procesados actualmente son datos robustos o no mediante usar la bandera de datos robustos.

La Figura 17 es un diagrama de bloque que ilustra un receptor DTV de conformidad con una modalidad de la presente invención. Como se muestra, un receptor 1700 incluye un sintonizador 1701 , un filtro IF y un detector 1703, un filtro NTSC 1705, un ecualizador 1707, un decodificador trellis 1709, un des-intercalador de datos 1711 , un des-intercalador robusto/ajustador de paquete 1713, un decodificador RS 1715, un des-aleatorizador de datos 1717, un des-multiplexor 1719, un bloque de recuperación cronometrado y sincronizado 1721 , un decodificador sincronizado de campo 723 y un controlador 1725.

El sintonizador 1701 , el filtro IF y el detector 1703, el filtro NTSC 1705, el des-intercalador de datos 1711 , el decodificador RS 1715, el bloque de recuperación sincronizado y cronometrado 1721 realiza las mismas funciones como el sintonizador 201. el filtro IF y el detector 203, el filtro NTSC 205, el des-intercalador de datos 211, el decodificador RS 213 y el bloque de recuperación cronometrado y sincronizado.

El decodificador sincronizado de campo 1723 recibe un segmento de un recuadro de datos ilustrado en la Figura 16, restaura el paquete de datos robustos restaurando la información en el área reservada, que incluye información en la proporción de los datos robustos para los datos normales en un campo, la información en la proporción de codificación de los datos robustos y la información en un método de codificación de los datos robustos y lo transmite al controlador 1725.

La Figura 18 es un diagrama de bloque que muestra un controlador de la Figura 17. Como se muestra, el controlador 1725 incluye un generador de bandera de identificación de datos robustos/normales 1801 , un intercalador de datos 1803, un intercalador trellis 1805, un estabilizador de retraso 1807 y un calculador de retraso 1809.

El generador de bandera de identificación de datos robustos/normales 1801 genera una bandera de datos robustos mediante usar el paquete de datos robustos restaurando la información transmitida desde el decodificador sincronizado de campo 1723.

La bandera de datos robustos generada corre a través de una intercalación de datos de unidad de bit y la intercalación trellis basados en el ATSC A/53 en el intercalador de datos 1803 y el intercalador trellis 1805 y la bandera de datos robustos intercalado se transmite al ecualizador 1707 y el decodificador trellis 1709. La bandera de datos robustos incluida en el recuadro de datos transmitida desde el transmisor 400 se intercala a través de la intercalación de datos y la intercalación trellis, el ecualizador 1707 y el decodificador trellis 1709 realiza la ecualización y la decodificación trellis basada en la bandera de datos robustos intercalada obtenida de la intercalación de datos y la Intercalación trellis.

Mientras tanto, el estabilizador de retraso 1807 recibe la bandera de datos robustos generada en el generador de bandera de identificación de datos robustos/normales 1801 y transmite la bandera de datos robustos al des-intercalador robusto/ajustador de paquete 1713 en consideración del retraso generado mientras los datos se procesan en el decodificador trellis 1709 y el des-intercalador de datos 171 . También, el estabilizador de retraso 1807 transmite la bandera de datos robustos al des-aleatorizador de datos 1717, el de-multiplexor 1719 y el calculador de retraso 1809, individualmente, en consideración del retraso generado mientras los datos se procesan en el des-intercalador robusto/ajustador de paquete 1713.

El calculador de retraso 1809 calcula el tiempo de retraso de un paquete de datos robustos mediante usar la bandera de datos robustos, que se obtiene en consideración del retraso con respecto a los datos normales generados mientras los datos robustos se procesan en el des-intercalador robusto/ajustador de paquete 1713 y transmitido desde el estabilizador de retraso 1807 y el paquete de datos robustos restaurando la información, que se transmite desde el decodificador sincronizado de campo 1723 y transmite el tiempo de retraso calculado al des- aleatorizador de datos 1717. El des-aleatorizador de datos 1717 se sincroniza con una señal sincronizada de campo de un recuadro de datos y realiza la des-aleatorización. El paquete de datos robustos restaurando la información transmitida desde el decodificador sincronizado de campo 1723 incluye información en la posición del paquete de datos robustos en el recuadro de datos. Sin embargo, el des-intercalador robusto/ajustador de paquete 1713 puede procesar solamente un paquete de datos robustos y particularmente, el proceso de des-intercalación llevado a cabo en el des-intercalador robusto retrasa el paquete de datos robustos por un poco de paquetes. El calculador de retraso 1809 calcula el tiempo de retraso con respecto al paquete de datos robustos basados en el paquete de datos robustos recibido restaurando la información y la bandera de datos robustos para compensar el retraso con respecto al paquete de datos robustos y transmite el tiempo de retraso al des-aleatorizador de datos 1717. El des-aleatorizador de datos 1717 des-aleatoriza un paquete de datos normales y un paquete de datos robustos basados en la bandera de datos robustos recibidos y el tiempo de retraso con respecto al paquete de datos robustos. Por ejemplo cuando el paquete de datos normales nth se des-aleatoriza, el paquete de datos robustos siguiente a des-aleatorizarse no es el paquete de datos robustos (n+1 )th pero puede ser el paquete de datos robustos kth (k<n). El retraso del paquete de datos robustos no es más que el paquete de datos normales, porque el retraso causado por la restauración del paquete original en el des-intercalador robusto/ajustador de paquete 1713 se incluye. Por lo tanto, el des-aleatorizador de datos 17 7 deberá realizar la des-aleatorización en consideración del retraso.

La Figura 19 es un diagrama de bloque que describe un ajustador de paquete y un des-intercalador robusto de la Figura 17 y la Figura 120 es un diagrama que ilustra un des-intercalador de datos robustos de la Figura 9. El ajustador de paquete y un des-intercalador de datos robustos se operan en oposición al intercalador de datos robustos/ajustador de paquete 407 del transmisor 400 ilustrado en la Figura 5. Esto es, remueve la paridad RS (20 bits) y los bites de encabezado (3 bits) incluido en el segmento de datos robustos (207 bits) ingresados desde el des-intercalador de datos 1711 y genera los paquetes de datos robustos incluyendo los datos de información y los paquetes nulos. Además, cuando un segmento de datos robustos que tiene 9 paquetes (9 x 207 bits) se ingresa en un ajustador de paquete 1901 , el ajustador de paquete 1901 egresa cuatro paquetes de datos robustos que se forman de datos de información y de cinco paquetes nulos formados de datos nulos. Subsecuentemente, un des-intercalador de datos robustos 1903 recibe los paquetes de datos robustos ingresados desde el ajustador de paquete 1901 en una base de bits, realiza la des-intercalación y transmite los paquetes de datos robustos a un multiplexor 1905. Durante la des-intercalación, los paquetes nulos entre los paquetes de datos robustos se abandonan y la des-intercalación se lleva a cabo solamente en los paquetes de información. Un paquete de datos normales tiene un retraso predeterminado para ser por lo tanto transmitido simultáneamente con un paquete de datos robustos.

El paquete de datos normales transmitido simultáneamente y el paquete de datos robustos se transmite al decodificador RS 1715. El decodificador RS 1715 realiza la decodificación RS con respecto a cada paquete y transmite el resultante al des-aleatorizador de datos 1717.

Con referencia a la Figura 17 de nuevo, el des-multiplexor 1719 no transmite simultáneamente el paquete de datos normales y el paquete de datos robustos basados en la bandera de datos robustos y los emite en una forma de un flujo de datos en serie formados de un paquete de datos compatibles MPEG de 188 bits.

Para el ecualizador 1707, se usa un determinante conocido, que es conocido como un deslizante, o un decodificador trellis con una trama de regreso de cero (0).

El ecualizador 1707 ecualiza una señal recibida basada en la bandera de datos robustos intercalados obtenidos de la intercalación de los datos de unidad bit y la intercalación trellis basada en el ATSC A/53 y transmitidos desde el controlador 1725.

Una señal de datos robustos puede usarse como datos de decisión usados para actualizar un coeficiente tap del ecualizador 1707. Dado que la determinación de nivel de señal precisa incrementa una velocidad de convergencia del ecualizador, puede mejorar el funcionamiento de recepción para los datos robustos así como los datos normales en un ambiente Doppler.

El decodificador trellis 1709 puede ser un decodificador trellis basado en el ATSC A/53 o puede ser similar para el decodificador trellis que puede usarse en el ecualizador 1707. Esto es, con respecto a una señal de datos normales, la decodificación trellis se lleva a cabo en una señal de 8 niveles {-7, -5, -3, -1 , 1 , 3, 5, 7}, que es el mismo como la tecnología convencional. Con respecto a una señal de datos robustos, la decodificación trellis se realiza invertidamente de conformidad con el método de codificación P-2VSB, E-4VSB o E-8VSB usado en el decodificador robusto 4 1.

De conformidad con la presente invención, el receptor 8-VSB basado en el ATSC A/53 puede recibir un paquete de datos normales y puede proporcionar compatibilidad de retraso mediante procesar un paquete de datos robustos como u n paquete nulo.

Mientras la presente invención se ha descrito con respecto a ciertas modalidades preferidas, será aparente para aquellos expertos en la técnica que varios cambios y modificaciones pueden hacerse sin apartarse del alcance de la invención como se define en las siguientes reivindicaciones.

Claims (28)

REIVINDICACIONES

1. Un transmisor de televisión digital (DTV) que comprende: un medio de entrada para recibir un flujo de datos de video digital incluyendo datos normales y datos robustos; un medio de codificación para codificar el flujo de datos de video digitales en los símbolos de datos y un medio de transmisión para modular y transmitir una señal de salida de los medios de codificación, en donde el medio de codificación realiza la codificación trellis en los datos robustos mediante mezclar y usar una pluralidad de métodos.

2. El transmisor de DTV de conformidad con la reivindicación 1, en donde los medios de codificación mapean los datos normales en cualquier símbolo de datos de {-7, -5, -3, -1 , 1 , 3, 5, 7}.

3. El transmisor DTV de conformidad con la reivindicación 1 , en donde los medios de codificación incluyen: un codificador robusto para codificar los datos robustos en símbolos de datos de 2 bits y un codificador trellis para emitir un símbolo de datos de cualquier nivel entre los niveles predeterminados expresados en tres bits basados en los símbolos de datos de 2 bits.

4. El transmisor DTV de conformidad con la reivindicación 3, en donde el codificador robusto codifica los datos robustos mediante mezclar y usar un método P-2VSB y un método E-4VSB.

5. El transmisor DTV de conformidad con la reivindicación 4, en donde el codificador robusto codifica los datos robustos mediante agregar adicionalmente y usar un método E-8VSB de 16 estados.

6. El transmisor DTV de conformidad con la reivindicación 3, en donde el codificador robusto codifica los datos robustos mediante mezclar y usar un método P-2VSB y un método E-8VSB de 16 estados.

7. El transmisor DTV de conformidad con cualesquiera de una de las reivindicaciones 4 a 6, en donde el codificador robusto mantiene la distancia de los paquetes de datos robustos en el método P-2VSB para ser no menor que tres paquetes.

8. El transmisor DTV de conformidad con cualesquiera de una de las reivindicaciones 1 a 6, en donde los medios de codificación además incluyen: un aleatorizador de datos para aleatorizar una señal de salida de los medios de entrada; un codificador Reed Solomon (RS) para realizar la codificación RS en señales de salida de! aleatorizador de datos; un ajustador de paquete/intercalador robusto para intercalar solamente los datos robustos entre las señales de salida del codificador RS y realizar la reconstrucción en los paquetes de datos robustos basados en una proporción de codificación de datos robustos y un intercalador de datos para intercalar una señal de salida del ajustador de paquete/intercalador robusto.

9. Un receptor de televisión digital (DTV) comprendiendo: un medio de recepción para recibir una señal de transmisión incluyendo datos normales y datos robustos y convirtiendo la señal de transmisión recibida en una señal de banda base; un medio de ecualización para determinar un nivel de símbolo de la señal de transmisión; un medio de decodificación trellis para realizar la decodificación trellis en el símbolo cuyo nivel se ha determinado y un medio de codificación para emitir un flujo de datos de video digitales con respecto a la señal decodificada trellis, en donde los medios de decodificación trellis realizan la decodificación trellis en los datos robustos mediante mezclar y usar una pluralidad de métodos.

10. El receptor DTV de conformidad con la reivindicación 9, en donde los medios de decodificación trellis decodifican el nivel de símbolo determinado en los símbolos de datos de dos bits mediante mezclar y usar un método P-2VSB y un método E-4VSB.

11. El receptor DTV de conformidad con la reivindicación 10, en donde los medios de decodificación trellis realiza la decodificación mediante mezclar y usar un método E-8VSB de 16 estados.

12. El receptor DTV de conformidad con la reivindicación 9, en donde los medios de codificación trellis decodifican el nivel de símbolo determinado en un símbolo de datos de dos bits mediante mezclar y usar un método P-2VSB y un método E-8VSB.

13. El receptor DTV de conformidad con cualesquiera de una de las reivindicaciones 9 a 12, en donde los medios de decodificación incluyen: un des-intercalador de datos para des-intercalar una señal de salida de los medios de decodificación trellis; un des-intercalador robusto/ajustador de paquete para reconstruir ios datos robustos entre las señales de salida del des-intercalador de datos en los paquetes de datos robustos formados de los datos de información y des-intercalando los paquetes de datos robustos reconstruidos; un decodificador eed Solomon (RS) para realizar la decodificación RS en señales de salida del des-intercalador robusto/ajustador de paquete; un des-aleatorizador para des-aleatorizar las señales de salida del decodificador RS y un des-mulíiplexor para no transmitir simultáneamente las señales de salida del des-aleatorizador de datos.

14. Un método de transmisión de televisión digital (DTV), que comprende las etapas de: a) ingresar un flujo de datos de video digital incluyendo datos normales y datos robustos; b) codificar el flujo de datos de video digital en los símbolos de datos y c) modular y transmitir una señal de salida de la codificación de la etapa b), en donde la codificación trellis se realiza en los datos robustos en la etapa b) de codificación mediante mezclar y usar una pluralidad de métodos.

15. El método de transmisión DTV de conformidad con la reivindicación 14, en donde los datos normales se mapean a cualquiera de un símbolo de datos de {-7, -5, -3, -1 , 1 , 3, 5, 7} en la etapa b) de codificación.

16. El método de transmisión DTV de conformidad con la reivindicación 14, en donde la etapa b) de decodificación incluye: b1) codificar los datos robustos en los símbolos de datos de dos bits y b2) emitir un símbolo de datos de cualquier nivel entre los niveles predeterminados expresados en tres bits basados en los símbolos de datos de dos bits, que es la codificación trellis.

17. El método de transmisión DTV de conformidad con la reivindicación 16, en donde los datos robustos se codifican mediante mezclar y usar un método P-2VSB y un método E-4VSB en la codificación robusta de la etapa b1 ).

18. El método de transmisión DTV de conformidad con la reivindicación 17, en donde los datos robustos se codifican mediante mezclar adicionalmente y usar un método E-8VSB de 16 estados en la etapa b1 ) de la codificación robusta.

19. El método de transmisión DTV de conformidad con la reivindicación 16, en donde los datos robustos se codifican mediante mezclar y usar un método P-2VSB y un método E-8VSB de 16 estados en la etapa b1) de codificación robusta.

20. El método de transmisión DTV de conformidad con cualquiera de las reivindicaciones 17 a 19, en donde la distancia de los paquetes de datos robustos codificados en el método P-2VSB se mantienen por ser no menos que tres paquetes en la etapa b1) de codificación robusta.

21. El método de transmisión DTV de conformidad con cualesquiera de una de las reivindicaciones 14 a 19, en donde la etapa b) de codificación además incluye: b3) aleatorizar la señal de entrada; b4) realizar la codificación RS en una señal de salida aleatorizada en la etapa b3) b5) intercalar solamente los datos robustos entre las señales de salida de la etapa b4) de codificación RS y realizar la reconstrucción en los paquetes de datos robustos basados en una proporción de codificación de datos robustos, que es el ajuste del paquete y b6) intercalar una señal de salida de la etapa b5) de ajuste de paquete/intercalación robusta.

22. Un método de recepción de televisión digital (DTV), comprendiendo las etapas de: a) recibir una señal de transmisión incluyendo los datos robustos y los datos normales y convirtiendo la señal de transmisión recibida en una señal de banda base; b) determinar un nivel de símbolo de la señal de transmisión; c) realizar la decodificación trellis en el símbolo cuyo nivel se ha determinado y d) emitir un flujo de datos de video digitales con respecto a la señal decodificada trellis, e) en donde la decodificación trellis se realiza en los datos robustos en la etapa c) de la decodificación trellis mediante mezclar y usar una pluralidad de métodos.

23. El método de recepción DTV de conformidad con la reivindicación 22, en donde el nivel de símbolo determinado se codifica en un símbolo de datos de dos bits en la etapa c) de decodificación trellis mediante mezclar y usar un método P-2VSB y un método E-4VSB.

24. El método de recepción DTV de conformidad con la reivindicación 23, en donde la decodificación trellis se realiza en la etapa c) de decodificación trellis mediante mezclar y usar adicionalmente un método E-8VSB de 16 estados.

25. El método de recepción DTV de conformidad con la reivindicación 22, en donde el nivel de símbolo determinado se decodifica en un símbolo de datos de 2 bits en la etapa c) de decodificación trellis mediante mezclar y usar un método P-2VSB y un método E-8VSB.

26. El método de recepción DTV de conformidad con cualquiera de una de las reivindicaciones 22 a 25, en donde la etapa de decodificación d) incluye: d1) señales de emisión de des-intercalación de la etapa c) de decodificación trellis; d2) reconstruir los datos robustos entre las señales de salida obtenidas en la etapa d1) de des-intercalación de datos en los paquetes de datos robustos formados de datos de información, que es ajuste de paquete y des-intercalación de los paquetes de datos robustos reconstruidos; d3) realizar la decodificación Reed Solomon (RS) en las señales de salida de la etapa d2) de des-intercalación robusta/ajuste de paquete; d4) des-aleatorizar las señales de salida de la etapa d3) de decodificación RS y d5) no transmitir simultáneamente las señales de salida de la etapa d4) de des-aleatorización de datos.

27. Una señal de transmisión de televisión digital (DTV), que comprende: información de datos normales mapeada a cualquiera de uno de los símbolos de datos {-7, -5, -3, -1 , 1 , 3, 5, 7}; información de datos robustos que son trellis codificados en los métodos P2VSB, E-4VSB y/o E-8VSB y mapeados para cualquiera de un símbolo de datos de {-7, -5, -3, -1 , 1 , 3, 5, 7}; información del método de codificación trellis de datos robustos y una información de bandera de datos robustos para identificar los datos normales y los datos robustos, en donde la señal de transmisión es una señal modulada de banda lateral residual (VSB).

28. La señal de transmisión DTV de conformidad con la reivindicación 27, en donde la información de datos normales y la información de datos robustos se intercalan para mezclarse uno con otro y la información de datos robustos incluye una información de encabezado para tener compatibilidad de retraso.