KR100884909B1

KR100884909B1 - Ａｔｓｃ 시스템에서 표준 8-ｖｓｂ 및 강인한2-ｖｓｂ(4-ｖｓｂ) 심볼들의 동시 전송

Info

Publication number: KR100884909B1
Application number: KR1020037001630A
Authority: KR
Inventors: 가담바산쓰알.; 비루다그나츄
Original assignee: 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date: 2001-06-04
Filing date: 2002-06-03
Publication date: 2009-02-20
Also published as: CN100347979C; AR034357A1; CN1543722A; US20020191712A1; TW591946B; WO2002100026A1; KR20030024827A; CA2449820A1; US7675994B2

Abstract

ATSC A/53 HDTV 신호 전송 표준으로 향상시키는 유연한 디지털 전송 시스템. 그 시스템은 제 1 ATSC(Advanced Television Systems Committee) 표준으로 인코딩된 8-VSB 비트 스트림을 발생시키고, 높은 우선 순위 정보 비트들을 전송하기 위해 인코딩된 새로운 강인한 비트 스트림을 발생시키기 위한 디지털 신호 송신기를 포함하며, 새로운 비트 스트림의 심볼들은 2-VSB 모드 및 4-VSB 전송 모드(MODE, NRP, RPP)를 포함하는 전송 모드에 따라 전송될 수 있다. 표준 8-VSB 비트 스트림은 규정된 브로드캐스터 비트-레이트 비율에 따라 지상 채널을 통해 동시에 전송되도록 병합되고 포맷된다(330). 전송 시스템은 송신기 장치에서 강인한 패킷들을 인코딩하는데 필요한 정보를 발생시키기 위한 제어 메커니즘을 포함한다. 이는 또한 제어 파라미터들(360)을 인코딩하기 위한 메커니즘을 포함하며, 전송을 위해 발생된 정보를 표준 및 강인한 비트 스트림들(365)과 멀티플렉스한다. 수신기 아키텍처는 부가적으로 송신기 장치에 의해 전송된 표준 및 강인한 비트 스트림들을 인코딩하는데 제공된다.

수신기 장치, 송신기 장치, 강인한 비트 스트림, 표준 비트 스트림, 패킷

Description

ＡＴＳＣ 시스템에서 표준 8-ＶＳＢ 및 강인한 2-ＶＳＢ(4-ＶＳＢ) 심볼들의 동시 전송{Simultaneous transmission of standard 8-VSB and robust 2-VSB (4-VSB) symbols in ATSC system}

본 발명은 디지털 전송 시스템들, 특히 ATSC(Advanced Television System Committee) DTV(Digital Television) 표준(A/53)에 관한 것이다. 본 발명은 ATSC 표준과 호환하며, 표준 비트 스트림에 따르는 강인한(robust) 비트-스트림을 전송하기 위한 방법을 기술하며, 또한, 수신기 장치에서 강인한 패킷들의 식별을 가능하게 할 수 있는 방법을 기술한다.

지상 방송 채널들을 통해 HDTV(high-definition television) 전송을 위한 ATSC 표준은 10.76㎒의 속도를 갖는 8 레벨의 VSB(vestigial sideband) 심볼 스트림으로 변조된 12 독립 시간 다중화된 트릴리스 코딩된 데이터 스트림들(independent time-multiplexed trellis-coded data streams)의 시퀀스를 포함하는 신호를 사용한다. 이 신호는 표준 VHF 또는 UHF 지상 텔레비전 채널에 대응하는 6㎒ 주파수 대역으로 변환되며, 그 채널을 통한 신호는 19.39 Mbps(million bit per second)의 데이터 레이트로 방송한다. (ATSC) 디지털 텔레비전 표준과 최근 개정 A/53에 관한 상세는 http://www.atsc.org/에서 입수할 수 있다.

도 1은 일반적으로 예시적인 종래 기술의 HDTV(high definition television) 송신기(100)를 도시하는 블록도이다. MPEG 호환 가능한 데이터 패킷들은 데이터 랜더마이저(randomizer)(105)에서 랜덤화되며, 각 패킷은 RS(Reed Solomon) 인코더 유닛(110)에 의해 FEC(forward error correction)을 위해 인코딩된다. 그 후, 각 데이터 필드의 연속적인 세그먼트들에서 데이터 패킷들은 데이터 인터리버(120)에 의해 인터리브되고, 인터리브된 데이터 패킷들은 더 인터리브되며, 트릴리스 인코더 유닛(130)에 의해 인코딩된다. 트릴리스 인코더 유닛(120)은 3 비트들 각각을 갖는 데이터 심볼들의 스트림을 생성한다. 3 비트들 중 하나는 프리코딩(precode)되며, 나머지 2 비트들은 4 상태 트릴리스 인코더에 의해 생성된다. 그 다음 3 비트들은 8 레벨 심볼에 매핑된다.

알려진 바와 같이, 종래 기술의 트릴리스 인코더 유닛(130)은 12 인터리브된 코딩된 데이터 시퀀스들을 제공하기 위해 12 병렬 트릴리스 인코더 및 프리코더 유닛들을 포함한다. 멀티플렉서(140)에서, 각 트릴리스 인코더 유닛의 심볼들은 동기화 유닛(도시안됨)으로부터 "세그먼트 동기(segment sync)" 및 "필드 동기(field sync)" 동기화 비트 시퀀스들(150)과 결합된다. 작은 동상 파일럿 신호는 파일럿 삽입 유닛(160)에 의해 삽입되며, 선택적으로 필터 장치(165)에 의해 사전 등화된다(pre-equalize). 그 후, 심볼 스트림은 VSB 변조기(170)에 의해 VSB(vestigial sideband) 억압된 반송파 변조 처리된다. 그 후, 심볼 스트림은 최종적으로 무선 주파수(RF) 변환기(180)에 의해 무선 주파수로 상향 변환된다.

도 2는 예시적인 종래 기술의 HDTV(high definition television) 수신기(200)를 도시하는 블록도이다. 수신된 RF 신호는 튜너(210)에 의해 중간 주파수(IF)로 하향 변환된다. 그 후, 상기 신호는 필터링되며, IF 필터 및 검출기(220)에 의해 디지털 형태로 변환된다. 검출된 신호는 데이터 심볼들의 스트림의 형태로 되며, 그 각각은 8 레벨 콘스텔레이션(constellation)에서 레벨을 나타낸다. 그 다음 그 신호는 NTSC 거절 필터(230)와 동기화 유닛(240)에 제공된다. 그 다음 신호는 등화기 및 위상 추적기(250)에 의해 등화 및 위상 추적 처리된다. 그 후, 복원된 인코딩된 데이터 심볼들은 트릴리스 디코더 유닛(260)에 의해 트릴리스 디코딩 처리된다. 그 후, 인코딩된 데이터 심볼들은 데이터 디-인터리버(de-interleaver)(270)에 의해 디-인터리브된다. 데이터 심볼들은 RS(Reed Solomon; 리드 솔로몬) 디코더(280)에 의해 RS 디코딩 처리된다. 이는 송신기(100)에 의해 전송된 MPEG 호환 가능한 데이터 패킷들을 복원한다.

현존하는 ATSC 8-VSB A/53 디지털 텔레비전 표준이 고스트들, 노이즈 버스트들, 신호 페이드들(fades) 및 지상 설정에서의 간섭들과 같은 수많은 채널 손상들을 극복하는 신호들을 충분히 전송할 수 있는 반면에, 변화하는 우선 순위와 데이터 레이트들의 스트림들이 수용될 수 있도록 ATSC 표준에서 유연성에 대한 필요성이 존재한다.

ATSC 디지털 전송 시스템, 표준 ATSC 8-VSB 비트 스트림과 함께 새로운 강인한(robust) 비트 스트림들을 전송하기 위한 기술에서 제공하는 것이 더 바람직하며, 새로운 비트 스트림은 표준 ATSC 스트림과 비교되는 더 낮은 TOV(Threshold of Visibility)을 갖는다.

수신기 장치에서 강인한 패킷들을 정확하게 식별하는데 사용되는 규정된 파라미터들을 전송하기 위한 메커니즘을 제공하는 유연한 ATSC 디지털 전송 시스템 및 방법을 제공하는 것이 더 바람직하다.

새로운 비트 스트림의 강인성에 대한 표준 비트 스트림의 데이터 레이트의 트레이드-오프(trade-off)를 허락하며, 또한 전송이 현존하는 디지털 텔레비전 수신기 장치들과 역으로 호환 가능하도록 하는 유연한 ATSC 디지털 전송 시스템 및 방법을 제공하는 것이 더 바람직하다.

따라서, 본 발명의 목적은, ATSC 디지털 전송 시스템에서, 표준 ATSC 비트 스트림과 함께 새로운 강인한 비트 스트림을 전송하기 위한 기술을 제공하는 것이다.

본 발명의 다른 목적은, 수신기 장치에서 강인한 패킷들을 정확하게 식별하는데 사용되는 규정된 파라미터들을 발생 및 전송하기 위한 메커니즘을 제공하는 유연한 ATSC 디지털 전송 시스템 및 방법을 제공하는 것이다.

본 발명의 또 다른 목적은 현존하는 디지털 텔레비전 수신기 장치들과 역호환 가능한 유연한 ATSC 디지털 전송 시스템을 제공하는 것이다.

본 발명의 바람직한 실시예들에 따라,

8-VSB 변조된 비트 스트림 심볼들로서 전송될 패킷들을 인코딩하거나 강인한 비트 스트림 심볼들로서 전송하기 위한 강인한 패킷들을 인코딩하기 위한 수단과; 수신기 장치로 수신하기 위해 고정된 대역폭 통신 채널을 통해 8-VSB 변조된 비트 스트림 심볼들을 포함하는 표준 비트 스트림과 함께 또는 개별적으로 강인한 비트 스트림 심볼들을 포함하는 강인한 비트 스트림을 전송하기 위한 송신기 장치와; 상기 수신기 장치에서 강인한 패킷들을 디코딩하는데 필요한 정보를 발생시키기 위한 수단을 포함하고, 상기 송신기 장치는 수신기 장치에서 적절한 심볼 디코딩을 가능하게 하기 위해 발생된 패킷 디코딩 정보를 표준 비트 스트림 및 강인한 비트 스트림과 멀티플렉스하는 디지털 신호 전송 시스템 및 방법을 제공한다.

다양한 제조업자들로부터 현존하는 수신기들과 역호환을 보장하기 위해, 선택적 비조직적인(non-systematic) 리드 솔로몬 인코더는 패리티 바이트들을 강인한 비트 스트림 패킷들에 부가하기 위해 제공된다. 표준 8-VSB 비트 스트림은 ATSC FEC 방식(A/53)을 사용하여 인코딩될 것이다. 삽입된 새로운 비트 스트림을 사용하여 전송된 패킷들은 현존하는 수신기의 트랜스포트 층 디코더에 의해 무시될 것이며, 따라서, 현존하는 수신기들에 의해 디코딩될 수 있는 유효한 페이로드를 감소시킨다.

본 명세서에 기재된 본 발명의 상세는 하기에 리스트된 도면들의 보조하여 하기에 기술되어질 것이다.

도 1은 종래 기술에 따른 예시적인 HDTV(high definition television) 송신기의 블록도.

도 2는 종래 기술에 따라 예시적인 HDTV(high definition television) 수신기의 블록도.

도 3은 본 발명에 따른 강인한 (의사 2-VSB 및 4-VSB) 및 표준 비트 스트림 들에 대한 향상된 디지털 전송 시스템(300)의 기능도를 나타내는 도면.

도 4는 본 발명의 향상된 디지털 전송 시스템(300)에 의해 전송된 FEC 인코딩된 비트 스트림들을 포함하는 디지털 세그먼트를 도시하는 도면.

도 5a 및 도 5b는 종래 기술에 따라 트릴리스 코드 인트라세그먼트 인터리빙을 채용하는 트릴리스 인코더 블록(350)을 도시하는 도면.

도 6은 강인한 스트림들에 대한 패킷 포맷터 장치에 구현된 패킷 중복 처리의 결과를 도시하는 도면.

도 7a는 제어 파라미터 모드=2, 3 및 NRS=0에 따라 포맷된 패킷들에 대한 패킷 중복의 처리를 도시하는 도면.

도 7b는 제어 파라미터 모드=2, 3 및 NRS=1에 따라 포맷된 패킷들에 대한 패킷 중복의 처리를 도시하는 도면.

도 8a 및 도 8b는 특히 제어 파라미터 모드=1 및 NRS=0(도 8a) 및 NRS=1(도 8b)에 대한 패킷 포맷터에 의해 실행된 비트 재배열 처리를 도시한 도면.

도 9a는 312 패킷들을 포함하는 단일 MPEG 필드(400)를 도시하는 도면.

도 9b는 제어 파라미터 정보가 NRP="1101" 및 RPP="00"를 포함하는 경우에 대해 예시적인 MPEG 필드(402)를 도시하는 도면.

도 9c는 제어 파라미터들 NRP="1100" 및 RPP="01"를 포함하는 경우에 대해 예시적인 MPEG 필드를 도시하는 도면.

도 10은 표준 및 새로운 (강인한) 비트 스트림들을 디코딩할 수 있는 새로운 ATSC 수신기(500)의 블록도.

본 발명은 디지털 송신기에 의해 보다 강인한 ATSC 비트 스트림들, 예를 들어 의사 2-VSB 및 4-VSB 및 계층적인 VSB 또는 H-VSB 변조된 비트 스트림들로 규정된 것들의 전송 또는 표준 ATSC 8-VSB 비트 스트림에서 강인한 비트 스트림들의 삽입(embedding)을 가능하게 하는 시스템에 관한 것이다. 제안된 새로운 ATSC 비트 스트림들 각각은 강인한 스트림에서 비트들의 에러 정정 능력이 표준 ATSC 8-VSB 비트 스트림에서 비트들의 에러 정정 능력보다 더 높다는 점에서 강인하다("강인한 스트림들").

도 3에 따라 본 명세서에 기술된 본 발명은 반송파 대 잡음 비율들의 큰 범위 및 채널 조건들을 수용하기 위해 강인한 표준 디지털 비트 스트림들로서 MPEG 호환 가능한 패킷들의 유연한 전송 및 수신을 가능하게 하는 새로운 디지털 전송 시스템(300)에 관한 것이다.

게다가, 본 명세서에 기술된 본 발명은 현존하는 디지털 수신기 장치들과 역호환할 수 있는 새로운 방법들을 구현하고, 특히 수신기 장치에서 강인한 MPEG 패킷들을 정확하게 식별하는데 사용되는 규정된 파라미터들을 전송하기 위한 메커니즘을 제공하는 디지털 전송 시스템에 관한 것이다.

본 발명에 따른 강인한 의사 2-VSB 또는 4-VSB 비트 스트림들(표준 비트 스트림들 외에)을 전송하기 위한 향상된 디지털 전송 시스템(300)의 대표적인 기능도가 도 3에 대해 이제 기술된다. 도 3에 기술된 바와 같이, 시스템(300)은 패킷들(307)을 수신하고, 현존하는 ATSC 8-VSB 표준에 따라 또는 새로운 (강인한) 의사 2-VSB, 4-VSB 또는 H-VSB 변조 비트 스트림들로서 디지털 비트 스트림들을 발생시키기 위한 입력 경로(303)를 포함한다. 바람직하게, 예를 들어 의사 2-VSB 또는 4-VSB 변조된 모든 강인한 패킷들은 현존하는 수신기들이 유효한 RS(Reed-Solomon; 리드 솔로몬) 코드 워드들로서 강인한 스트림 패킷들을 식별할 수 있음을 의미하는 역호환 가능한 방식으로 시스템(300)에 의해 처리 및 전송된다. 예를 들어, 널 패킷 헤더를 포함하기 위해 강인한 스트림 패킷들(현존하는 수신기들에 대해)에 대응하는 패킷 식별자(PID)를 가능하게 함으로써 행해질 수 있다.

새로운 ATSC 인코딩 시스템의 몇몇 특징 점들이 포함하지만, 1) 새로운 강인한 스트림에 대한 TOV(Threshold of Visibility)가 8.5㏈ 만큼 낮을 수 있고; 2) 강한 정적 다중 경로 및 동적 다중 경로의 존재시 새로운 강인한 스트림에 대한 중요한 성능 이득들의 가능성(enablement); 3) 강인성에 대한 데이터 레이트들의 트레이드-오프를 허락하며; 4) 3개의 상이한 시스템 모드들: 의사 2-VSB, 4-VSB 및 계층적인 VSB(H-VSB); 5) 역호환 요건들을 만족시키기 위한 선택적 리드 솔로몬 인코더; 6) 브로드캐스터는 강인한 스트림 및 표준 스트림의 혼합 양을 선택할 수 있고, 혼합 퍼센트는 0(표준 스트림만)에서 100%(강인한 스트림만)까지의 범위일 수 있고; 7) 몇몇 옵션들은 프레임내의 강인한 패킷들의 배치를 위해 제공된다는 점에 한정되지 않는다.

따라서, 향상된 ATSC 디지털 전송 시스템을 구현하기 위해, 다수의 선택 가능한 파라미터들이 먼저 선택되어, 수신기 장치에 전송되어야 한다. 정보를 수신기 장치에 전달하기 위한 효과적인 방법은 이제 본 명세서에 기술된다. 특히, A/53 ATSC 표준에 따라 규정된 예약된 프레임 동기 비트들 중 일부는 상기 목적을 위해 사용될 수 있다. 도 4에 도시된 바와 같이, ATSC A/53 표준에 따라, 개정 B(2001년 8월 7일), VSB 송신기가 일련이 데이터 프레임들(도시안됨)로서 데이터 전송을 구성하고, 각 데이터 프레임은 2개의 데이터 필드들을 포함하며, 각 데이터 필드는 313 데이터 세그먼트들을 포함한다. 각 데이터 필드(Data Field)는 주기적이며(대략 24.2㎳), 유일한 동기화 신호인 데이터 필드 동기(Data Field Sync)(도시안됨)로서 언급된 하나의 완전한 데이터 세그먼트(Data Segment)로 시작한다. 나머지 312 데이터 세그먼트들 각각은 그와 연관된 순방향 에러 정정(forward error correction; FEC) 오버헤드(RS 코더 및 트릴리스 코더에 의해 발생된) 더하기 한 188-바이트 트랜스포트 패킷으로부터 데이터의 등가물을 보낸다. 데이터 필드 동기 세그먼트(20)는 도 4에 도시되어 있는데, 데이터 세그먼트 동기(Data Segment Sync) 25 신호를 포함하는 832 심볼들을 포함하고, 데이터 세그먼트 동기(Data Segment Sync) 25 신호는 2진 형태로 전송된 4 심볼들을 포함하여, 세그먼트 동기를 제공한다. ATSC A/53 표준에 따라, 데이터 세그먼트(20)의 나머지 828 심볼들은 가변 길이들의 의사 잡음 시퀀스들 26a, ..., 26d를 포함하는 몇몇 심볼 필드들과, 104 심볼들을 포함하는 예약된 심볼 필드 27를 포함한다. 본 발명에 따라, 수신기에 대해 역호환 가능한 방식으로 표준 및 새로운 강인한 (의사 2-VSB, 4-VSB 또는 H-VSB) 비트 스트림들을 포함하는 디지털 비트 스트림 전송의 타입을 식별하기 위한 파라미터들의 세트가 통신되는 예약된 심볼 필드 27내에 있다.

표 1은 수신기에서 강인한 패킷들을 정확하게 식별하기 위해 규정되어야 하는 파라미터들을 나타낸다. 이것들이 수신기의 등화 장치에서 해석되어야 하므로, 그들은 강인한 에러 정정 코드들을 사용하여 많이 보호된다. 인코딩된 코드 워드는 데이터 필드 동기(Data Field Sync) 세그먼트 20의 104 예약된 심볼 필드 27에 삽입되는 것이 바람직하다.

MODE (2)

NRS (1)

NRP (4)

RPP (2)

표 1은 강인한 패킷들을 식별하기 위해 4 파라미터들(그들의 각 수의 비트들)의 사용을 나타내는 것이 바람직하다. 제 1 파라미터 "MODE"는 강인한 패킷들의 사양을 나타내며, 강인한 패킷들의 포맷을 식별하는데 사용된다. 2개의 비트들은 표 2에 관해 지금 기술되어진 바와 같이 4개의 가능한 모드들을 식별하는데 사용된다.

MODE	설명
00	표준. 필드에 어떠한 강인한 패킷들도 없음
01	H-VSB 모드
10	4-VSB 모드
11	의사 2-VSB 모드

예를 들어, 표 2에 도시된 바와 같이, MODE 00은 전송될 강인한 패키들을 갖지 않는 표준 스트림을 나타내고, MODE 01은 H-VSB 스트림을 나타내며, MODE 10은 4-VSB 스트림을 나타내고, MODE 11은 전송될 의사 2VSB 스트림을 나타낸다. 만일 MODE=00이면, 파라미터들의 레스트(rest)가 무시될 수 있다.

표 1로 다시 돌아가면, 두 번째 "NRS(Non-systematic Reed-Solomon coder)" 파라미터는 비시스템적 RS 코더가 강인한 패킷들을 인코딩하는데 사용되는지 여부를 나타낸다. 단일 비트는 표 3에 관해 이제 기술된 바와 같이 2개의 가능한 NRS 모드들을 식별하는데 사용된다.

NRS	설명
0	비시스템적 RS 코더가 사용되지 않는다
1	비시스템적 RS 코더가 사용된다

예를 들어, NRS=0는, 비시스템적 RS 코더가 사용되지 않고, 그래서 하나의 강인한 패킷이 FEC 블록에 의해 2개의 심볼 세그먼트들로 코딩될 것임을 나타낸다. NRS=1이면, 시스템적 RS 코더가 사용되고, 그러므로 4개의 강인한 패킷들의 그룹이 FEC 블록에 의해 9개의 심볼 세그먼트들로 코딩될 것임을 나타낸다. 표 4 및 표 5는 예를 들어 프레임당 강인한 패킷들의 수(즉, 프레임(혼합)당 강인한 패킷들의 수 대 표준 패킷들의 수)의 비율 및 예를 들어 NRS=0 및 NRS=1 각각에 대해 대응 비트 레이트들을 도시한다.

표 4는, NRS=0일 때, 상이한 혼합 값들에 대한 각각의 강인한 그리고 표준 비트 스트림들의 비트 레이트들을 특히 나타낸다. 표 4에 나타난 혼합 퍼센트가 값들을 반올림한 것(round off)임을 유념해야 할 것이다.

표 5는, NRS=1일 때, 상이한 혼합 값들에 대한 강인한 그리고 표준 비트 스트림들의 비트 레이트들을 특히 나타낸다.

표 1을 다시 참조하면, 세 번째 "NRP" 파라미터는 프레임에서 강인한 패킷들의 수를 나타낸다. 표 6은 이 4 비트 수를 프레임에서 강인한 패킷들의 수로 매핑하는데 사용될 수 있다.

표 1을 다시 참조하면, 네 번째 "RPP" 파라미터는 프레임에서 강인한 패킷들의 위치를 나타낸다. 강인한 패킷들은 프레임 내에서 일정하게 분포될 수 있거나 초기 위치로부터 시작하여 프레임 내에서 인접하여 배열될 수 있다. 일정한 분포가 NRP의 모든 값들에 대해 가능하지 않음에 유념하라. 표 7은 프레임 내에서 다양한 타입들의 강인한 패킷 분포들을 기술한다.

RPP	강인한 패킷의 위치
00	하나의 세분성(granularity)을 갖는 프레임 내에서 균일하게 분포됨
01	2개의 세분성(granularity)을 갖는 프레임 내에서 균일하게 분포됨
10	4개의 세분성(granularity)을 갖는 프레임 내에서 균일하게 분포됨
11	한 위치로부터 시작하여 프레임 내에서 인접하게 배열됨

명세서에 기재된 바와 같이, 강인한 심볼 매핑 기술들은 새로운 강인한 비트 스트림에 대해 이로운 성능을 얻는데 이용된다. 이것은 송신기의 FEC부를 통해 강인한 비트 스트림과 표준 비트 스트림에 속하는 바이트들을 추적하기 위해 제어 메커니즘을 필요로 한다. 또한, 송신기는, 보다 더 상세히 설명된 바와 같이, 강인한 비트 스트림에 속하는 데이터 바이트들을 재포맷하기 위해 데이터 경로에서 "패킷 포맷터" 블록(330)(도 3)을 구현한다.

도 3은 본 발명에 따른 강인한 비트 스트림들을 전송하기 위한 ATSC 송신기(300)를 도시하는 블록도이다. 설명을 위해, ATSC 송신기(300)는 비시스템적인 RS 코더(즉, NRS=0) 없이 기술된다. 선택적 비시스템적 RS 코더(즉, NRS=1)를 나타내는 ATSC 송신기의 다른 실시예가 부가적인 복잡도를 고려하여 변경됨을 알 수 있다. 도 3에 도시된 바와 같이, 본 발명에 따른 ATSC 송신기(300)는 공지된 패턴의 의사 랜덤 번호 발생에 따른 입력 데이터 바이트 값을 먼저 변경하기 위해 랜더마이저 요소(310)를 구현한다. ATSC 표준에 따라, 데이터 랜더마이저는 인입하는 데이터 바이트들 데이터 필드의 시작에서 초기화된 16 비트 최대 길이 의사 랜덤 이진 시퀀스(PRBS)와 XOR한다. 그 다음, 출력 랜덤화된 데이터는 RS 인코더 요소(320)에 입력되며, RS 인코더 요소는 187바이트들의 데이터 블록 사이즈에서 동작하며, 에러 정정을 위해 20 RS 패리티 바이트들을 데이터 세그먼트당 전송된 207 바이트들의 전체 RS 블록 사이즈의 결과와 더한다. 이는 후처리되어 강인한 콘스텔레이션들을 사용하여 전송될 바이트들이다. RS 인코딩 후, 그에 따라 207 바이트 데이터 세그먼트는 강인한 비트 스트림에 속하는 데이터 바이트들을 재포맷하는 기능을 하는 패킷 포맷터(330)에 입력된다. 패킷 포맷터(340)는 본질적으로 버퍼링하며, 207 바이트들의 그룹들로 인입하는 강인한 비트 스트림을 그룹화하며, 임의의 변경도 없이 표준 비트 스트림 바이트들을 패스한다. 일반적으로, 패킷 포맷터 출력에서 각 바이트의 단지 4개의 비트들, LSB들(6, 4, 2, 0)이 인입하는 스트림에 대응한다. 각 바이트의 다른 4개의 비트들, MSB들(7, 5, 3, 1)이 본 명세서에 보다 상세히 설명된 바와 같은 이유들에 대해 임의의 값으로 설정될 수 있다. 패킷 포맷터(330)에서 바이트 재포맷 후, 데이터는 ATSC A/53 표준에 따라 데이터 스트림의 순차 순서를 스크램블링하기 위해 콘벌루션 인터리버 메커니즘(340)에 입력된다. 보다 상세히 설명된 바와 같이, 각 강인한 패킷 또는 표준 패킷과 연관된 바이트들의 추적은 도 3에 도시된 바와 같이 동시 처리 제어 경로(304)에서 실행된다. 이때, 도 3에 도시된 바와 같이, 인터리브된 RS 인코딩된 데이터 바이트들은 트릴리스 인코더 장치(350)에 의해 트릴리스 코딩되며 그 트릴리스 인코더 장치는 프리코딩되는 즉, 하나의 입력 비트는 다른 비트가 프리코딩되는 동안 1/2 레이트의 콘볼루션 코드를 사용하여 2개의 출력 비트들로 인코딩되는 하나의 인코딩되지 않은 비트를 갖는 2/3 레이트 트릴리스 코드를 사용한다. 도 5a에 도시된 바와 같이, 트릴리스 인코더(350)는 트릴리스코드 인트라세그먼트 인터리빙과 심볼 매핑을 사용하며, 예를 들어 인터리브된 데이터 심볼들에서 동작하는 12개의 동일한 트릴리스 인코더들과 프리코더들(351₁ 내지 351₁₂)을 포함한다.

바람직하게, 보다 강인한 트릴리스 인코드 매핑 방식(의사 2-VSB 또는 4-VSB) 시스템은 추적된 정상(표준) 심볼들에 대해 구현된 표준 8-VSB 심볼 매핑 방식과 비교하여 추적된 강인한 심볼들에 대해 구현된다. 강인한 심볼들의 트릴리스 인코딩에 대해, 1/3 트릴리스 인코딩이 한 비트의 입력이 강인한 스트림들에 대해 한 심볼로 매핑되는 3개의 비트들로 매핑되도록 구현됨을 알아야 한다. 표준 스트림들에 대해, 2개의 비트들은 표준 패킷들에 대해 콘벌루션 8레벨 심볼 매핑 기술에 따라 3개의 비트들로 매핑된다. 표준 스트림(SS)에 속하는 콘볼루션 바이트들에 대해, 각 바이트의 모든 8 비트들은 정보를 전달한다. 강인한 스트림(NS)에 대해, 각 바이트의 단지 4개의 비트들이 정보를 전달하는 것이 바람직하다. 보다 구체적으로, 도 5b에 도시된 바와 같이, 본 발명에 따라, 강인한 비트 스트림에 대해, 트릴리스 인코더(350)는 바이트를 수신하며, 그 바이트 중 단지 4 비트들(LSB들)은 유효 정보를 포함한다. 강인한 스트림에 속하는 바이트가 트릴리스 인코더(350)에 의해 수신될 때, 정보 비트들(예를 들어, LSB들 비트들(6, 4, 2, 0))은 X1에 놓이며, X2는 특정 심볼 매핑 방식, 예를 들어 의사 2-VSB를 얻기 위해 순차적으로 결정된다. X2가 결정될 때, 바이트들의 4-MSB들, 예를 들어 비트들 (7, 5, 3, 1)은 이 값들로 대체될 것이다. 바이트의 모든 비트들이 결정될 때, 새로운 바이트가 그 다음 LSB들 및 MSB들을 포함하여 형성되어질 것이다. 이 바이트는 그 다음 NRS=1일 때 "비스템적" 리드-솔로몬 인코더(375)로 전달될 것이다. 그러나 "비시스템적" 리드-솔로몬 인코더의 패리티 바이트들 및 PID 바이트들은 8-VSB 인코딩 방식을 이용하여 인코딩될 것이다. 각 모드에 대한 심볼 매핑 기술들은 다음과 같이 이제 기술될 것이다:

의사 2-VSB 모드

2-VSB 모드는 도 5b의 트릴리스 인코더 유닛(352)에서 Z2 및 Z1을 정보 비트 X1(즉, LSB 비트들(6, 4, 2, 0))와 동일하게 함으로써 얻어진다. X2는 프리코딩될 때, Z2가 되도록 계산된다. 이 연산은 X2=X1+Y2d mod 2 이외에 아무 것도 없으며, 여기서, Y2d는 도 5b의 프리코더 유닛(353)의 레지스터(356)의 콘텐트이다. 8-레벨 심볼 맵퍼(354)에서 구현된 현존하는 심볼 매핑 방식과 조합한 이 연산은 알파벳{-7, -5, 5, 7}으로부터 심볼들을 생기게 한다. 이는 본질적으로 정보 비트가 이 심볼의 부호로서 전송된다는 점에서 의사 2-VSB 신호이다. 실제 심볼은 현존하는 트릴리스 디코더 장치들에 의해 디코딩될 수 있는 유효한 트릴리스 코딩된 4-레벨 심볼이다.

4-VSB 모드

도 5b로부터, 4-VSB 모드는 트릴리스 인코더 유닛(352)에서 Z1과 정보 비트를 동일하게 함으로써 얻어진다. X2는 프리코딩될 때, Z2가 Z0와 동일하도록 계산된다. 이 연산은 X2=Z0+Y2d mod 2 이외에 아무 것도 없으며, 여기서, y2d는 프리코더 레지스터(356)의 콘텐트이다. 이 연산 및 현존하는 심볼 매핑의 사용은 본질적으로 트릴리스 코딩된 4-VSB 심볼인 알파벳{-7, -3, 3, 7}로부터 심볼들을 생기게 한다. 실제 4-레벨 심볼은 현존하는 트릴리스 디코더들에 의해 디코딩될 수 있는 유효한 트릴리스 코딩된 심볼이다.

따라서, 본 발명에 따라, 패킷들은 단지 정보가 트릴리스 인코더에 의해 처리하는데 적합한 비트 위치에 놓이도록 포맷된다. 강인한 스트림들에 대해, 정보 비트는 단지 강인한 트릴리스 인코딩과 심볼 매핑에 대해 원하는 비트 위치에서 강인한 바이트에 놓여질 필요가 있다. 보다 더 상세하게, MPEG 패킷 레벨에서, 각각의 강인한 패킷 전달 정보에 대해, 2개의 패킷들이 발생되는데, 하나는 정보 반송파 패킷이고, 나머지는 플레이스 홀더(placeholder) 패킷으로서 기능을 한다. 패킷 포맷터(330)에서, 단지 정보 반송파 패킷(플레이스 홀더 패킷이 아닌)이 처리된다. 특히 도 6에 도시된 바와 같이, 패킷 포맷터는 강인한 스트림으로부터 수신된 각 패킷의 각 바이트(331)에 대해 2개의 강인한 바이트들(패킷들)(332a, 332b)을 발생한다. 패킷 포맷터(330)는 처리된 각 입력 바이트의 각 정보 비트(335)에 대응하는 2개의 동일 비트들, 예를 들어 비트들(333, 334)을 발생시킬 것이다. 즉, 각 바이트(332a, 332b)의 모든 2개의 비트들(333, 334)은 도 5b에 도시된 바와 같이, 예를 들어, 의사 2-VSB 매핑이 사용될 때(Z2=Z1), X1 및 X2 비트들로서 트릴리스 인코더에 입력하기 위해 정보 전달 비트들(335)에 대응한다. 따라서, 강인한 패킷 포맷터는 정보 비트들이 사용된 원하는 강인한 심볼 매핑 방식에 따라 Z0-Z2 입력들을 형성하기 위해 트릴리스 인코더(352)에서 적절한 강인한 매핑을 위해 원하는 비트 위치 X1, X2에서 제공되는 것을 보장한다.

도 3을 다시 참조하면, "비시스템적" 리드-솔로몬 인코더(375)가 사용되는 경우, 단지 187 바이트들이 강인한 스트림의 4*187 비트들을 전달하도록 생성될 것이다. 나머지 20 바이트들은 (의사) 2-VSB 및 4-VSB 심볼들을 얻기 위한 방식으로 187 바이트들이 트릴리스 코딩된 후 결정될 것이다. 207 바이트들, 즉 정보 스트림을 포함하는 187 바이트들과 나머지 20 바이트들을 생성시, 결정될 처리단에 있는 특정 값들은 데이터 인터리버(340) 후, 20 바이트들이 187 바이트들의 말단에 나타날 이러한 방식으로 변경된다. 새로운 스트림 처리단에서, 20 바이트들의 값들은 임의의 값으로 설정될 수 있다. 그러나, "비시스템적" 리드-솔로몬 인코더(375)가 사용되지 않는 경우, 207 바이트들의 모든 LSB들은 인입하는 강인한 비트 스트림으로부터 207*4 비트들에 대응할 것이다. 이 경우에, 187-바이트 MPEG 컴플라인트(compliant) 패킷이 828*2 심볼들을 사용하여 전송될 것이다.

표 8은 MODE 및 NRS 파라미터들의 상이한 조합들에 대한 패킷 포맷터(330) 기능을 요약한다.

NRS	MODE	입력 패킷들의 수	출력 패킷들의 수	기능
0	2, 3	1	2	바이트 중복
0	1	2	2	비트들 재배열
1	2, 3	4	9	바이트 중복, "플레이스 홀더들" 삽입
1	1	8	9	비트들 재배열, "플레이스 홀더들" 삽입

표 8로부터, 패킷 포맷터(330)는 3개의 기능 유닛들, 즉 기본적인 포맷터 유닛, 패리티 바이트 위치 계산기 유닛 및 '플레이스 홀더(place holder)' 삽입기 유닛을 포함한다. 예를 들어, NRS=0일 때, 각 강인한 정보 바이트 331을 2 바이트들(332a, 332b)로 변환한다. 이는 도 7a에 도시되며, 그것에 의해 강인한 정보 패킷 입력은 NRS=0일 때 2개의 패킷들로 변환된다. 패킷 포맷터의 기능은 특히 MODE 및 NRS 제어 파라미터들에 의존한다. NRS=0인 경우, 패킷 포맷터는 기본적으로 도 7a에 도시된 바와 같이 바이트 중복(duplication) 또는 바이트 재배열의 기능을 실행한다. 그러나, NRS=1(즉, 비시스템적 RS-인코딩이 현존하는 수신기 장치들에서 역호환을 위해 사용되는)인 경우, 패킷 포맷터는 부가적으로 부가적인 헤더 및 패리티 바이트들에 대해 '플레이스 홀더(place holders)'를 삽입한다.

상술된 바와 같이, 기본 패킷 포맷터 기능은 도 7a에 이제 도시된 바와 같이 MODE=2 또는 3(4-VSB, 의사 2-VSB), NRS=0인 경우 및 도 7b에서 MODE=2 또는 3(4-VSB, 의사 2-VSB) 및 NRS=1인 경우에 대해 패킷의 바이트들을 중복시킨다. MODE=1(사용된 H-VSB 변조)인 경우, 입력 패킷의 비트들이 도 8a 및 도 8b에 도시된 바와 같이 재배열된다.

도 8a 및 8b에 도시된 바와 같이, 비트들의 재배열은 강인한 패킷338)으로부터 '강인한 스트림' 비트들이 항상 MSB 비트 위치들로 가며, 삽입된 패킷(339)으로부터 '삽입된 스트림' 비트들이 항상 재포맷된 패킷들(336, 337) 각각의 LSB 비트 위치들로 감을 보장하기 위해 H-VSB 모드(MODE=1)에서 실행된다. 도 8a 및 8b는 특히 비시스템적 RS-인코딩이 역호환을 위해 사용될 때 제어 파라미터들 MODE=1 및 NRS=0(도 8a) 및 MODE=1, NRS=1(도 8b)에 대해 패킷 포맷터에 의해 실행된 비트 재배열 처리를 도시한다.

요약하면, 트랜스포트 시스템으로부터 전송 서브시스템으로의 입력은 188 바이트 MPEG 호환 가능한 데이터 패킷들을 포함하는 19.39Mbps의 시리얼 데이터 스트림이다. MPEG 패킷들은, 도 9a에 도시된 바와 같이, 단일 MPEG 필드(400)를 포함하기 위해 312 패킷들의 그룹들로서 구성된다. 각 패킷은 제어 정보(MODE, NRP 및 RPP)에 의존하여 표준 또는 강인한 비트 스트림에 속하도록 분류된다. 예를 들어, 파라미터들 NRP 및 RPP는 312 패킷들(MPEG 필드)의 그룹에서 패킷들이 강인한 비트 스트림에 속함을 결정한다. 표 6에서 상기된 바와 같이 NRP는 MPEG 필드에서 강인한 패킷들의 수를 결정하며, RPP(표 7)는 그 필드 내에서 강인한 패킷들의 위치를 식별한다. MODE 파라미터는 강인한 패킷들을 인코딩하기 위해 트릴리스 인코더에 의해 사용된다. 제어 파라미터들이 단지 모든 312 패킷들(즉 각 MPEG 필드에 대해 한번)을 변경시킬 수 있음을 알아야 한다.

송신기 시스템(300)에서 처리 예를 제공하면, 모드 파라미터들 NRP="1011" 및 RPP="00" 및 NRS=0이 수신되는 경우, 표 6으로부터, NRP의 이 값에 대해 MPEG 필드에서 78 강인한 패킷들(인코딩 후 39*2)이 있음이 결정될 수 있다. RPP="00"은 패킷들이 제 1 패킷에서 시작하여 MPEG 필드에서 균일하게 분포됨을 나타낸다. 강인한 패킷들간의 이격(spacing)은 팩터(312/78)에 의해 결정된다. 그래서, 파라미터들의 그들 세트에 대해, 제 1 패킷에서 시작하여 MPEG 필드에서 모든 4개의 패킷은 강인한 패킷이다. 강인한 패킷들에 대해 행해진 부가적인 처리 때문에, 그들 중 단지 몇몇(NRS=0에 대해 50%)이 나머지 강인한 패킷들이 플레이스 홀더들인 동안 실제로 페이로드를 전달함에 유념해야 한다. 도 9b는 NRP="1101" 및 RPP="00"에 대해 예를 들어 MPEG 필드(402)를 도시한다.

다른 처리 예에 있어서, 표 6으로부터, NRP="1100" 및 RPP="01"이면, NRP의 이 값에 대해 312 패킷들의 그룹에 52 강인한 패킷들이 있음이 결정된다. "01"의 RPP 값에 대해, 이는 패킷들이 제 1 패킷에서 시작하여 2의 세분성(granularity)을 갖는 MPEG 필드에서 균일하게 분포됨을 나타낸다. 강인한 패킷 쌍들 간의 이격은 팩터(312/2*52)에 의해 결정된다. 그래서, 파라미터들의 이 세트에 대해 제 1 패킷에서 시작하여 MPEG 필드(404)에서 6개의 패킷들 당 2개의 패킷들이 강인한 패킷들이다. 도 9c는 NRP="1100" 및 RPP="01"에 대해 예를 들어 MPEG 필드(404)를 도시한다.

상술된 바와 같이, 동시 처리 경로(304)에서, 수신된 MPEG 필드의 312 패킷들의 각 그룹과 연관된 MODE, NRP 및 RPP 파라미터들은 강인한 패킷 식별에 대해 구현된다. 이러한 제어 파라미터들, MODE, NRP 및 RPP 파라미터들은 단지 모든 312 패킷들, 즉 하나의 MPEG 필드를 변경시킬 수 있다. 시스템 동작에서, 파라미터들은 특히 MODE, NRP 및 RPP 파라미터들에 기초하여 패킷 레벨에서 제어 정보를 발생시키기 위해 로직을 구현하는 'hd_sd_in 발생' 처리 블록(315)에 입력된다. 기술된 바와 같이, 이 블록의 출력(325)은 현재 처리되고 있는 패킷이 새로운 강인한 스트림(NS)에 속하는 경우 비트 값(예를 들어 '1')이고, 수신된 패킷이 표준 스트림(SS)에 속하는 경우 다른 비트 값(예를 들어 '0')이다. 보다 구체적으로, 'hd_sd_in 발생' 처리 블록(315)의 출력(325)은 현재 MPEG 필드 예를 들어, 312 패킷들의 각 패킷에 존재하는 각 바이트에 대해 비트를 발생시킨다. hd_sd 발생 블록(315)이 각 패킷을 식별할 때, 이는 각 강인한 바이트에 대해 '1' 및 각 표준 바이트에 대해 '0'을 출력할 것이다.

바람직하게, 상기 방식에 따라, 코딩 이득은 상이한 비트 스트림들에 속하는 바이트들에 대한 상이한 트릴리스 인코딩 방식들을 사용함으로써 얻어진다. 그러나, 비트 스트림들의 바이트들이 데이터 인터리버(340) 및 트릴리스 인코더(350)(도 5a)에 의해 재배열되므로, 블록(315)에 의해 발생된 대응하는 추적 비트들(325)은 그에 따라 그들이 트릴리스 코더(350)에 의해 인코딩되는 시간까지 콘볼루션 비트 인터리버(341) 및 트릴리스 인터리버 블록들(345)에 의해 재배열된다. 콘벌루션 비트 인터리버 블록(341)은 메모리 요소가 1 바이트 대신에 1 비트인 것을 제외하고는 ATSC A/53 표준에 명기된 콘벌루션 바이트 인터리버(340)와 기능적으로 유사하다. 상기 블록은 콘벌루션 인터리버(340)를 통해 바이트들을 추적하는데 사용된다. 즉, 동기화된 방식으로, 콘벌루션 인터리버 블록(340)으로부터 출력된 각 인터리브된 바이트는 전송될 바이트들 각각에 대응하는 제어 경로(304)에서 추적 비트들의 통합(integrity)이 보호되도록 콘벌루션 비트 인터리버(341)에 의해 추적된다.

상술된 바와 같이, ATSC 표준에 따라, 다른 블록, 즉 트릴리스 인코더(350)는 인트라세그먼트(intrasegment) 인터리빙을 사용하는 12개의 동일 트릴리스 인코더들을 구현하여, 출력 스트림에서 심볼들의 순서에 더 영향을 미친다. 트릴리스 인코더(350)에서 바이트들을 계속 식별하기 위해, 트릴리스 인터리버 제어 블록(345)은 각 트릴리스 인코더로의 각 입력이 추적되도록 제공된다. 제어 경로(304)를 통한 정보 바이트들의 추적은 트릴리스 인코더(350)에서 심볼을 식별하는 각 심볼과 연관된 'td_hd_sd' 비트의 발생시킨다. 상기 비트에 의존하여, 트릴리스 인코더(350)는 본 명세서에 보다 상세히 설명된 방식으로 강인한 인코딩 또는 표준 인코딩을 사용한다. 예를 들어, 제어 블록(345)의 출력 'td_hd_sd'(355)는 트릴리스 인코더 출력 심볼이 새로운 (강인한) 스트림(NS)에 속할 때 1과 동일하며, 출력 심볼이 표준 스트림(SS)에 속할 때 0과 동일하다. 트릴리스 인코더는 심볼 매핑 동안 이 정보를 사용한다. 보다 구체적으로, 각 'td_hd_sd' 출력(355)은 12개의 트릴리스 인코더들 각각에 발생된 심볼에 대응한다. 따라서 트릴리스 인터리버 블록(345)은 트릴리스 인코더의 대응하는 심볼들 (강인한 또는 표준) 출력을 추적하며, 처리 경로(304)의 다른 제어 블록들에서와 같이 바이트들을 추적하지 않는다. 이는 도 3으로부터, 강인한 또는 정규 (표준) 패킷들에 속하는 심볼들을 나타내는 'td_hd_sd'에 따라, 트릴리스 인코더(350)는 연관된 변조 방식들에 따라 심볼들을 매핑할 것임을 알아야 한다.

도 3을 다시 참조하면, 비트 스트림들을 적절하게 디코딩하기 위해서 수신기가 MODE, NRS, NRP 및 RPP 정보를 필요로 할 때, 파라미터들 자체들은 심지어 엄격한 다중 경로 채널들에서도 디코딩될 수 있도록 강인하게 인코딩되어야 한다. 인코드 동기 헤더 블록(360)은 상기 기능을 실행하며, 인코딩 후, 인코드 동기 헤더 블록(360)은 프레임 동기 세그먼트(370)에서 인코딩된 코드-워드를 고정된 위치(예약된 비트들)에 둔다. 제어 파라미터들은 수신기 장치에서 검출된 프레임 동기 신호로부터 추출된다. 그 다음, 트릴리스 인코더(350)의 출력 및 인코딩된 제어 파라미터들을 포함하는 프레임 동기 신호(370)는 파일럿 삽입 및 RF 상향 변환(도 1) 처리되는 멀티플렉스된 신호(380)를 형성하기 위해 멀티플렉서 유닛(365)에 의해 멀티플렉스된다.

도 10은 표준 및 새로운 (강인한) 비트 스트림들을 디코딩할 수 있는 새로운 ATSC 수신기(500)의 블록도를 도시한다. 도 10에 도시된 수신기(500)의 실시예는 비시스템적인 RS 인코더가 사용되지 않는 경우 즉, 제어 파라미터 NRS=0인 경우를 예시한다. 도 3의 전송 시스템에서와 같이, 수신기 장치(500)는 2개의 타입들의 비트 스트림들을 디코딩하기 위한 제공되며, 특히, 2개의 심볼 스트림들에 속하는 심볼들(바이트들)을 적절하게 추적하기 위해 광대한 제어 메커니즘(550)을 사용한다. 이는 또한 새로운 (강인한) NS 패킷들을 재포맷하기 위해 패킷 포맷터를 구현한다.

도 10에 도시된 바와 같이, 캐리어 복조 및 수신된 신호 등화(equalization)(502)가 실행된 후, 동기(sync) 검출 블록은 수신된 패킷들과 연관된 인코딩된 제어 파라미터 정보를 포함하는 수신된 신호(370')에 존재하는 프레임 동기 신호를 검출한다. 디코드 동기 헤더 블록(510)은 프레임 동기 헤더 정보를 디코딩하고, MODE, NRS, NRP 및 RPP 제어 파라미터들을 추출하도록 제공된다. 그 다음, 파라미터들은 'hd_sd_in 발생' 블록(515) 및 'ps_hd_sd 발생' 블록(520)에 전송된다. 특히, 도 10에 도시된 바와 같이, 'hd_sd_in 발생' 블록(515)은 MODE, NRP 및 RPP 파라미터들에 기초하여 패킷 레벨에서 제어 정보를 발생시킨다. 예를 들어, 상기 블록의 출력은 패킷이 NS(새로운 스트림)에 속하는 경우 '1'과 같고 패킷이 SS(표준 스트림)에 속하는 경우 '0'과 같다. 이 블록은 단지 백엔드 락(back-end lock)이 얻어질 때 시작한다. 'ps_hd_sd 발생' 블록(520)은 디-인터리버 출력 시작 신호(도시안됨)가 하이로 토글(toggle)할 때 디-인터리버 출력 동기로 동기화되어, 신호들을 발생시키는 것을 제외하고는 'hd_sd_in 발생' 블록(515)과 유사하다. 콘볼루션 비트 인터리버 블록(520)은 메모리 요소가 1 바이트 대신에 1 비트인 것을 제외하고는 ATSC 표준에 명기된 콘벌루션 바이트 인터리버와 유사하다. 블록(520)은 콘볼루션 디-인터리버(540)를 통해 바이트들을 추적하는데 사용된다. 마찬가지로, 트릴리스 인터리버 블록(525)은 12-심볼 트릴리스 인터리버를 구현한다. 상기 블록의 'td_hd_sd' 신호(526)의 출력은 트릴리스 디코더 입력 심볼(또는 등화기 출력 심볼)(390)이 NS에 속할 때 0보다 클 것이며(예를 들어 H-VSB 에 대해서는 1, 4-VSB 에 대해서는 2, 또는 의사 2-VSB 에 대해서는 3), 트릴리스 디코더 입력 심볼(390)이 SS에 속할 때 0과 같다. 기능적으로, 수신기에서 블록들(515, 520 및 525)은 송신기에서 대응하는 블록들(315, 341 및 345)과 유사하다. 등화기(502)는 심볼의 양호한 추정을 얻기 위해 부가적으로 신호(526)를 사용하며, 트릴리스 디코더(530)는 메트릭 계산에 상기 신호를 사용한다. 패킷 포맷터 블록(555)은 강인한 비트 스트림 패킷들을 재포맷한다. NRS=0일 때, 2개의 NS 패킷들을 RS 디코더 블록(560)에 입력하기 위해 하나의 패킷으로 변환한다.

본 발명의 양호한 실시예들로 간주되는 것이 도시되고 기재되었지만, 물론, 이는 형태 또는 상세에서 다양한 변경안들 및 변화들이 본 발명의 정신으로부터 벗어나지 않고 쉽게 행해질 수 있음을 알 것이다. 그러므로, 본 발명이 기술되고 도시된 정확한 형태들에 한정되지 않지만, 첨부된 청구항들의 범위에 있을 수 있는 모든 변경안들을 포함하도록 구성되게 의도된다.

Claims

디지털 신호 전송 시스템에 있어서,

8-VSB 변조된 비트 스트림 심볼들로서 전송될 패킷들(307)을 인코딩하거나 강인한 비트 스트림 심볼들(380)로서 전송하기 위한 강인한 패킷들을 인코딩하기 위한 수단과;

수신기 장치(500)로 수신하기 위해 고정된 대역폭 통신 채널을 통해 8-VSB 변조된 비트 스트림 심볼들을 포함하는 표준 비트 스트림과 함께 또는 개별적으로 상기 강인한 비트 스트림 심볼들을 포함하는 강인한 비트 스트림을 전송하기 위한 송신기 장치(300)와,

상기 수신기 장치에서 강인한 패킷들을 식별하는 패러미터들을 인코딩하고 강인한 패킷들을 디코딩하는데 필요한 패킷 디코딩 정보(370)를 발생시키는 수단(360)을 포함하며,

상기 송신기 장치(300)는 상기 수신기 장치(500)에서 심볼 디코딩을 가능하게 하기 위해 상기 발생된 패킷 디코딩 정보(370)를 상기 강인한 비트 스트림 및 표준 스트림과 멀티플렉싱하기 위한 수단(365)을 포함하는, 디지털 신호 전송 시스템.
제 1 항에 있어서, 상기 강인한 비트 스트림의 강인한 심볼들은 의사(pseudo) 2-VSB 심볼 변조 방식 및 4-VSB 심볼 변조 방식 중 어느 하나에 따라 전송되며, 패킷 디코딩 정보(370)를 발생시키기 위한 상기 수단(360)은 상기 강인한 패킷들을 위해 구현된 강인한 심볼 변조 방식의 타입을 식별하기 위한 제 1 파라미터(MODE)를 수신기 장치(500)에 제공하는, 디지털 신호 전송 시스템.
제 2 항에 있어서, 강인한 비트 스트림 심볼들로서 전송하기 위해 강인한 패킷들로서 전송될 패킷들을 인코딩하기 위한 상기 수단은

강인한 패킷들에 패리티 바이트들을 추가하기 위한 순방향 에러 정정 인코더 장치(320)와,

강인한 심볼 변조의 타입을 가능하게 하기 위해 인입하는 비트 스트림의 바이트들(331, 335)을 재배열하고 그룹화하기 위한 패킷 포맷터(330)를 포함하고, 패킷 포맷터(330)는 기본 포맷터 유닛, 패리티 바이트 위치 계산기 유닛 및 플레이스 홀더 삽입기 유닛(place holder inserter unit)을 포함하는, 디지털 신호 전송 시스템.
제 3 항에 있어서, 패킷 인코딩 동작들을 통해 강인한 패킷들 및 표준 스트림 패킷들에 속하는 인입하는 바이트들을 추적하기 위한 제어 장치(315)를 더 포함하며, 상기 추적은 표준 및 강인한 패킷들의 적절한 인코딩을 가능하게 하는, 디지털 신호 전송 시스템.
제 4 항에 있어서, 인터리빙 처리 동안 표준 8-VSB 변조된 비트 스트림 및 강인한 비트 스트림의 바이트들을 재배열할 수 있는 데이터 인터리버 장치(340)와,

상기 데이터 인터리버 장치의 출력에 결합되어, 상기 표준 또는 상기 강인한 비트 스트림들의 바이트들을 더 인코딩하기 위한 트릴리스(trellis) 인코더 장치(350)와,

상기 트릴리스 인코더(350)에 결합되어, 인코딩된 비트들을 강인한 심볼 변조 방식에 따라 표준 8-VSB 또는 강인한 심볼 레벨로 매핑하기 위한 심볼 맵퍼 장치(354)를 더 포함하는, 디지털 신호 전송 시스템.
제 5 항에 있어서, 상기 순방향 에러 정정 인코더 장치(320)는 강인한 패킷들에 패리티 바이트들을 추가하기 위해 리드 솔로몬(Reed-Solomon) 인코더 장치를 포함하며, 상기 시스템은 상기 데이터 인터리버 장치 및 상기 트릴리스 인코더 장치에 결합된 선택적 비시스템적(non-systematic) 리드 솔로몬 인코더 장치(375)를 더 포함하며, 상기 비시스템적 리드 솔로몬 인코더 장치는 ATSC 8-VSB 수신기 장치(200)로 상기 전송 시스템의 역호환을 가능하게 하는, 디지털 신호 전송 시스템.
제 5 항에 있어서, 패킷 디코딩 정보(370)를 발생시키기 위한 상기 수단(360)은 비시스템적 RS 인코더(375)가 강인한 바이트들을 인코딩할 때 사용되는지 여부를 식별하기 위한 제 2 파라미터(NRS)를 수신기 장치에 제공하는, 디지털 신호 전송 시스템.
제 7 항에 있어서, 인코딩될 상기 패킷들은 규정된 수의 패킷들을 포함하는 프레임들(20)에 따라 전송하기 위해 인코딩되며, 패킷 디코딩 정보(370)를 발생시키기 위한 상기 수단(360)은 프레임내의 강인한 패킷들의 수를 식별하기 위한 제 3 파라미터(NRP)를 수신기 장치에 제공하는, 디지털 신호 전송 시스템.
제 8 항에 있어서, 패킷 디코딩 정보(370)를 발생시키기 위한 상기 수단(360)은 프레임내의 강인한 패킷의 위치를 식별하기 위한 제 4 파라미터(RPP)를 수신기 장치에 제공하는, 디지털 신호 전송 시스템.
제 1 항에 있어서, 상기 발생된 패킷 디코딩 정보(MODE, NRP, RPP)는 디지털 신호 전송의 예약된 심볼 필드 부분(27)에 전송되는 인코딩된 코드 워드를 포함하는, 디지털 신호 전송 시스템.
디지털 신호들을 전송하기 위한 방법에 있어서,

a) 8-VSB 변조된 비트 스트림 심볼들로서 전송될 패킷들을 인코딩하거나 강인한 비트 스트림 심볼들로서 전송하기 위해 강인한 패킷들을 인코딩하는 단계(307)와,

b) 수신기 장치(500)로 수신하기 위해 고정된 대역폭 통신 채널을 통해 상기 8-VSB 변조된 비트 스트림 심볼들을 포함하는 표준 비트 스트림과 함께 또는 개별적으로 상기 강인한 비트 스트림 심볼들을 포함하는 강인한 비트 스트림을 전송하는 단계와,

c) 상기 수신기 장치(500)에서 강인한 패킷들을 식별하는 패러미터들을 인코딩하고 강인한 패킷들을 디코딩하는데 필요한 패킷 디코딩 정보(370)를 발생시키고, 상기 수신기 장치(500)에서 심볼 디코딩을 가능하게 하기 위해 상기 발생된 패킷 디코딩 정보(370)를 상기 강인한 비트 스트림 및 상기 표준 스트림과 멀티플렉싱하는 단계를 포함하는, 디지털 신호 전송 방법.
제 11 항에 있어서, 상기 강인한 비트 스트림의 강인한 심볼들은 의사 2-VSB 심볼 변조 방식 및 4-VSB 심볼 변조 방식 중 하나에 따라 전송되며, 패킷 디코딩 정보(370)를 발생시키는 상기 단계는 상기 강인한 패킷들을 위해 구현되는 강인한 심볼 변조 방식의 타입을 식별하기 위한 제 1 파라미터(MODE)를 수신기 장치(500)에 제공하는 단계를 포함하는, 디지털 신호 전송 방법.
제 12 항에 있어서, 강인한 비트 스트림 심볼들로서 전송하기 위해 강인한 패킷들로서 전송될 패킷들(307)을 인코딩하기 위한 상기 인코딩 단계는,

강인한 패킷들에 패리티 바이트들을 추가함으로써 순방향 에러 정정 인코딩을 제공하는 단계와,

강인한 심볼 변조 방식의 타입을 가능하게 하기 위해 인입하는 강인한 비트 스트림의 바이트들을 재배열하고 그룹화하는 단계를 포함하는, 디지털 신호 전송 방법.
제 13 항에 있어서, 패킷 인코딩 동작들을 통해 표준 스트림 패킷들 및 강인한 패킷들에 속하는 인입하는 바이트들을 추적하는 단계를 더 포함하며, 상기 추적은 표준 및 강인한 패킷들의 적절한 인코딩을 가능하게 하는, 디지털 신호 전송 방법.
제 14 항에 있어서, 인터리빙 처리 동안 표준 8-VSB 변조된 비트 스트림 및 강인한 비트 스트림의 바이트들을 재배열하는 단계와,

상기 표준 또는 상기 강인한 비트 스트림들의 바이트들을 더 트릴리스 인코딩하는 단계와,

강인한 심볼 변조 방식의 타입에 따라 인코딩된 비트들을 표준 8-VSB 또는 강인한 심볼 레벨로 매핑하는 단계를 더 포함하는, 디지털 신호 전송 방법.
제 15 항에 있어서, 순방향 에러 정정 인코딩을 제공하는 상기 단계는 강인한 패킷들에 패리티 바이트들을 추가하기 위해 리드 솔로몬 인코더 장치를 제공하는 단계를 포함하며, 상기 방법은 ATSC 8-VSB 수신기 장치(200)로 상기 전송 시스템의 역호환을 가능하게 하기 위해 비시스템적 리드 솔로몬 인코더 장치(375)를 제공하는 선택적 단계를 더 포함하는, 디지털 신호 전송 방법.
제 15 항에 있어서, 패킷 디코딩 정보(370)를 발생시키는 상기 단계는 비시스템적 RS 인코더(375)가 강인한 바이트들을 인코딩할 때 사용되었는지 여부를 식별하기 위한 제 2 파라미터(NRS)를 수신기 장치에 제공하는 단계를 포함하는, 디지털 신호 전송 방법.
제 17 항에 있어서, 인코딩될 상기 패킷들은 규정된 수의 패킷들을 포함하는 프레임들(20)에 따라 전송하기 위해 인코딩되며, 패킷 디코딩 정보(370)를 발생시키는 상기 단계는 프레임내의 강인한 패킷들의 수를 식별하기 위한 제 3 파라미터(NRP)를 수신기 장치(500)에 제공하는 단계를 포함하는, 디지털 신호 전송 방법.
제 18 항에 있어서, 패킷 디코딩 정보(370)를 발생시키는 상기 단계는 프레임(20)내의 강인한 패킷의 위치를 식별하기 위한 제 4 파라미터(RPP)를 수신기 장치에 제공하는 단계를 포함하는, 디지털 신호 전송 방법.
제 11 항에 있어서, 상기 발생된 패킷 디코딩 정보(MODE, NRP, RPP)는 인코딩된 코드 워드를 포함하고, 상기 방법은 상기 인코딩된 코드 워드를 디지털 신호 전송의 예약된 심볼 필드 부분(27)에 전송하는 단계를 더 포함하는, 디지털 신호 전송 방법.
방송 전송 시스템에 있어서,

8-VSB 변조된 비트 스트림 심볼들로서 전송될 데이터 패킷들(307)을 인코딩하거나 강인한 비트 스트림 심볼들로서 전송하기 위해 강인한 패킷들을 인코딩하기 위한 수단과,

상기 8-VSB 변조된 비트 스트림 심볼들을 포함하는 표준 비트 스트림과 함께 또는 개별적으로 상기 강인한 비트 스트림 심볼들을 포함하는 강인한 비트 스트림을 전송하기 위한 송신기 장치(300)와,

고정된 대역폭 통신 채널을 통해 하나 또는 그 이상의 상기 표준 비트 스트림 또는 강인한 비트 스트림들을 수신하기 위한 수신기 장치(500)와,

상기 수신기 장치(500)에서 강인한 패킷들을 식별하는 패러미터들을 인코딩하고 표준 및 강인한 패킷들을 디코딩하는데 필요한 정보(370)를 발생시키기 위한 수단(360)과,

상기 수신기 장치(500)에서 상기 발생된 패킷 디코딩 정보(370)를 검출하고 상기 수신기 장치(500)에서 표준 및 강건한 패킷들의 적당한 디코딩을 가능하게 하기 위해 상기 표준 및 강건한 비트 스트림에 속하는 개별적인 바이트들을 추적하기 위한 추적 제어 정보를 발생하는 제어 수단(550)을 포함하고,

상기 송신기 장치(300)는 상기 수신기 장치(500)에서 심볼 디코딩을 가능하게 하기 위해 상기 강인한 비트 스트림으로 상기 발생된 패킷 디코딩 정보(370)를 전송하는, 방송 전송 시스템.
제 21 항에 있어서, 상기 제어 수단(550)은 상기 수신기 장치(500)에서 패킷 레벨에서 추적 제어 정보를 발생시키고 패킷이 강인한 스트림에 속하는지 여부에 따라 제 1 출력 또는 패킷이 표준 스트림에 속하는지 여부에 따라 제 2 출력을 발생시키는 수단을 포함하는, 방송 전송 시스템.
제 22 항에 있어서, 상기 수신기 장치(500)는,

상기 강인한 및 표준 비트 스트림들에 속하는 바이트들을 디스크램블링하기 위한 디-인터리버(de-interleaver) 수단(540)과,

상기 강인한 비트 스트림으로부터 수신된 강인한 패킷들을 재포맷하기 위한 패킷 포맷터 수단(555)을 더 포함하는, 방송 전송 시스템.
제 23 항에 있어서, 상기 수신기 장치(500)는 추적 제어 정보의 사용을 상기 패킷 포맷터 장치(555)에서 실행된 패킷 재포맷과 동기화하기 위한 수단(520)을 더 포함하는, 방송 전송 시스템.