MX2008000559A

MX2008000559A - Transmisor/receptor de transmision digital con calidad de recepcion mejorada y metodo de procesamiento de senal del mismo.

Info

Publication number: MX2008000559A
Application number: MX2008000559A
Authority: MX
Inventors: Eui-Jun Park; Jin-Hee Jeong; Yong-Sik Kwon; Yeon-Woo Lee
Original assignee: Samsung Electronics Co Ltd
Priority date: 2005-07-13
Filing date: 2006-07-11
Publication date: 2008-03-10
Also published as: CA2680188A1; US20070014379A1; KR100806863B1; CN101436920A; CN101715121A; US20090220026A1; CA2680188C; CN101223779B; CN101223779A; US7873103B2; CN101715122A; US8379714B2; US7711045B2; CN101715120A; CA2614889C; WO2007008028A1; CA2614889A1; KR20070008406A; US7813426B2; CA2680187C

Abstract

Un transmisor! receptor de transmision digital, y un metodo de procesamiento de senal de esto, que incluye un selector aleatorio que escoge al azar un tren dual de transferencia la cual incluye un paquete normal de datos y un paquete robusto de datos en donde son insertados los bites de relleno, un intercambiador de bitios de relleno que reemplazan los bitios de relleno de los datos escogidos al azar con datos conocidos, un primer codificador RS lleva a cabo una codificacion RS de salida de datos a partir del intercambiador de bitios de relleno, un formateador de paquetes lleva a cabo un entrelazado del paquete robusto de la salida de datos a partir del primer codificador RS y reformatear el paquete, un entrelazador que entrelaza la salida de datos a partir del formateador de paquetes, un codificador por entramado que lleva a cabo la codificacion por entramado de los datos entrelazados, un segundo codificador RS que cambia una paridad llevando a cabo una codificacion RS de los datos robustos de los datos codificados por entramado, y un modulador que modula la salida de datos a partir del codificador por entramado y convertir ascendentemente el RE de los datos modulados.

Description

TRANSMISOR/ RECEPTOR DE TRANSMISIÓN DIGITAL CON CALIDAD DE RECEPCIÓN MEJORADA Y MÉTODO DE PROCESAMIENTO DE SEÑAL DEL MISMO CAMPO TÉCNICO Aspectos de la presente invención se refieren a un transmisor/ receptor de transmisión digital y a un método de procesamiento de señal de la misma, y más particularmente, a un transmisor/ receptor de transmisión digital y a un método de procesamiento de señal del mismo el cual puede mejorar el calidad de recepción del receptor insertando una secuencia conocida en los bitios de relleno añadidos a un tren dual en el transmisor de transmisión digital el cual transmite el tren dual, y transmite el tren dual con la secuencia insertada conocida.

ANTECEDENTES DE LA TÉCNICA Un sistema VSB - ATSC (Comité de Sistemas de TV Avanzados) el cual es un sistema de difusión terrestre digital de tipo americano, es un sistema de difusión de tipo portador de señal. El sistema utiliza una señal de un campo de sincronización en la unidad de 312 segmentos. En consecuencia, el receptor de transmisión digital convencional tiene una calidad de recepción deteriorado en un ambiente inferior del canal, y especialmente en un ambiente de canal con desvanecimiento Doppler. La figura 1 es un diagrama de bloque que ilustra la construcción de un transmisor de un sistema de difusión terrestre digital tipo Americano. El transmisor de transmisión digital de la figura 1 es un sistema VSB (mejorado VSB) propuesto por Philips, y puede proporcionar y transmitir un tren dual obtenida añadiendo datos robustos a datos normales del sistema ATSC VSB convencional. El transmisor de transmisión digital de la figura 1 incluye un selector aleatoria 110 para escoger al azar datos. Un primer codificador RS (Reed-Solomon) 120 codifica la salida del selector aleatorio 110. Un formateador de paquetes 130 entrelaza los datos robustos de los datos codificados, formateados del paquete a una velocidad de Vz, inserta un valor PID (Identificador del Paquete) en el paquete, y multiplexa el paquete y los datos normales. Un entrelazador 140 entrelaza los datos a partir del formateador de paquetes 130. Un codificador por entramado 150 lleva a cabo una codificación mejorada de los datos robustos en la salida del entrelazador 140 y lleva a cabo una codificación por entramado de una velocidad de 2/3 de los datos. Un controlador 160 produce una señal para controlar los datos normales y los datos robustos.

Un segundo codificador RS 170 lleva a cabo una re-codificación RS de los datos robustos codificados - mejorados de tal manera que sean compatibles con un receptor convencional y se reemplace la paridad. Un multiplexor 180 inserta una señal de sincronización de campo y una señal de sincronización de segmento en los datos codificados por entramado. Un modulador 190 añade una señal piloto a la señal de salida del multiplexor 180, y lleva a cabo una modulación VSB y una conversión ascendente RF de los datos multiplexados. La figura 2 muestra el formato de salida de datos tipo tren dual a partir del transmisor de la figura 1. Refiriéndose a la figura 2, un paquete de tren de transferencia tipo tren dual está compuesto de un encabezamiento de tren de transferencia de 4 bites y datos de carga útil de 184-bites. Los datos normales y los datos robustos son dispuestos en los datos de carga útil a intervalos predeterminados. Refiriéndonos a la figura 1 , los datos normales y los datos robustos son multiplexados e introducidos al selector aleatorio 110, de acuerdo con el modo de tren dual para transmitir los datos normales y los datos robustos a través de un canal. Los datos de ingreso son escogidos al azar por el selector aleatorio 1 10, y es cargada a y codificada RS por el primer codificador RS 120 para así corregir los errores binarios que ocurren debido al canal. El dato codificado RS es cargado en el formateador de paquete 130, y un proceso sólido es llevado a cabo de tal manera que el dado sólido del dato codificado es entrelazado y reformateado para un paquete a un Vz velocidad, y un PID (Identificador de Paquete) es insertado en el paquete reformateado. Este paquete y los datos normales son entonces multiplexados y transportados al entrelazador 140. La salida del dato del formateador de paquete 130 es entrelazado a través del entrelazador 140, y luego es ingresado al codificador por entramado 150. El dato robusto del dato reformateado está codificado-mejorado, y luego es codificado por entramado en una velocidad de 2/3 a través del codificador por entramado 150. El dato robusto codificado por entramado es entonces re-codificado a través del segundo codificador RS 170 para que sena compatibles con el receptor existente, y un reemplazo de paridad es llevado a cabo con respecto a el dato re-codificado. La paridad reemplazada es ingresada al codificador por entramado 150. La señal que ha pasado a través del multiplexor 180 para insertar una señal de sincronización de campo y una señal de sincronización de segmento en el dato codificado por entramado, después una señal piloto es añadida a esto, la cual es modulada VSB y convertida ascendentemente RF a través del modulador 190. Aquí, los datos normales y los datos robustos son controlados de acuerdo con una salida de una señal de control a partir del controlador 160.

DIVULGACIÓN DE LA INVENCIÓN PROBLEMA TÉCNICO Como se describió anteriormente, el sistema de transmisión terrestre digital de tipo americano en la figura 1 es construido para que éste pueda producir un tren dual al añadir los datos robustos a los datos normales del sistema existente ATSC VSB. Sin embargo, a pesar de la transmisión de tren dual a través de la adición de los datos robustos a los datos normales, el sistema de transmisión terrestre digital tipo Americano en la figura 1 tiene el problema de que su calidad de recepción en un canal de multi-trayectorias es casi mejorado debido a la transmisión de la secuencia de datos normales existentes. Esto es, el sistema de transmisión terrestre digital existente tiene poca mejora en cuanto a la calidad de recepción de conformidad con la mejora de la secuencia normal, la mejora de la calidad de recepción en el ambiente de multi-trayectorias no es mayor aún con respecto a la secuencia sólida.

SOLUCIÓN TÉCNICA Un aspecto de la presente invención es el de proporcionar un transmisor /receptor de transmisión digital y un método de procesamiento de señal del mismo el cual pueda mejorar el calidad de recepción del sistema al insertar los bitios de relleno en un tren dual y reemplazando los bitios de relleno insertados por los datos conocidos en el lado del transmisor, y detectando los datos conocidos a partir de la secuencia de datos recibidos en el lado del receptor. Aspectos adicionales y/o ventajas de la invención serán establecidos en parte en la descripción la cual sigue y, en parte, será obvia a partir de la descripción, o puede ser aprendida por la práctica de la invención. Lo anterior y otros objetivos y/o ventajas son substancialmente llevados a cabo proporcionando un transmisor de transmisión digital, de acuerdo con un aspecto de la presente invención, el cual comprende un selector aleatorio para escoger al azar un tren dual de transferencia el cual incluye un paquete normal de datos y un paquete robusto de datos y en los que los bitios de relleno son insertados, un intercambiador de bitios de relleno para reemplazar los bitios de relleno incluidos en la salida de datos a partir del intercambiador por dados específicos conocidos, un primer codificador RS para llevar a cabo un codificador RS de salida de datos a partir del intercambiador de bitios de relleno, un paquete formateador para llevar a cabo una entrelazamiento del paquete robusto de salida de datos a partir del primer codificador RS y formatear el paquete, un entrelazador para entrelazar la salida de datos a partir del formateador del paquete, un codificador por entramado para llevar a cabo una codificación por entramado de la salida de datos a partir del entrelazador, un segundo codificador RS para cambiar una paridad llevando a cabo una codificación RS de los datos robustos de los datos codificados por entramado, y un modulador para modular la salida de datos del codificador por entramado y llevar a cabo una conversión ascendente RF de los datos modulados. De acuerdo con un aspecto de la invención, el codificador por entramado incluye una memoria para llevar a cabo la codificación por entramado, y realizar la inicialización de la memoria con respecto al ingreso de datos en la posición el la que los bitios de relleno son insertados. De acuerdo con un aspecto de la invención, el transmisor de transmisión digital además comprende un controlador de bitios de relleno para controlar la inicialización de la memoria del codificador por entramado generando un indicativo de una señal de control de información sobre la posición de inserción de los bites de relleno. De acuerdo con un aspecto de la invención, el transmisor de transmisión digital además comprende un separador de paquetes para extraer los datos correspondientes para la posición de inserción de los bitios de relleno de la salida de datos a partir del primer codificador RS, y temporalmente almacenar los datos.

De acuerdo con un aspecto de la invención, el separador de paquetes recibe los datos cambiados de acuerdo con la inicialización de la memoria a partir del codificador por entramado, y actualiza los datos temporalmente almacenados. De acuerdo con un aspecto de la invención, el transmisor de transmisión digital además comprende un reformateador de paridad para generar una paridad cambiada recibiendo y llevando a cabo una codificación RS de los datos actualizados a partir del separador de paquetes, y dando salida a la paridad cambiada al codificador por entramado para que la paridad añadida por el primer codificador RS sea reemplazado por la paridad cambiada. De acuerdo con un aspecto de la invención, los bitios de relleno son insertados en un campo de adaptación del paquete normal de datos. De acuerdo con un aspecto de la invención, la información sobre una posición y una longitud de los bitios de relleno es insertado a una posición específica de los datos normales. De acuerdo con un aspecto de la invención, los datos conocidos incluyen una secuencia específica que tiene un patrón especificado. En otro aspecto de la presente invención, se proporciona un método para procesar una señal para un transmisor de transmisión digital, el cual comprende entrelazar es un tren dual de transferencia la cual incluye un paquete normal de datos y un paquete robusto de datos y en donde los bitios de relleno son insertados, reemplazar los bitios de relleno incluidos en la salida de datos en el paso seleccionan al azar mediante datos conocidos específicos, un primer codificador RS de datos con los bitios de relleno reemplazados que realiza un entrelazamiento del paquete robusto de los primeros datos codificados RS y reformateado del paquete, entrelazando datos con el paquete reformateado, llevar a cabo una codificación por entramado de la salida de datos entrelazados, cambiando una paridad llevando a cabo una segunda codificación RS de datos robustos de los datos codificados- entramados, y modular la codificación por entramado de datos y llevando a cabo una conversión ascendente RF de los datos modulados. En otro aspecto de la presente invención, se proporciona un receptor de transmisión digital, el cual comprende es un desmodulador para recibir a partir de un transmisor de transmisión digital y desmodulando una señal codificada insertando los datos específicamente conocidos en una posición específica de un tren dual de transferencia la cual incluye un paquete normal de datos y un paquete robusto de datos y en donde los bitios de relleno son insertados, una unidad de salida de datos conocidos para detectar una posición de los datos conocidos a partir de la señal desmodulada y dar salida a los datos conocidos, un ecualizador para ecualizar la señal desmodulada, un decodificador Viterbi para corregir errores y decodificar la señal ecualizada utilizando los datos conocidos detectados, un desentrelazador para desentrelazar los datos de salida del decodificador Vitebri, un paquete reformateado para llevar a cabo el cambio de formato de un paquete y desentrelazar la salida de datos robustos a partir del decodificador Vitebri, y un deselector aleatorio para deseleccionar al azar los datos de salida del desentrelazador. De acuerdo con un aspecto de la invención, la unidad de salida de datos conocidos incluye un detector de símbolos conocidos para detectar información sobre la posición específica en donde los datos conocidos son insertados a partir de la señal recibida, un generador indicador de segmento para generar una estructura de datos incluye por lo menos un segmento que indica la posición por un signo de identificación específico, un entrelazador por entramado para llevar a cabo una codificación de la estructura de datos el cual es llevado a cabo por un transmisor de transmisión digital, y un extractor de datos conocido para insertar los datos conocidos en la posición de la estructura de datos entrelazado indicado por el signo de identificación. De acuerdo con un aspecto de la invención, la unidad de salida de datos conocidos imprime los datos conocidos detectados al desmodulador y al ecualizador, y el desmodulador y el ecualizador llevan a cabo la desmodulación y la ecualización, respectivamente, utilizando los datos conocidos. En otro aspecto de la presente invención, se proporciona un método de procesamiento de señal para un receptor de transmisión digital, e cual comprende la recepción es a partir del transmisor de transmisión digital y desmodulando una señal codificada insertando datos especificados conocidos en una posición especificada de una corriente de transporte dual la cual incluye un paquete normal de datos y un paquete robusto de datos y en donde los bitios de relleno son insertados, detectando una posición de datos conocidos a partir de la señal de desmodulación y dar salida de los datos conocidos, ecualizando la señal desmoduladora, la corrección de errores y la decodificación de la señal ecualizada utilizando los datos conocidos detectados, desentrelazando los datos decodificados, llevando a cabo un paquete de cambio de formato y de desentrelazado de los datos robustos, y de des-aleatorizado de datos de salida en el paso de des-aleatorizado.

EFECTOS VENTAJOSOS Como se describió anteriormente, de acuerdo a un aspecto de la presente invención, el calidad de recepción del receptor de transmisión digital como la sincronización y la ecualización puede ser mejorada generando e insertando los bitios de relleno en el paquete MPEG-2TS, reemplazando los bitios de relleno insertados por los datos conocidos, y transmitiendo los datos con los datos conocidos insertados en esto, en un lado del transmisor de transmisión digital, y detectando los datos conocidos a partir de la señal recibida y utilizando los datos detectados conocidos en un lado del receptor de transmisión digital. También, ya que los bitios de relleno son insertados en la estructura del marco de transporte existente y sólo una parte de la porción reservada es modificada, el transmisor/ receptor de transmisión digital es compatible con el sistema existente.

DESCRIPCIÓN DE LOS DIBUJOS Estos y/o otros aspectos y ventajas de la invención se volverán aparentes y más fácilmente apreciados a partir de la siguiente descripción de las modalidades, tomadas en cuenta con los dibujos que le acompañan en donde: La figura 1 es un diagrama de bloque que ilustra la construcción de un transmisor de un sistema (ATSC VSB) de transmisión digital del tipo Americano; La figura 2 es una vista que ilustra el formato de los datos ATSC VSB; La figura 3 es una vista que ilustra la estructura de un marco de un paquete del tren de transferencia (TS); La figura 4 es una vista que ilustra la estructura de un maraco de un paquete TS que contiene bitios de relleno de acuerdo con un aspecto de la presente invención; La figura 5 es un diagrama de bloque que ilustra la construcción de un transmisor de transmisión digital de acuerdo con un aspecto de la presente invención; La figura 6 es una vista que ilustra la salida del formato de datos a partir del selector aleatorio en la figura 5 de acuerdo con un aspecto de la presente invención; La figura 7 es una vista que ilustra la salida del formato de datos a partir del entrelazador en la figura 5 de conformidad con un aspecto de la presente invención; La figura 8 es una vista que ilustra la salida del formato de datos a partir del codificador por entramado en la figura 5 de acuerdo con un aspecto de la presente invención; La figura 9 es una vista que ilustra el formato de datos en el cual una paridad es cambiada de formato de acuerdo con la inicialización del codificador por entramado en la figura 5 de acuerdo con un aspecto de la presente invención; La figura 10 es un diagrama de bloque que ilustra la construcción de un receptor de transmisión digital de acuerdo con un aspecto de la presente invención; La figura 1 1 es una vista que explica la unidad de salida de datos conocidos en la figura 10 de acuerdo con un aspecto de la presente invención; La figura 12 es un diagrama de flujo que explica la operación de un transmisor de transmisión digital de conformidad con una modalidad de la presente invención; y La figura 13 es un diagrama de flujo que explica la operación de un receptor de transmisión digital de acuerdo con una modalidad de la presente invención.

MEJOR MODO La referencia ahora se hará en detalle a las presentes modalidades de la invención actual, ejemplos están ilustrados en los dibujos que le acompañan, donde como numerales de referencia se refieren a los elementos similares de esto. Las modalidades son descritas más adelante con el fin de explicar la presente invención refiriéndose a las figuras. También, las funciones bien conocidas o construcciones no son descritas en detalle ya que podrían confundir la invención en un detalle innecesario. La figura 3 es una vista que ilustra la estructura de un paquete del tren de transferencia MPEG-2 general. Refiriéndonos a la figura 3, el paquete del tren de transferencia MPEG 301 general está compuesto de una parte de un encabezamiento TS de 4 bitios 302 y un campo de adaptación o datos de carga útil de 184 bitios 303. Como se ilustra en la figura 3, el paquete MPEG incluye un Bitio Sincronizado de 8 bitios 304, un indicador de error de un paquete de transferencia de 1 bitio 305, un indicador de inicio de una unidad de carga útil de 1 bitio 306, una señal de prioridad de transferencia de 1 bitio 307, un valor (Identificador de Paquete) PID de 13 bitios 308, un indicador de control de aleatorizado de transporte de 2 bitios 309, un indicador de control de campo de adaptación de 2 bitios 310, y un contador de continuidad de 4 bitios 311. Una carga útil y/o un campo de adaptación siguen el contador de continuidad de 4 bitios mostrados. La figura 4 es una vista que ilustra la estructura de un paquete del tren de transferencia MPEG-2 401 que incluye un campo de adaptación en donde los bitios de relleno son añadidos de conformidad con una modalidad de la presente invención.

Refiriéndonos a la figura 4, la tren de transferencia MPEG-2 la cual incluye una parte del encabezamiento de 4 bitios 402, un campo de adaptación de 'n' bitios 403, y los datos de carga útil de '184-n' bitios 414. Dos bitios del campo de adaptación 403 es un campo de adaptación (AF) 404 el fildeador incluye la información de la longitud del campo de adaptación 405, y los bitios de relleno, los cuales no contienen la información sino que simplemente ocupan un espacio, es insertado después de la adaptación de encabezamiento de campo. Si el campo de adaptación existe es determinado por el valor de bitios del control de adaptación de campo en el encabezamiento TS del tren de transferencia. La Figura 4 ilustra que el paquete MPEG incluye además un Bitio Sincronizado de 8 bitios 406, un indicador de error de un paquete de transferencia de 1 bitio 407, un indicador de inicio de una unidad de carga útil de 1 bitio 408, una señal de prioridad de transferencia de 1 bitio 409, un valor (Identificador de Paquete) PID de 13 bitios 413, un indicador de control de aleatorizado de transporte de 2 bitios 41 1 , un indicador de control de campo de adaptación de 2 bitios 412, y un contador de continuidad de 4 bitios 413. En un aspecto de la presente invención, el paquete MPEG-2 TS en donde los bites de relleno son insertados en el campo de adaptación del tren de transferencia, como se muestra en la figura 4, se utiliza como entrada del transmisor. La figura 5 es un diagrama de bloque que ilustra la construcción de un transmisor de transmisión digital de acuerdo con una modalidad de la presente invención. El transmisor de transmisión digital en la figura 5 forma los bitios de relleno en la secuencia normal del tren de transferencia MPEG-2 en el transmisor del sistema EVSB propuesto por Phillips, los insertos de datos conocidos en los bitios de relleno, y transmite los datos. El receptor (no mostrado) detecta los datos conocidos, y compensa la distorsión resultante del canal utilizado para detectar los datos conocidos. Refiriéndonos a la figura 5, el transmisor de transmisión digital incluye un selector aleatorio 210, un intercambiador de bitios de relleno 215, un primer codificador RS 220, un controlador de bitios de relleno 225, un formateador de paquetes 230, un separador de paquetes 235, un entrelazador 240, un codificador por entramado 250, un controlador 260, un multiplexor 280, un segundo codificador RS 270 y un modulador / convertidor RF 290. Mientras no se muestre, debe entenderse que otros elementos pueden ser incluidos en el transmisor, en donde además el transmisor es además un receptor. El selector aleatorio 210 escoge al azar una entrada de una secuencia de datos de transporte MPEG-2 con el fin de aumentar la utilidad de un espacio de canal asignado. Los datos de ingreso al selector aleatorio 210 tiene los datos multiplexados con los datos normales que son generados insertando los datos robustos procesados por un pre-procesador de datos robustos (no mostrado) y bitios de relleno, los cuales tienen una longitud especificada de bitios pero no incluyen los datos de carga útil, en una posición especificada de entrada de secuencia de datos de transporte. Debe entenderse que los datos normales pueden ser datos AV utilizados para televisión digital. Los dados sólidos pueden ser otros datos, como juegos, música, imágenes de software, datos de autio-video y otros datos similares. La unidad de intercambio de bitios de relleno 215 generan una secuencia especificada (de aquí en adelante se referirá como 'datos conocidos') que tienen un patrón especificado pre dispuesto entre un lado del transmisor y un lado del receptor. La unidad de intercambio de bitios de relleno 215 inserta los datos conocidos generados en una posición de bitios de relleno de los datos aleatorios en reemplazo de los bitios de relleno. Los datos conocidos pueden fácilmente se detectados a partir de los datos de carga útil para ser transmitidos, y así son utilizados para operaciones de sincronización y ecualización en el lado del receptor. El controlador de bitios de relleno recibe la corriente de transporte a la cual serán añadidos los bitios de relleno para ser introducidos en el selector aleatorio 210. El controlador 225 detecta la información sobre la posición en donde los bitios de relleno fueron añadidos, a partir del tren de transferencia, la cual genera una señal de control para reconocer una posición de inicio y una posición final de los datos conocidos, e inserta la señal de control al intercambiador de bitios de relleno 215 y al codificador por entramado 250. El primer codificador RS 220 añade una paridad de bitios específicos al paquete de datos llevando a cabo una codificación RS del paquete de datos con respecto a los bitios de relleno que fueron intercambiados por la unidad de intercambio de bitios de relleno 215, con el fin de corregir errores que ocurren debido al canal. El formateador del paquete 230 entrelaza los datos robustos de los datos codificados, formateados del paquete a 1/2 velocidad, inserta el valor de un (Paquete Identificador) PID en el paquete, y multiplexa el paquete y los datos normales. Sin embargo, debe entenderse que los velocidades diferentes a un Vz velocidad pueden utilizarse. El entrelazador 240 lleva a cabo un entrelazado de un paquete de datos al que la salida de la paridad a partir del formateador 230 del paquete es añadido a un patrón especificado. El codificador por entramado 250 convierte la salida de datos a partir del entrelazador 240 en símbolos de datos, y lleva a cabo una planificación de símbolos de los símbolos de datos a través de un codificador por entramado a una velocidad de 2/3. En la modalidad mostrada, el codificador por entramado 250 inicializa el valor almacenado temporalmente en su propio dispositivo de memoria a un valor especificado en el punto de inicio de los datos conocidos indicados por el controlador de bitios de relleno 225, y lleva a cabo la codificación por entramado de los datos conocidos. El codificador por entramado 250 inicializa el valor almacenado del dispositivo de memoria a, por ejemplo, un estado '00', pero no está restringido a esto. El separador de paquetes 235 extrae y temporalmente almacena los datos conocidos a partir de la salida del paquete del primer decodificador RS 220 en el punto de inicio de los datos conocidos. Si los datos conocidos son codificados por entramado en el codificador por entramado 250 de acuerdo con la memoria de inicialización, el separador de paquetes recibe los datos conocidos cambiados de acuerdo con la inicialización de la memoria a partir del codificador por entramado 250, temporalmente almacena los datos cambiados conocidos para reemplazar los datos conocidos previos temporalmente almacenados y luego cargados como datos conocidos cambiados a la paridad del re- formateador 245. La paridad del reformateador 245 lleva a cabo la codificación RS de los datos cambiados de acuerdo con la inicialización para generar la paridad, y luego saca la paridad generada al codificador por entramado 250 en reemplazo de la paridad previa. El controlador 260 saca la señal para controlar los datos normales y los datos robustos y para coordinar los codificadores 220, 250. El segundo codificador RS 270 reemplaza la paridad original por la nueva paridad generada al codificador por entramado 250 para reemplazar la paridad previa. El controlador 260 saca la señal para controlar los datos normales y los datos robustos y coordina los codificadores 220 y 250. El segundo codificador RS 270 reemplaza la paridad original por la nueva paridad generada al llevar a cabo la re-codificación RS de los datos robustos, los cuales son mejorados-codificados por el codificador por entramado 250, para también ser compatibles con un receptor existente. De esta manera, la señal generada es compatible al revés. El multiplexor 280 inserta un segmento de una señal sincronizada en los datos que han sido convertidos en símbolos por el codificador por entramado 250 en la unidad de un segmento, e inserta una señal de sincronización de campo en los datos de la unidad de un campo. El modulador/ convertidor RF 290 lleva a cabo una modulación VSB de la señal añadiendo un valor especificado de CA a la señal de datos de un nivel especificado y añadir la señal piloto a una porción de borde de una banda de frecuencia de un espectro de frecuencia. Las figuras 6 a 9 ilustran los datos de los formatos cambiados de acuerdo con el curso de procesamiento del paquete de transporte MPEG -2 en el receptor de transmisión digital de acuerdo con un aspecto de la presente invención. La figura 6 muestra los datos del formato después de que se han incluido los bitios de relleno n en el paquete normal de datos de la salida de una tren de transferencia a partir del selector aleatorio 210 el cual es reemplazado por los datos de secuencia especificada por el intercambiador de bitios de relleno 215. Refiriéndonos a la figura 6 se muestra el paquete normal de datos y el paquete robusto de datos dispuestos en intervalos regulares. Los datos conocidos son insertados en el campo de adaptación del paquete normal de datos, en vez de bitios de relleno. Así, mientras se muestra en la figura 6 como bitios de datos de relleno, todos o algunos de estos bitios son reemplazados por los datos conocidos. El encabezamiento del paquete de datos MPEG-2 está compuesto de un primer bitio de señal sincronizada y tres bitios incluyendo un valor PID (Identif icador de Paquete). Los primeros dos bitios entre la parte del campo de adaptación compuesto de bitios deseados incluye una información larga del campo de adaptación. Esto es, los primeros dos bitios del campo de adaptación incluyen la información sobre los bitios de relleno insertados en el bitio de adaptación (esto es, a longitud de los datos conocidos). Ya que la posición de inicio de los datos conocidos es ajustada en el paquete, el lado del receptor puede conocer la información sobre la posición y longitud de los datos conocidos (esto es, la cantidad de datos conocidos) de acuerdo con la información insertada en los primeros dos bitios del campo de adaptación. La figura 7 muestra los datos del formato después de que los datos son entrelazados por el entrelazador 240. El paquete MPEG-2 en la figura 6 se divide en 52 segmentos a través del entrelazador, como se muestra en la figura 7. Los datos de la misma posición del bite del paquete MPEG-2 de la Figura 6 aparecen en las mismas filas como aquellas que se muestran en la figura 7, después de que los datos son entrelazados. La figura 8 es una vista que ilustra el formato de los datos entrelazados de 12 símbolos codificados por el codificador por entramado 250. Ya que un campo incluye seis entrelazadores convolucionales, 6 secuencias incluyendo la aparición de bitios de relleno. Por ejemplo, si los bitios de relleno de 10 bitios son incluidos en la tren de transferencia, 60 (=10*6) secuencias de símbolos conocidos aparecen en un campo. Sin embargo, otros números de bitios pueden ser incluidos. Refiriéndonos a los dibujos, se entiende que los datos posicionados en la misma posición de bitios en el paquete MPEG-2 son incluidos en un segmento de datos después de la codificación por entramado. Por lo tanto, después de que los bitios de relleno son continuamente añadidos a una parte especificada de un paquete MPEG-2 y luego escogidos al azar, la posición de bitios de relleno es reemplazada por la secuencia específica conocida. Entonces, si la codificación por entramado es llevada a cabo, la secuencia especificada conocida la cual ha sido insertada en la misma porción de bitios es formada en un segmento de datos. El receptor de transmisión digital detecta la señal conocida para mejorar el calidad de recepción. La figura 9 muestra los datos del formato después de que la codificación RS y la paridad de cambio de formato son llevadas a cabo por la paridad del formateador 245. El codificador por entramado 250 incluye una memoria (no mostrada) para llevar a cabo la codificación por entramado. La codificación por entramado 250 inicializa la memoria en el punto de inicio de los bitios de relleno o datos conocidos de acuerdo con el controlador de bitios de relleno 225. Si el codificador por entramado 250 es inicializado en el punto de inicio de la secuencia de símbolos de los datos conocidos, la paridad de salida del primer codificador RS 220 se vuelve imprecisa debido al cambio de datos valuados de acuerdo a la inicialización. Por lo tanto, el formateador de paridad 245 genera una paridad llevando a cabo la codificación RS para los datos cambiados por la inicialización de la memoria, y saca la paridad generada al codificador por entramado 250 para así reemplazar la paridad previa. La figura 9 muestra el proceso de reemplazo de la paridad de acuerdo con la inicialización de memoria del codificador por entramado 250. La figura 10 es un diagrama de bloque que ilustra el receptor de transmisión digital de acuerdo con un aspecto de la presente invención el cual corresponde al transmisor de transmisión digital en la figura 5. El receptor de transmisión digital en la figura 10 incluye un desmodulador 310, un ecualizador 320, un decodificador Viterbi 330, un desentrelazador 340, un reformateador de paquetes 350, un generador de señal 360, un decodificador RS 370, un des-aleatorizador 380, y un detector de símbolos conocido o una unidad de salida de datos conocidos 400, y opera en el proceso inverso al transmisor de transmisión digital de la figura 5, para así de-modular la señal recibida.

Mientras no se requiera, debe entenderse que los elementos adicionales pueden ser incluidos. Un sintonizador (no mostrado) convierte la señal RF recibida a través de un canal hacia una señal de banda base, y el desmodulador 310 lleva a cabo la detección y desmodulación de la señal de banda base convertida. El desmodulador 310 recibe los datos conocidos a partir de la unidad de salida de datos conocidos 400. El ecualizador 320 compensa la distorsión del canal de la señal desmodulada debido a la trayectoria múltiple del canal. También, el ecualizador 320 recibe los datos conocidos a partir de la unidad de salida de datos conocidos 400, y utiliza los datos conocidos recibidos para compensar la distorsión del canal. El decodificador Viterbi 330 corrige el error de la señal ecualizada por el ecualizador 320, y decodifica la señal correctora de errores. El desentrelazador 340 re-acomoda los datos distribuidos por el entrelazador 240 del transmisor de transmisión digital en la figura 5. El re-formateador 350 lleva a cabo el cambio de formato de un paquete y des-entrelaza los datos robustos, y el ingreso de los datos robustos des- entrelazados y reformateados y los datos normales al decodificador RS 370 de acuerdo con el generador de señal de control 360. El decodificador RS 370 corrige los errores de los datos des-entrelazados, y el des-aleatorizador 380 des-aleatoriza los datos corregidos de errores a través del decodificador RS 370, para que los datos del tren de transferencia MPEG-2 sean almacenados. La unidad de salida de datos conocidos 400, de conformidad con un aspecto de la invención, detecta la información sobre la cantidad de bitios de relleno insertados en la porción de reserva de una región de un segmento de datos sincronizados del campo para obtener la información sobre la posición del símbolo conocido, y las salidas de los datos conocidos a partir de la información de la posición obtenida. La unidad de salida de datos conocida 400 proporciona la salida de datos al desmodulador 310 y al ecualizador 320 para detectar, sincronizar y compensar por la distorsión del canal. Como se muestra, la unidad de salida de datos conocida 400 recibe la salida de datos desmodulada a partir del desmodulador 310 a la salida de datos conocidos. Sin embargo, se entiende que la unidad 400 puede ser dispuesta aparte de esto. La figura 11 es una vista que explica un ejemplo de la construcción de la unidad de salida de datos conocidos 400 en la figura 10 en detalle. La unidad de salida de datos conocidos 400 incluye un detector de símbolos conocidos 410, un generador de señales de segmentos 420, un entrelazador por entramado 430, y un extractor de datos conocido 440. El detector de símbolos conocido 410 detecta la información sobre la cantidad de datos conocidos (como la necesidad del control del campo de adaptación y/o la adaptación de la longitud del campo). El generador de señal del segmento 420 y el entrelazador por entramado 430 encuentra la posición de información del símbolo conocido de acuerdo con la información de la cantidad detectada. El extractor de datos conocido 440 consigue los datos conocidos de la información de la posición obtenida la cual es utilizada para mejorar la calidad de recepción del receptor de transmisión digital de la figura 10. Si la cantidad de bitios de relleno es conocida, el generador de señal del segmento 420 y el entrelazador por entramado 430 puede alternativamente ser incorporado utilizando un contador y un control lógico, ya que la posición de bites de relleno con frecuencia es fija. El detector del símbolo conocido 410 extrae la información sobre la posición de los datos conocidos a partir de la información de control de bitios que incluye la longitud del campo de adaptación de la parte desmodulada del encabezamiento de datos. Aquí, la información sobre la posición de datos conocidos incluye la información sobre la longitud de los datos conocidos, y ya que la posición de los datos conocidos es predeterminada, la posición y el número de símbolos conocidos de acuerdo con la codificación de los datos conocidos puede ser derivada a partir de la longitud indicada de los datos conocidos. Sin embargo, debe entenderse que dicha información puede ser directamente codificada como posiciones de inicio/ paro donde los datos conocidos son variablemente ubicados. El segmento del generador de señales 420 genera por lo menos un segmento para indicar la posición correspondiente de acuerdo con la posición y el número de símbolos conocidos marcando un signo de identificación que corresponde al número de símbolos, y genera una tren de transferencia MPEG-2 que incluye dicho segmento. El entrelazador por entramado 430 lleva a cabo la codificación del marco de transporte generado por el segmento del generador de símbolos 420 de la misma manera que el proceso de entrelazado llevado a cabo por el lado del transmisor como se muestra en la figura 5. El extractor de datos conocido 440 inserta los datos conocidos predefinidos en la posición correspondiente al símbolo conocido entre el marco de transporte a partir del proceso de codificación del entrelazador por entramado 430 de acuerdo con el signo de identificación. La figura 12 es un diagrama de flujo que explica la operación del transmisor de transmisión digital de acuerdo con una modalidad de la presente invención. El selector aleatorio 210 recibe la tren de transferencia dual que contiene la secuencia normal y la secuencia sólida para escoger al azar la tren de transferencia dual (S200). La unidad de intercambio de bitios de relleno 215 inserta los datos conocidos en una región de relleno incluida en los datos normales del tren de transferencia dual escogida al azar por el selector aleatorio 210 (S210). Cuando el primer codificador RS 220 está adentro con la tren de transferencia dual en donde son insertados los datos conocidos, el primer codificador RS 220 lleva a cabo el codificador RS del paquete de datos para añadir la paridad a la región de paridad incluida en el paquete del tren de transferencia dual (S220). La tren de transferencia dual codificada RS es ingresada al formateador del paquete 230. Con la secuencia normal del tren de transferencia dual pasa de manera intacta por la señal de control del controlador 260. La secuencia sólida convertida en una nueva tren de transferencia dual entrelazando y cambiando el formato del paquete a Vz velocidad, insertando el valor PID en el paquete, y multiplexando el paquete y la secuencia normal (S230). El nuevo tren de transferencia dual formateada por el formateador del paquete 230 es entrelazado por el entrelazador 240 (S240). El codificador por entramado 250 convierte la salida de datos a partir del entrelazador 20 en símbolos de datos, y llevar a cabo la asociación de símbolos de los símbolos de los datos a través del codificador por entramado a una velocidad de 2/3 (S250). Aquí, el codificador por entramado 250 inicializa el valor temporalmente almacenado en su propio dispositivo de memoria a un valor especificado en el punto de inicio de los datos conocidos, y después lleva a cabo la codificación por entramado de los datos conocidos. La paridad del reformateador 245 lleva a cabo el codificador RS de los datos cambiados de acuerdo con la inicialización para generar la paridad, y luego insertar la paridad generada al codificador por entramado 250. El codificador por entramado 250 reemplaza la paridad previa por una nueva paridad recibida a partir de la paridad del cambiador de formato 245. El segundo codificador RS 270 reemplaza la paridad original a través de una nueva paridad generada llevando a cabo la re-codificación RS de los datos robustos los cuales son mejorados-codificados por el codificador por entramado 250, para ser compatibles con el receptor existente (S260). Sin embargo, debe entenderse que si la compatibilidad inversa no es necesaria, el RS adicional codifica y reemplaza la necesidad necesaria para ser llevado a cabo. El multiplexor 280 inserta la señal de sincronización del segmento y la señal de sincronización del campo en la tren de transferencia dual del codificador por entramado 250 para multiplexar la secuencia, y el modulador /convertidor RF 290 de-modula y el RF convierte de manera ascendente la secuencia (S270). La figura 13 es un diagrama de flujo que explica la operación del receptor de transmisión digital de acuerdo con una modalidad de la presente invención. Cuando la señal contiene un tren dual de transferencia es transmitida a partir del receptor de transmisión digital, el sintonizador (no mostrado) convierte la señal recibida en la señal de banda base. El desmodulador 310 lleva a cabo la desmodulación detectando la señal de sincronización y la señal piloto insertada en la señal de la banda base (S300). El ecualizador 320 compensa la distorsión del canal a partir de la señal desmodulada, y remueve la ¡nterfaz de los símbolos recibidos (S310). En operación, la unidad de salida de datos conocidos 400, S320 detecta y proporciona los datos conocidos al desmodulador 310 y el ecualizador 320 para compensar por la distorsión del canal en las operaciones S300 y S310. El decodificador Viterbi 330 lleva a cabo un decodificador Viterbi del tren de transferencia dual ecualizada (S330). El desentrelazador 340 des-entrelaza la tren de transferencia dual decodificado Viterbi (S340). El reformateador del paquete 350 de-multiplexa los datos des-entrelazados para dividir los datos en datos robustos y los datos normales, llevan a cabo el cambio de formato del paquete y des-entrelaza los datos robustos, e ingresa los datos robustos desentrelazados y cambiados de formato y los datos normales del decodificador 370 RS (S350). El decodificador RS 370 corrige errores de los datos des-entrelazados, y el desentrelazador 380 des-aleatoriza los datos corregidos por el decodificador RS 370, para que los datos del tren de transferencia MPEG-2 sean restaurados (S360). Mientras no se requiera en todos los aspectos, los elementos de la presente invención pueden ser implementados como software y/o hardware. Debe entenderse que, en vez de o además de la transmisión, la señal de difusión puede ser re-codificada en un medio reproducible por un decodificador que tiene un capacidad de lectura media. Aunque algunas modalidades de la presente invención han sido mostradas y descritas, será apreciado por aquellos expertos en la técnica que los cambios pueden hacerse en esta modalidad sin apartarse de los principios y espíritu de la invención, el enfoque el cual es definido en las reivindicaciones y sus equivalentes.

MODO DE INVENCIÓN APLICACIÓN INDUSTRIAL Los aspectos de la presente invención se refieren al transmisor/ receptor de transmisión digital y a un método de procesamiento de señal de esto, y más particularmente, a un transmisor/ receptor de transmisión digital y a un método de procesamiento de señal de esto el cual puede mejorar el calidad de recepción del receptor insertando una secuencia conocida en los bitios de relleno añadidos a el tren dual en el transmisor de transmisión digital el cual transmite el tren dual, y transmite el tren dual con la secuencia insertada conocida.

Claims

REIVINDICACIONES 1. Un transmisor de transmisión digital caracterizado poque comprende: un selector aleatorio para escoger al azar un tren dual de transferencia para producir los datos escogidos al azar, la tren de transferencia incluye paquetes de datos robustos y normales y tienen insertados bitios de relleno; un intercambiador de bitios de relleno para reemplazar los bitios de relleno incluidos en los datos escogidos al azar con datos conocidos específicos conocidos por un receptor del transmisor; un primer codificador RS para llevar a cabo una codificación RS de salida de datos a partir del intercambiador de bitios de relleno; un formateador de paquetes para desentrelazar un paquete robusto de datos incluidos en la salida de datos a partir del primer codificador RS y para formatear el paquete robusto de datos; un entrelazador para entrelazar la salida de datos de los paquetes de datos robustos formateados y los normales a partir del formateador del paquete; un codificador por entramado para llevar a cabo la codificación por entramado de la salida de datos a partir de la paridad de datos utilizada por el entrelazador; un segundo codificador RS para cambiar una paridad de la paridad de datos utilizados por el codificador por entramado llevando a cabo una codificación RS de los datos robustos de los datos codificados por entramado y el ingreso de la paridad de datos cambiados al codificador por entramado para reemplazar la paridad de datos existente previamente utilizados por el codificador por entramado; y un modulador para modular los datos a partir del codificador por entramado y llevar a cabo una conversión ascendente del RF de los datos modulados. 2. El transmisor de transmisión digital de conformidad con la reivindicación 1 , caracterizado además porque el codificador por entramado incluye una memoria utilizada en la codificación por entramado, y lleva a cabo la inicialización de una memoria con respecto a la entrada de datos en la posición en donde son insertados los bitios de relleno. 3. El transmisor de transmisión digital de conformidad con la reivindicación 1 , caracterizado porque además comprende un controlador de bitios de relleno para generar una señal de control indicativa de la información sobre una posición insertada de los bitios de relleno para controlar la inicialización de memoria del codificador por entramado. 4. El transmisor de transmisión digital de conformidad con la reivindicación 1 , caracterizado porque además comprende un separador de paquetes de los datos exactos que corresponden a la posición insertada de los bitios de relleno a partir de la salida de datos del primero codificador RS, y temporalmente almacenen los datos extraídos. 5. El transmisor de transmisión digital de conformidad con la reivindicación 4, caracterizado además porque el separador de paquetes recibe los datos cambiados de acuerdo con la inicialización de la memoria a partir del codificador por entramado, y actualiza los datos almacenados temporalmente. 6. El transmisor de transmisión digital de conformidad con la reivindicación 5, caracterizado porque además comprende un reformateador de paridad para generar los datos de paridad cambiados recibiendo los datos actualizados a partir del separador de paquetes y llevar a cabo una codificación RS de los datos actualizados, e imprimir la paridad cambiada al codificador por entramado para que la paridad añadida por el primer codificador RS sea reemplazada por la paridad cambiada. 7. El transmisor de transmisión digital de conformidad con la reivindicación 1 , caracterizado porque además comprende los bitios de relleno que son insertados a un campo de adaptación del paquete normal de datos. 8. El transmisor de transmisión digital de conformidad con la reivindicación 1 , caracterizado porque además comprende la información sobre la posición y la longitud de bitios de relleno Insertados en una posición especificada de los datos normales. 9. El transmisor de transmisión digital de conformidad con la reivindicación 1 , caracterizado porque además comprende los datos conocidos que son compuestos de una secuencia especificada que tienen un patrón especificado. 10. Un método de procesamiento de señal de un transmisor de transmisión digital caracterizado porque comprende: Escoger al azar un tren dual de transferencia el cual incluye paquetes de datos robustos y normales en los cuales son insertados los bitios de relleno; reemplazar los bitios de relleno incluidos en los datos producidos en la aleatorizado con los datos conocidos especificados reconocidos por un receptor; llevar a cabo un entrelazamiento de un paquete robusto de datos incluidos en el primer RS de datos codificados y reformatear el paquete robusto de datos; entrelazar los datos incluidos en el paquete robusto de datos reformateados y el paquete normal de datos para producir datos entrelazados; llevar a cabo una codificación por entramado de los datos entrelazados para producir datos codificados por entramado utilizando la paridad de datos; cambiar una paridad de la paridad de datos utilizados al codificar el entramado llevando a cabo una segunda codificación RS del paquete robusto de datos incluidos en los datos codificados por entramado, y utilizando la paridad cambiada en la paridad de datos utilizada en el codificador por entramado; y modular los datos codificados del entramado y llevando a cabo una conversión ascendente del RF de los datos modulados. 1 1. El método de procesamiento de señal de conformidad con la reivindicación 10, caracterizado además porque la codificación del entramado incluye la inicialización de una memoria para llevar a cabo la codificación del entramado con respecto al ingreso de datos con respecto a la posición en donde los bitios de relleno son insertados. 12. El método de procesamiento de señal de conformidad con la reivindicación 10, caracterizado porque además comprende un control de bitios de relleno generando una señal de control indicativa de información sobre una posición insertada de bitios de relleno para controlar una memoria de inicialización del codificador por entramado llevando a cabo la codificación del entramado. 13. El método de procesamiento de señal de conformidad con la reivindicación 10, caracterizado porque además comprende la extracción de datos correspondiente a la posición insertada de bitios de relleno a partir de la salida de datos del codificador RS llevando a cabo la primer codificación RS, y almacenando temporalmente los datos extraídos. 14. El método de procesamiento de señal de conformidad con la reivindicación 13, caracterizado además porque el almacenamiento de datos recibidos cambiados de acuerdo con la memoria de inicialización a partir del codificador por entramado que lleva a cabo la codificación por entramado, y actualiza los datos temporalmente almacenados. 15. El método de procesamiento de señal de conformidad con la reivindicación 14, caracterizado porque además comprende la generación de la paridad cambiada recibiendo y llevando a cabo una codificación RS de los datos actualizados, e imprimiendo la paridad cambiada para utilizarse en la codificación por entramado para que la paridad añadida en la primer codificación RS sea reemplazada por la paridad cambiada. 16. El método de procesamiento de señal de conformidad con la reivindicación 10, caracterizado además porque los bitios de relleno son insertados en un campo de adaptación del paquete normal de datos. 17. El método de procesamiento de señal de conformidad con la reivindicación 10, caracterizado además porque la información sobre la posición y la longitud de los bitios de relleno es insertada en una posición específica de los datos normales. 18. El método de procesamiento de señal de conformidad con la reivindicación 10, caracterizado además porque los datos conocidos son compuestos de una secuencia especificada que tiene un patrón especificado conocido por el receptor. 19. Un receptor de transmisión digital caracterizado porque comprende: Un desmodulador para recibir y desmodular una señal, la señal que ha sido codificada insertando los datos conocidos especificados en una posición específica de un tren dual de transferencia y una tren de transferencia incluyendo los paquetes de datos robustos y normales y donde son insertados los bitios de relleno; Una unidad de salida de datos conocidos para detectar una posición de los datos conocidos insertados a partir de la señal desmodulada y la salida de los datos conocidos al desmodulador; Un ecualizador para ecualizar la señal desmodulada y recibir la posición de datos conocidos detectados a partir de la unidad de salida de datos conocidos; Un decodificador Vitebi para corregir errores y decodificar la señal ecualizada; Un desentrelazador para desentrelazar los datos de salida del decodificador Viterbi; Un cambiador de formato de paquetes para reformatear un paquete y desentrelazar la salida de datos robustos a partir del decodificador Viterbi; y Un des-aleatorizador para des-aleatorizar la salida de datos del desentrelazador. 20. Un receptor de transmisión digital de conformidad con la reivindicación 19, caracterizado porque además la unidad de salida de datos conocidos comprende: un detector de símbolos conocidos para detectar la información sobre la posición específica en donde los datos conocidos son insertados en la señal recibida; un generador indicador de segmento para generar una estructura de datos incluyendo por lo menos un segmento que indica la posición detectada por un signo de identificación especificado; un entrelazador por entramado que codifica el marco de datos generado de acuerdo con un mismo método de codificación por entramado a medida que se lleva a cabo a través de un transmisor de transmisión digital; y un extractor de datos conocidos para insertar los datos conocidos en la posición de de la estructura de datos del entrelazador indicado por el signo de identificación. 21. El receptor de transmisión digital de conformidad con la reivindicación 19, caracterizado además porque la unidad de salida de datos conocidos imprime los datos conocidos insertados al desmodulador y al ecualizador, y el desmodulador y el ecualizador llevan a cabo la desmodulación y la ecualización, respectivamente, utilizando los datos conocidos. 22. El receptor de transmisión digital de conformidad con la reivindicación 19, caracterizado además porque los bitios de relleno son insertados en el paquete normal de datos. 23. Un método de procesamiento de señal de un receptor de transmisión digital caracterizado porque comprende: desmodular una señal, donde la señal fue codificada insertando los datos conocidos específicos en una posición específica de un tren dual de transferencia y la tren de transferencia incluye paquetes de datos robustos y normales, en donde son insertados los bitios de relleno; detectar una posición de datos conocidos a partir de la señal desmodulada y dar salida de datos conocidos para utilizar en la desmodulación; ecualizar señales desmoduladas utilizando los datos conocidos detectados; corregir errores y codificación de la señal ecualizada; desentrelazar datos codificados que resultan de la corrección de errores y la decodificación; llevar a cabo el reformateo de un paquete y el des-entrelazado de los datos robustos codificados; y desaleatorizar los datos que resultan del reformateado del paquete y la desentrelazado. 24. El método de procesamiento de la señal de conformidad con la reivindicación 23, caracterizada porque además la detección de la posición de los datos conocidos y dar salida de los datos conocidos comprende: detectando la información sobre la posición especificada en donde los datos conocidos son insertados a partir de la señal recibida; generando una estructura de datos que incluye por lo menos un segmento que indica la posición detectada por un signo de identificación especificado; llevar a cabo la codificación de la estructura de datos la cual es llevada a cabo por una misma codificación como es llevada a cabo por un transmisor de transmisión digital que transmite la señal; e insertar los datos conocidos en la posición de la estructura de datos entrelazados indicados por el signo de identificación. 25. El método de procesamiento de señal de conformidad con la reivindicación 23, caracterizado además porque los bitios de relleno son insertados en el paquete normal de datos. 26. Un sistema de transmisión digital que comprende el transmisor de transmisión digital de la reivindicación 1 , y que además comprende un receptor de transmisión digital que comprende: un desmodulador que recibe y de-modula una señal, la señal ha sido codificada insertando los datos especificados conocidos en una posición especificada de un tren dual de transferencia y la tren de transferencia incluyendo los paquetes de datos robustos y normales y donde son insertados los bitios de relleno; una unidad de salida de datos conocidos para detectar una posición de datos conocidos insertados a partir de la señal desmodulada y adquirir los datos conocidos del desmodulador; un ecualizador para ecualizar la señal desmodulada y para recibir la posición de datos conocidos detectados a partir de la unidad de salida de datos conocidos; un decodificador para corregir errores y decodificar la señal ecualizada; un desentrelazador para desentrelazar los datos de salida del decodificador; un paquete reformateador para reformatear un paquete y desentrelazar la salida de datos robustos del decodificador Viterbi; y un des-aleatorizador para des-aleatorizar la salida de datos del desentrelazador. 27. El sistema de transmisión digital de conformidad con la reivindicación 26, caracterizado además porque el codificador por entramado incluye una memoria utilizada en la codificación por entramado, y llevar a cabo una memoria de inicialización con respecto al ingreso de datos en la posición donde son insertados los bites de relleno. 28. El sistema de transmisión digital de conformidad con la reivindicación 26, caracterizado además porque el transmisor además comprende un controlador de bitios de relleno para generar una señal de control indicativa de información sobre la posición insertada de los bitios de relleno para controlar una memoria de inicialización de un codificador por entramado. 29. El sistema de transmisión digital de conformidad con la reivindicación 26, caracterizado además porque el transmisor además comprende un separador de paquetes para extraer los datos correspondientes a una posición insertada de bitios de relleno a partir de la salida de datos del primer codificador RS, y temporalmente almacenar los datos extraídos. 30. El sistema de transmisión digital de conformidad con la reivindicación 29, caracterizado además porque el separador de paquetes recibe los datos cambiados de acuerdo con la memoria de inicialización a partir del codificador por entramado, y actualiza los datos almacenados temporalmente. 31. El sistema de transmisión digital de conformidad con la reivindicación 30, caracterizado además porque el transmisor comprende además una paridad de reformateadores para generar la paridad de datos cambiada al recibir los datos actualizados desde el separador de paquetes y llevar a cabo una codificación RS de los datos actualizados, e imprimir la paridad cambiada al codificador por entramado para que la paridad añadida por el primer codificador RS sea reemplazada por la paridad cambiada. 32. El sistema de transmisión digital de conformidad con la reivindicación 26, caracterizado además porque los bitios de relleno son insertados en un campo de adaptación del paquete normal de datos. 33. El sistema de transmisión digital de conformidad con la reivindicación 26, caracterizado además porque la información sobre una posición y una longitud de bitios de relleno es insertada en una posición especificada de datos normales. 34. El sistema de transmisión digital de conformidad con la reivindicación 26, caracterizado además porque los datos conocidos están compuestos de una secuencia especificada que tiene un patrón especificado.