KR980012811A - Dead time control circuit and buck converter using it - Google Patents
Dead time control circuit and buck converter using itInfo
- Publication number
- KR980012811A KR980012811A KR1019960026752A KR19960026752A KR980012811A KR 980012811 A KR980012811 A KR 980012811A KR 1019960026752 A KR1019960026752 A KR 1019960026752A KR 19960026752 A KR19960026752 A KR 19960026752A KR 980012811 A KR980012811 A KR 980012811A
- Authority
- KR
- South Korea
- Prior art keywords
- current source
- switching transistor
- generating
- voltage signal
- current
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1582—Buck-boost converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
본 발명의 데드 타임 제어회로를 이용한 벅 컨버터는 입력 전류 펄스를 발생하기 위한 제1정전류원, 가변 전류를 발생하기 위한 가변 전류원, 상기 제1정전류원에 의해서 제어되고 상기 가변 전류원에 직렬 연결된 제1스위칭 트랜지스터, 상기 가변 전류원 및 제1스위칭 트랜지스터를 통하여 흐르는 전류에 의해서 제어되고 제1전압신호를 발생하기 위한 제2스위칭 트랜지스터, 상기 제2스위칭 트랜지스터에 전류를 공급하기 위한 제1전류원, 반전 입력 전류 펄스를 발생하기 위한 제2정전류원, 상기 제2정전류원에 의해서 제어되고 상기 가변 전류원에 직렬 연결된 제3스위칭 트랜지스터, 상기 가변 전류원 및 제3스위칭 트랜지스터를 통하여 흐르는 전류에 의해서 제어되고 제2전압신호틀 발생하기 위한 제4스위칭 트랜지스터, 상기 제4스위칭 트랜지스터에 전류를 공급하기 위한 제2전류원, 상기 제1, 제2전압신호들에 의해서 각각 제어되는 제5, 6스위칭 트랜지스터들, 상기 제5, 6스위칭 트랜지스터들의 공통점과 접지사이에 직렬 연결된 인덕터 및 캐패시터, 상기 캐패시터에 병렬연결된 부하, 및 상기 부하에 걸리는 전압을 입력하여 펄스폭을 조절하여 상기 입력 전류 펄스를 발생하기 위한 펄스폭 제어수단을 구비한 것을 특징으로 한다.The buck converter using the dead time control circuit of the present invention includes a first constant current source for generating an input current pulse, a variable current source for generating a variable current, a first current source controlled by the first constant current source and connected in series to the variable current source A second switching transistor controlled by a current flowing through the variable current source and the first switching transistor and generating a first voltage signal, a first current source for supplying a current to the second switching transistor, A second constant current source for generating a pulse, a third switching transistor controlled by the second constant current source and serially connected to the variable current source, a third switching transistor controlled by a current flowing through the variable current source and the third switching transistor, A fourth switching transistor for generating a frame, A second current source for supplying current, fifth and sixth switching transistors controlled by the first and second voltage signals, an inductor and a capacitor serially connected between a common point of the fifth and sixth switching transistors and the ground, A load connected in parallel to the capacitor, and a pulse width control means for generating the input current pulse by controlling a pulse width by inputting a voltage applied to the load.
Description
도1은 본 발명의 데드 타임 제어회로의 기본 개념을 설명하기 위한 회로도이다,1 is a circuit diagram for explaining the basic concept of the dead time control circuit of the present invention,
도2a, b는 도1에 나타낸 회로의 파형도이다,Figures 2a and 2b are waveform diagrams of the circuit shown in Figure 1,
도3은 본 발명의 데드 타임 제어회로의 회로도이다,3 is a circuit diagram of the dead time control circuit of the present invention,
도4a-4d는 도3에 나타낸 회로의 각부 출력 파형을 나타내는 것이다,Figures 4A-4D show the output waveforms of the respective parts of the circuit shown in Figure 3,
도5는 본 발명의 데드 타임 제어회로를 이용한 벅 컨버터를 나타내는 것이다,5 shows a buck converter using the dead time control circuit of the present invention,
도6a-c에 나타낸 회로의 각 부 출력 파형을 나타내는 것이다.6A to 6C show respective output waveforms of the circuit shown in Figs. 6A to 6C.
[발명의 목적][Object of the invention]
[발명이 속하는 기술분야 밑 그 분야의 종래기술][Prior art of the field under the technical field to which the invention belongs]
본 발명은 데드 타임 제어회로에 관한 것으로, 특히 회로 구성이 간단한 데드 타임 제어회로 및 이를 이용한 벅 컨버터에 관한 것이다.The present invention relates to a dead time control circuit, and particularly to a dead time control circuit having a simple circuit configuration and a buck converter using the same.
노트북(notebook) 컴퓨터와 같은 포터블(portable) 전자 장치는 시장 경쟁력의 중요한 한 요소로서 효율이 얼마나 높은가를 따지게 된다. 이는 밧데리를 전압원으로 사용하기 때문에 제품의 효율이 높으면 높을수록 보다 긴 시간을 사용할 수 있기 때문이다. 이처럼 포터블 전자 장치의 경우, 보다 높은 효율의 제품을 개발하기 위해 노력하고 있는데, 그 중에서 밧데리나 외부 어뎁터를 통해 들어온 직류전압을 일정한 정전압으로 변환시켜 각각의 장치에 안정된 전원을 공급해주는 전원 변환장치의 경우 포터블 전자 장치의 고 효율화에 큰 비중을 차지하게 된다.Portable electronic devices, such as notebook computers, are an important factor in market competitiveness, and how efficient they are. This is because the battery is used as a voltage source, so the higher the efficiency of the product, the longer the time can be used. In such portable electronic devices, efforts are being made to develop products with higher efficiency. Among them, a power conversion device that converts DC voltage inputted from a battery or an external adapter into a constant voltage and supplies stable power to each device It takes a great deal of weight to increase the efficiency of the portable electronic device.
노트북 컴퓨터의 경우, 이러한 직류-직류 변환기(DC-DC converter)의 효율을 높이기 위하여 종래의 하나의 능동 스위칭 소자와 프리휠링 다이오우드를 이용한 벅 변환기(buck converter)에서 다이오우드대신 또 다른 능동 스위칭소자를 사용한 동기 정류형의 벅 변환기를 사용하고 있다.In the case of a notebook computer, in order to increase the efficiency of such a DC-DC converter, a buck converter using a conventional active switching device and a freewheeling diode uses another active switching device instead of a diode A buck converter of synchronous rectification type is used.
이러한 동기 정류형의 직류-직류 변환기는 종래의 벅 변환기(Buck converter)의 다이오우드에서 소비되는 전력을 스위칭소자로 대치함으로써, 보다 많은 효율의 개선을 가져다 준다.This synchronous rectification type DC-DC converter brings more efficiency improvement by replacing the power consumed in the diode of the conventional buck converter with the switching element.
이러한 동기 정류형 직류-직류 변환기는 두개의 스위칭 소자 구동단이 서로 상보적으로 동작하게 되는데, 이때, 두 스위칭 소자가 동시에 온구간에 있을 때 발생되는 스위칭 손실 및 스트레스를 줄이기 위해서는 한쪽 스위치가 완전히 오프되었을 때 다른 스위치를 온시켜주는 데드타임(dead time)이 필요하게 된다.In such a synchronous rectification type DC-DC converter, two switching element driving ends are complementary to each other. In order to reduce the switching loss and the stress generated when the two switching elements are in the ON period at the same time, A dead time is required to turn on the other switch when the switch is turned on.
동기 정류형 직류-직류 변환기는 통상 스위칭 주파수와 직류-직류 변환기에 사용된 저항, 인덕터, 캐패시터들에 의해 동기 정류 시스템의 효율이 최적이 되게하는 데드 타임 같이 결정되게 되는데, 보다 효율이 높은 시스템을 구현하기 위해서는 외부적으로 적절한 데드 타임을 제어할 수 있는 기능이 필요하게 된다. 이러한 데드 타임 제어회로를 구현하기 위해서는 지연회로를 많이 이용하게 된다.Synchronous rectification DC-DC converters are usually determined by the switching frequency and the resistance, inductors, and capacitors used in DC-DC converters, as well as the dead time to optimize the efficiency of the synchronous rectification system. In order to implement this function, it is necessary to have a function to control an externally proper dead time. In order to implement such a dead time control circuit, a delay circuit is often used.
[발명이 이루고자 하는 기술적 과제][Technical Problem]
본 발명의 목적은 회로구성이 간단하고 전류제어에 의해서 데드타임을 제어할 수 있는 타임 제어회로를 제공하는데 있다.An object of the present invention is to provide a time control circuit which is simple in circuit configuration and can control a dead time by current control.
본 발명의 다른 목적은 회로 구성이 간단한 데드 타임 제어회로를 이용한 벅 컨버터를 제공하는데 있다.Another object of the present invention is to provide a buck converter using a dead time control circuit having a simple circuit configuration.
상기 목적을 달성하기 위한 본 발명의 데드 타임 제어회로는 입력 전류 펄스를 발생하기 위한 제1정전류원, 가변 전류를 발생하기 위한 가변 전류원, 상기 제1정전류원에 의해서 제어되고 상기 가변 전류원에 직렬연결된 제1스위칭 트랜지스터, 상기 가변 전류원 및 제1스위칭 트랜지스터를 통하여 흐르는 전류에 의해서 제어되고 제1전압신호를 발생하기 위한 제2스위칭 트랜지스터, 상기 제2스위칭 트랜지스터에 전류를 공급하기 위한 제1전류원, 반전 입력 전류 펄스를 발생하기 위한 제2정전류원, 상기 제2정전류원에 의해서 제어되고 상기 가변 전류원에 직렬 연결된 제3스위칭 트랜지스터, 상기 가변 전류원 및 제3스위칭 트랜지스터를 통하여 흐르는 전류에 의해서 제어되고 제2전압신호를 발생하기 위한 제4스위칭 트랜지스터, 및 상기 제4스위칭 트랜지스터에 전류를 공급하기 위한 제2전류원을 구비한 것을 특징으로 한다.According to an aspect of the present invention, there is provided a dead-time control circuit including a first constant current source for generating an input current pulse, a variable current source for generating a variable current, a second constant current source controlled by the first constant current source, A second switching transistor controlled by a current flowing through the first switching transistor, the variable current source and the first switching transistor and generating a first voltage signal, a first current source for supplying a current to the second switching transistor, A third switching transistor controlled by the second constant current source and serially connected to the variable current source, a second switching transistor controlled by a current flowing through the variable current source and the third switching transistor, A fourth switching transistor for generating a voltage signal, It characterized in that it includes a second current source for supplying current to the register.
상기 다른 목적을 달성하기 위한 본 발명의 데드 타임 제어회로를 이용한 벅 컨버터는 입력 전류 펄스를 발생하기 위한 제1정전류원, 가변 전류를 발생하기 위한 가변 전류원, 상기 제1정전류원에 의해서 제어되고 상기 가변 전류원에 직렬 연결된 제1스위칭 트랜지스터, 상기 가변 전류원 및 제1스위칭 트랜지스터를 통하여 흐르는 전류에 의해서 제어되고 제1전압신호를 발생하기 위한 제2스위칭 트랜지스터, 상기 제2스위칭 트랜지스터에 전류를 공급하기 위한 제1전류원, 반전 입력 전류 펄스를 발생하기 위한 제2정전류원, 상기 제2정전류원에 의해서 제어되고 상기 가변 전류원에 직렬 연결된 제3스위칭 트랜지스터, 상기 가변 전류원 및 제3스위칭 트랜지스터를 통하여 흐르는 전류에 의해서 제어되고 제2전압신호를 발생하기 위한 제4스위칭 트랜지스터, 상기 제4스위칭 트랜지스터에 전류를 공급하기 위한 제2전류원, 상기 제1, 제2전압신호들에 의해서 각각 제어되는 제5, 6스위칭 트랜지스터들, 상기 제5, 6스위칭 트랜지스터들의 공통점과 접지사이에 직렬 연결된 인덕터 및 캐패시터, 상기 캐패시터에 병렬 연결된 부하, 및 상기 부하에 걸리는 전압을 입력하여 펄스폭을 조절하여 상기 입력 전류 펄스를 발생하기 위한 펄스폭 제어수단을 구비한 것을 특징으로 한다.According to another aspect of the present invention, there is provided a buck converter including a first constant current source for generating an input current pulse, a variable current source for generating a variable current, a second constant current source controlled by the first constant current source, A first switching transistor connected in series to a variable current source, a second switching transistor controlled by a current flowing through the variable current source and the first switching transistor and generating a first voltage signal, A first current source, a second constant current source for generating an inverting input current pulse, a third switching transistor controlled by the second constant current source and connected in series to the variable current source, a current flowing through the variable current source and the third switching transistor And a fourth switching transistor for generating a second voltage signal A second current source for supplying a current to the fourth switching transistor, fifth and sixth switching transistors controlled by the first and second voltage signals, a common point of the fifth and sixth switching transistors, And a pulse width control means for generating the input current pulse by adjusting a pulse width by inputting a voltage applied to the load and a voltage connected to the capacitor.
[발명의 구성 및 작용][Structure and operation of the invention]
첨부된 도면을 참고로 하여 본 발명의 데드 타임 제어회로 및 이를 이용한 벅 컨버터를 설명하면 다음과 같다.The dead time control circuit of the present invention and a buck converter using the same will be described with reference to the accompanying drawings.
도1은 본 발명의 데드 타임 제어회로의 기본 개념을 설명하기 위한 회로도로서, 입력 전류원, npn트랜지스터들(Q1, Q2), 전류원(Iv), 및 저항(Rl)으로 구성되어 있다. 점선으로 나타낸 CM은 밀러 캐패시터를 나타내는 것이다.FIG. 1 is a circuit diagram for explaining the basic concept of the dead time control circuit of the present invention, which is composed of an input current source, npn transistors Q1 and Q2, a current source Iv, and a resistor Rl. C M represented by a dotted line represents a Miller capacitor.
도2a, b는 도1에 나타낸 회로의 파형도로서, 도1에 나타낸 화로의 동작을 도2a, b를 이용하여 설명하면 다음과 같다.Figs. 2A and 2B are waveform diagrams of the circuit shown in Fig. 1. The operation of the furnace shown in Fig. 1 will be described with reference to Figs. 2A and 2B.
npn트랜지스터(Q1)의 베이스에 도1에 나타낸 입력 전류 펄스가 인가되고, 이때 입력 전류 펄스가 "하이" 레벨이면, npn트랜지스터(Q1)의 콜렉터-에미터간 전압(VCE)는 도2a에 나타낸 바와 같이 서서히 증가하게 되어 npn트랜지스터(Q1)의 콜렉터-에미터간 전압(VCE)까지 도달하게 되면 npn트랜지스터(Q2)의 콜렉터-에미터간 전압(VCE)은 "로우" 레벨이 되게 된다. 이때, 데드 타임은 밀터 캐패시터(CM)의 크기에 좌우된다. 즉, 밀러 캐패시터의 값이 크면 클수륵 캐패시터에 축적되어 있는 전하가 많아지고, 따라서, 방전되는 시간 또한 길어지기 때문에 데드 타임이 길어지게 된다.If the input current pulse shown in Fig. 1 is applied to the base of the npn transistor Q1 and the input current pulse is at the "high" level at this time, the collector-emitter voltage VCE of the npn transistor Q1 becomes The collector-emitter voltage V CE of the npn transistor Q2 becomes a "low" level when the collector-emitter voltage V CE of the npn transistor Q1 is reached. At this time, the dead time depends on the size of the miter capacitor C M. That is, when the value of the Miller capacitor is large, the charge accumulated in the high-speed storage capacitor increases, and accordingly, the time for discharging becomes longer, and the dead time becomes longer.
이러한 밀러 캐패시터(CM)는 트랜지스터의 고주파 해석에 의해서 아래의 식(1)로 정의된다.This miller capacitor C M is defined by the following equation (1) by the high-frequency analysis of the transistor.
[수학식 1][Equation 1]
CM= CU(1 + gmro) + Cπ C M = C U (1 + g m r o) + C π
상기 식(1)에서, CU는 트랜지스터의 베이스-콜렉터간 접합 캐패시터, Cπ는 트랜지스터의 베이스-에미터간 접합 캐패시터를 각각 나타낸다.In the above equation (1), C U represents a base-collector junction capacitor of the transistor, and C pi represents a base-emitter junction capacitor of the transistor.
상기 식으로 부터 알 수 있듯이, 밀터 캐패시터(CM)는 저항(ro)와 비례관계에 있다. 만일, 저항(ro)가 커지면 캐패시터(Cu) 값도 커지고, 저항(ro)가 작아지면 캐패시터(CM) 값도 작아지게 된다.As can be seen from the above equation, the miter capacitor C M is proportional to the resistance r o . If, the resistance (r o) is large, the capacitor (C u) value is also increased, it is also becomes small resistance (r o) is smaller when the capacitor (C M) value.
이때, 저항(ro)은 아래의 식(2)와 같이 정의된다.At this time, the resistance (r o ) is defined by the following equation (2).
[수학식 2]&Quot; (2) "
상기 식으로 부터 알 수 있듯이, 전류(Iv)가 커짐에 따라 저항(ro)는 감소하게 되어 밀러 캐패시터(CM)가 감소하게 되고, 전류(Iv)가 작아지면 캐패시터(CM)은 큰 값을 가지게 된다. 따라서, 전류(Iv)를 조절함에 따라 캐패시터(CM) 값을 조절할 수 있고, 데드 타임을 제어할 수도 있게 된다.As can be seen from the above equation, the current (I v) is larger resistance (r o) is reduced, thereby reducing the Miller capacitor (C M), the current (I v) The ground capacitor (C M) smaller as the Has a large value. Therefore, by adjusting the current I v , the value of the capacitor C M can be adjusted and the dead time can be controlled.
도3은 본 발명의 데드 타임 제어회로의 회로도로서, 전압(Vcc)과 접지사이에 직렬 연결된 pnp트랜지스터(Q1) 및 가변 전류원(Iv), pnp트랜지스터(Q1)에 흐르는 전류를 미러하기 위하여 각각 연결된 pnp트랜지스터들(Q2, Q6), pnp트랜지스터(Q2)의 콜렉터에 연결된 콜렉터와 접지에 연결된 에미터를 가진 npn트랜지스터(Q3), npn트랜지스터(Q3)의 베이스와 에미터사이에 연결된 정전류원(Ip), pn트랜지스터(Q3)와 콜렉터에 연결된 베이스와 접지에 연결된 에미터를 가진 npn트랜지스터(Q4),전압(Vcc)과 nPn트랜지스터(Q4)의 콜렉터에 연결된 정전류원(I1), npn트랜지스터(Q4)의 콜렉터에 연결된 베이스와 접지에 연결된 에미터를 가진 npn트랜지스터(Q5), 전압(Vcc)과 npn트랜지스터(Q5)의 콜렉터사이에 연결된 정전류원(I2), pnp트랜지스터(Q6)의 콜렉터에 연결된 콜렉터와 접지에 연결된 에미터를 가진 npn트랜지스터(Q7), npn트랜지스터(Q7)의 베이스와 접지사이에 연결된 정전류원(), npn트랜지스터(Q7)의 콜렉터에 연결된 베이스와 접지에 연결된 에미터를 가진 npn트랜지스터(Q8), 전원(Vcc)과 npn트랜지스터(Q8)의 콜렉터사이에 연결된 정전류원(I3), npn트랜지스터(Q8)의 콜렉터에 연결된 베이스와 접지에 연결된 에미터를 가진 npn트랜지스터(Q9), 및 전원(Vcc)과 npn트랜지스터 (Q9)의 콜렉터사이에 연결된 정전류원(I4)로 구성되어 있다.3 is a circuit diagram of the dead time control circuit of the present invention. The pnp transistor Q1 and the variable current source Iv connected in series between the voltage Vcc and the ground are connected to each other to mirror the current flowing in the pnp transistor Q1 a npn transistor Q3 having a collector connected to the collector of the pnp transistor Q2 and an emitter connected to the ground, a constant current source Ip connected between the base and the emitter of the npn transistor Q3, an npn transistor Q4 having a pn transistor Q3 and an emitter connected to the base and a ground connected to the collector, a constant current source I1 connected to the collector of the voltage Vcc and the nPn transistor Q4, An npn transistor Q5 having a base connected to the collector of pnp transistor Q6 and a emitter connected to ground, a constant current source I2 connected between the voltage Vcc and the collector of npn transistor Q5, a collector of pnp transistor Q6 Connected to collector and ground An npn transistor Q7 with a meter, a constant current source connected between the base of the npn transistor Q7 and ground an npn transistor Q8 having a base connected to the collector of the npn transistor Q7 and an emitter connected to the ground and a constant current source I3 connected between the power source Vcc and the collector of the npn transistor Q8, An npn transistor Q9 having a base connected to the collector of the npn transistor Q8 and an emitter connected to the ground and a constant current source 14 connected between the power source Vcc and the collector of the npn transistor Q9.
도4a-4d는 도3에 나타낸 회로의 각부 출력 파형을 나타내는 것으로, 도4a는 신호(A), 도4b는 신호(B), 도4c는 신호(C), 및 도4d는 신호(D)의 출력파형을 각각 나타내는 것이다.4A, 4B and 4C show the output waveforms of the respective parts of the circuit shown in FIG. 3, wherein FIG. 4A shows the signal A, FIG. 4B shows the signal B, FIG. 4C shows the signal C, Respectively.
npn트랜지스터(Q3)의 베이스에 "하이" 레벨의 입력 전류 펄스가 인가되면, npn트랜지스터(Q7)의 베이스에는 "로우" 레벨의 입력 전류 펄스가 인가된다. 이때, 도1에 나타낸 회로의 동작 원리에 의해서 전류(Iv)가 커짐에 따라 데드 타임은 작아지고, 전류(Iv)가 작아짐에 따라 데드 타임은 커진다. 즉, 전류(Iv)가 커짐에 따라 신호(A)의 "로우" 레벨에서 "하이" 레벨로 상승하는 기간이 짧아지고, 작아짐에 따라 신호(A)의 "로우" 레벨에서 "하이" 레벨로 상승하는 기간이 길어진다. 전류()가 인가되어 발생되는 신호(B)는 신호(A)와는 상보적으로 발생되고, 신호(B)에 의해서 발생되는 신호(D)는 신호(C)의 발생과 동일한 원리에 의해 발생한다. 그래서, 결과적으로 발생되는 신호(C, D)는 전류(Iv)의 값에 의해서 데드 타임이 조절되어 신호(C)가 완전히 "로우" 레벨이 되면 신호(D)가 완전히 "하이" 레벨이 되고, 신호(C)가 완전히 "하이" 레벨이 되면 신호(D)가 완전히 "로우" 레벨이 된다.When a "high" level input current pulse is applied to the base of the npn transistor Q3, a "low" level input current pulse is applied to the base of the npn transistor Q7. At this time, according to the operation principle of the circuit shown in Fig. 1, the dead time becomes smaller as the current Iv becomes larger, and the dead time becomes larger as the current Iv becomes smaller. That is, as the current Iv increases, the period of rising from the "low" level to the "high" level of the signal A becomes shorter and becomes shorter from the " The rising period becomes longer. electric current( The signal B generated by applying the signal B is complementary to the signal A and the signal D generated by the signal B is generated by the same principle as the generation of the signal C. [ As a result, the resulting signals C and D are adjusted such that the dead time is adjusted by the value of the current Iv so that the signal D becomes completely "high" , And when the signal C becomes a completely "high" level, the signal D becomes a completely "low" level.
도5는 본 발명의 데드 타임 제어회로를 이용한 벅 컨버터를 나타내는 것으로, 신호(P)를 입력하여 데드 타임을 제어하기 위한 데드 타임 제어회로(10), 데드 타임 제어회로(10)의 출력신호들(C,D)을 각각 버퍼하기 위한 버퍼들(12,14), 전원전압(Vcc)과 접지사이에 직렬 연결되고 버퍼들(12,14)의 출력신호에 의해서 각각 제어되는 NMOS트랜지스터들(16,18), NMOS트랜지스터들(16,18)의 공통점과 접지사이에 직렬 연결된 인덕터(L) 및 캐패시터(C), 캐패시터(C)에 병렬 연결된 부하(20), 및 캐패시터(C)와 부하(20)의 공통점으로 부터의 신호를 입력하여 펄스폭을 조절하고 데드 타임 제어회로(10)로 출력하기 위한 펄스폭 제어회로(22)로 구성되어 있다.FIG. 5 shows a buck converter using the dead time control circuit according to the present invention. The buck converter includes a dead time control circuit 10 for inputting a signal P to control a dead time, output signals of a dead time control circuit 10 Buffers 12 and 14 for buffering the data signals C and D respectively and NMOS transistors 16 and 17 connected in series between the power source voltage Vcc and the ground and controlled by the output signals of the buffers 12 and 14, An inductor L and a capacitor C connected in series between the common point of the NMOS transistors 16 and 18 and the ground and a load 20 connected in parallel to the capacitor C and a capacitor C connected to the load C And a pulse width control circuit 22 for inputting a signal from a common point of the pulse width control circuit 20 and controlling the pulse width and outputting it to the dead time control circuit 10.
도6a-c에 나타낸 화로의 각 부 출력 파형을 나타내는 것으로, 도6a는 데드 타임 제어회로와 입력파형(P), 도6b, c는 데드 타임 제어회로(10)의 출력신호들(C,D)의 파형을 각각 나타내는 것이다.6A and 6B show the output waveforms of the respective sections of the furnace shown in Figs. 6A to 6C. Fig. 6A shows the dead time control circuit and the input waveform P, Figs. 6B and 6C show the output signals C and D Respectively.
펄스폭 제어회로(22)는 부하(20)에 걸리는 전압을 궤환 입력하여 일정한 전압으로 조절한다. 만일 부하(20)에 걸리는 전압이 이미 정해진 전압보다 큰 경우에는 부하(20)에 걸리는 전압이 작아지도록 하기 위한 신호(P)를 발생하고, 만일 부하(20)에 걸리는 전압이 이미 정해진 전압보다 작은 경우에는 부하(20)에 걸리는 전압이 커지도록 하기 위한 신호(P)를 발생한다. 데드 타임 제어회로(10)는 신호(C)가 완전히 "하이" 레벨로 된 후에 신호(C)와 상보적인 "로우" 레벨의 신호(D)가 발생되도록 하고, 신호(C)가 완전히 "로우" 레벨로 된 후에 신호(C)와 상보적인 "하이" 레벨의 신호(D)가 발생되도록 하여 NMOS트랜지스터들(16, 18)이 서로 상보적으로 동작하도록 한다.The pulse width control circuit 22 adjusts the voltage applied to the load 20 to a constant voltage by feedback input. If the voltage across the load 20 is greater than the predetermined voltage then a signal P for causing the voltage across the load 20 to decrease is generated and if the voltage across the load 20 is less than the predetermined voltage A signal P for increasing the voltage applied to the load 20 is generated. The dead time control circuit 10 causes the signal D to be generated at a "low" level complementary to the signal C after the signal C has been brought to a completely "high" level, Quot; level to generate a signal D of a "high" level that is complementary to the signal C, so that the NMOS transistors 16 and 18 operate complementarily with each other.
[발명의 효과][Effects of the Invention]
따라서, 본 발명의 데드 타임 제어회로는 회로 구성이 간단하고, 가변전류원의 전류값을 변경함으로써 손쉽게 데드 타임을 제어할 수 있다.Therefore, the dead time control circuit of the present invention has a simple circuit configuration and can easily control the dead time by changing the current value of the variable current source.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960026752A KR0178002B1 (en) | 1996-07-02 | 1996-07-02 | Dead time control circuit and buck converter thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960026752A KR0178002B1 (en) | 1996-07-02 | 1996-07-02 | Dead time control circuit and buck converter thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980012811A true KR980012811A (en) | 1998-04-30 |
| KR0178002B1 KR0178002B1 (en) | 1999-05-15 |
Family
ID=19465350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960026752A KR0178002B1 (en) | 1996-07-02 | 1996-07-02 | Dead time control circuit and buck converter thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0178002B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100427686B1 (en) * | 2002-07-03 | 2004-04-28 | 엘지이노텍 주식회사 | Dc-dc converter system for using two channel pwm ic having output voltage sequence control circuit |
-
1996
- 1996-07-02 KR KR1019960026752A patent/KR0178002B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100427686B1 (en) * | 2002-07-03 | 2004-04-28 | 엘지이노텍 주식회사 | Dc-dc converter system for using two channel pwm ic having output voltage sequence control circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0178002B1 (en) | 1999-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3425900B2 (en) | Switching regulator | |
| CN203562949U (en) | Converter and dc-dc converter | |
| US7057440B2 (en) | Multiplier-divider circuit for a PFC controller | |
| JPH08335873A (en) | Thermal insulation logic circuit | |
| JP3363980B2 (en) | Base current control circuit for output transistor and output drive stage circuit for electronic device | |
| JPH04222457A (en) | Switching converter | |
| JP2004104645A (en) | Triangular wave generating device, pulse width modulation signal generating device and external synchronization/internal synchronization/asynchronization switching device | |
| JP2716105B2 (en) | Alternating constant current circuit | |
| JP2002078325A (en) | Dc-dc converter and electronic apparatus using the same | |
| US11742760B2 (en) | Resonant switching power converter and driving circuit thereof | |
| EP4195482A1 (en) | Feedback circuit with adjustable loop gain for a boost converter | |
| US4908752A (en) | DC-to-DC voltage-increasing power source | |
| KR980012811A (en) | Dead time control circuit and buck converter using it | |
| US9184684B2 (en) | Motor driving circuit and method thereof | |
| EP3553933A1 (en) | Multi-phase parallel dcdc circuit and chip structure thereof | |
| JP2005168229A (en) | Power supply device | |
| US20050030779A1 (en) | Controlling circuit for a pulse width modulated DC/DC converter | |
| JP2003047242A (en) | Switching power supply apparatus | |
| KR0180466B1 (en) | Daed time control circuit and buck converter theerof | |
| JP2003324939A (en) | Starter circuit | |
| JP2003088105A (en) | Switching regulator | |
| JPH0583940A (en) | Switching power supply equipment | |
| Fernández et al. | An asynchronous finite state machine controller for integrated buck-boost power converters in wideband signal-tracking applications | |
| US6879199B2 (en) | PWM control signal generation method and apparatus | |
| Lorentz et al. | A novel PWM control for a bi-directional full-bridge DC–DC converter with smooth conversion mode transitions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20130917 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |