KR980012520A - Method for manufacturing capacitor of semiconductor memory device - Google Patents
Method for manufacturing capacitor of semiconductor memory device Download PDFInfo
- Publication number
- KR980012520A KR980012520A KR1019960031161A KR19960031161A KR980012520A KR 980012520 A KR980012520 A KR 980012520A KR 1019960031161 A KR1019960031161 A KR 1019960031161A KR 19960031161 A KR19960031161 A KR 19960031161A KR 980012520 A KR980012520 A KR 980012520A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- silicon nitride
- capacitor
- vapor deposition
- film
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
반도체 메모리 소자의 커패시터 제조방법에 대해 기재되어 있다. 이는, 반도체 기판 상에 하부 전극을 형성하는 공정, 하부 전극 표면에 오산화 탄탈륨으로 된 유전체막을 형성하는 공정, 유전체막 표면에 실리콘 나이트라이드막을 형성하는 공정 및 실리콘 나이트라이드막이 형성되어 있는 결과물 기판 전면에 실리콘 원자를 포함하는 상부 전극을 형성하는 공정을 구비하는 것을 특징으로 한다. 따라서, 본 발명에 의하면, 커패시터의 열화를 방지할 수 있다.A method of manufacturing a capacitor of a semiconductor memory device is described. This includes a process of forming a lower electrode on a semiconductor substrate, a process of forming a dielectric film of tantalum pentoxide on the surface of the lower electrode, a process of forming a silicon nitride film on the surface of the dielectric film and a process of forming a silicon nitride film on the entire surface of the resultant substrate And a step of forming an upper electrode containing silicon atoms. Therefore, according to the present invention, deterioration of the capacitor can be prevented.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 커패시터의 열화 특성을 강화시킨 반도체 메모리 소자의 커패시터 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a capacitor of a semiconductor memory device with enhanced deterioration characteristics of a capacitor.
다이나믹 랜덤 억세스 메모리소자(이하, "DRAM"이라 칭함)의 커패시턴스를 증가시키기 위해, 오산화 탄탈륨(Ta2O5)으로 유전체막(이하, "오산화 탄탈륨 유전체막"이라 칭함)을 형성하는 방법이 많이 연구되고 있다.A method of forming a dielectric film (hereinafter referred to as "tantalum pentoxide dielectric film") with tantalum pentoxide (Ta 2 O 5 ) in order to increase the capacitance of a dynamic random access memory element (hereinafter referred to as DRAM) Research.
도 1은 종래 방법으로 제조된 반도체 메모리 소자의 커패시터를 도시한 단면도이다. 종래 방법에 의해 제조된 커패시터는, 하부 전극(16)과, 이 하부 전극을 덮는 오산화 탄탈륨 유전체막(18)과, 이유전체막을 덮는 상부 전극으로 구성되며, 이때 상기 상부 전극은 PVD - TiN(Physical vapor deposition 방식으로 증착된 TiN, 즉 스퍼터 방식에 의해 증착된 TiN)막 (20)과 인이 도핑된 다결정실리콘막(22)으로 된 이중 전극 구조이다.1 is a cross-sectional view showing a capacitor of a semiconductor memory device manufactured by a conventional method. The capacitor manufactured by the conventional method comprises a lower electrode 16, a tantalum pentoxide dielectric film 18 covering the lower electrode, and an upper electrode covering the entire dielectric film, wherein the upper electrode is made of PVD - TiN a TiN layer deposited by a vapor deposition method, that is, a TiN layer deposited by a sputtering method, and a phosphorus-doped polycrystalline silicon film 22.
이때, 상기 도 1에서 미설명된 도면부호 "10"은 반도체 기판을, "12"는 층간 절연막을 그리고 "14"는 접촉창을 나타낸다.In this case, reference numeral 10 denotes a semiconductor substrate, 12 denotes an interlayer insulating film, and 14 denotes a contact window.
그러나, PVD - TiN막(20)은 스텝 커버리지(step coverage) (수평면에 증착되는 두께에 대한 수직면에 증착되는 두께의 비)가 나쁘기 때문에, 네거티브 경사(negative slope)나 언더컷(undercut)이 있는 영역(A로 표시)에 서는 잘 증착되는 않는 문제가 있다.However, since the PVD-TiN film 20 has poor step coverage (a ratio of the thickness deposited on the vertical plane to the thickness deposited on the horizontal plane), the region having a negative slope or undercut (Denoted by A) is not well deposited.
PVD - TiN막이 잘 증착되지 않은 부위에서 오산화 탄탈륨 유전체막(18)과 다결정실리콘막(22)이 직접 접하게 되면 이산화 실리콘(SiO2)막 (24)이 형성된다. 이산화 실리콘막(2)의 성장은 오산화 탄탈륨 유전체막 내에 있는 산소원자와 다결정실리콘막(22) 내에 있는 실리콘 원자가 결합하여 형성되기 때문에 오산화 탄탈륨 유전체막 내에 산소 공간(vacancy)이 생긴다. 산소 공간은 전자 트랩 사이트(trap site)로 작용하여 유전막의 누설전류를 증가시켜 결국 오산화 탄탈륨의 열화 현상을 초래한다.A silicon dioxide (SiO 2 ) film 24 is formed when the tantalum pentoxide dielectric film 18 and the polysilicon film 22 are in direct contact with each other in a region where the PVD-TiN film is not well deposited. The growth of the silicon dioxide film 2 causes oxygen vacancies in the tantalum pentoxide dielectric film because oxygen atoms in the tantalum pentoxide dielectric film and silicon atoms in the polysilicon film 22 are formed by bonding. Oxygen space acts as an electron trap site, which increases the leakage current of the dielectric film, resulting in deterioration of the tantalum pentoxide.
따라서, 종래의 PVD - TiN막은 네거티브 경사나 언더컷이 있거나 전극이 고단차인 커패시터 구조에서는 사용하는데 한계가 있다.Therefore, conventional PVD - TiN films have limitations for use in capacitor structures having negative slopes or undercuts or electrodes having high stages.
본 발명의 목적은 커패시터의 열화를 방지할 수 있는 반도체 메모리 소자의 커패시터 제조방법을 제공하는데 있다.An object of the present invention is to provide a method of manufacturing a capacitor of a semiconductor memory device that can prevent deterioration of a capacitor.
제1도는 종래 방법으로 제조된 반도체 메모리 소자의 커패시터를 도시한 단면도이다.FIG. 1 is a cross-sectional view illustrating a capacitor of a semiconductor memory device manufactured by a conventional method.
제2도는 본 발명에 의한 방법으로 제조된 반도체 메모리 소자의 커패시터를 도시한 단면도이다.FIG. 2 is a cross-sectional view illustrating a capacitor of a semiconductor memory device manufactured by the method of the present invention.
상기 목적을 달성하기 위한, 본 발명에 의한 커패시터 제조방법은, 반도체 기판 상에 하부 전극을 형성하는 공정; 상기 하부 전극 표면에 오산화 탄탈륨을 증착하여 유전체막을 형성하는 공정; 상기 유전체막 표면에 화학 기상 증착 방식으로 실리콘 나이트라이드막을 형성하는 공정; 및 상기 실리콘 나이트라이드막이 형성되어 있는 결과물 기판 전면에 실리콘 원자를 포함하는 상부 전극을 형성하는 공정을 구비하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of manufacturing a capacitor, including: forming a lower electrode on a semiconductor substrate; Depositing tantalum pentoxide on the surface of the lower electrode to form a dielectric film; Forming a silicon nitride film on the surface of the dielectric film by a chemical vapor deposition method; And forming an upper electrode including silicon atoms on the entire surface of the resultant substrate having the silicon nitride film formed thereon.
이때, 상기 화학 기상 증착은 저압 방식, 플라즈마 인헨스 방식 및 대기압 방식 중 어느 한 방식으로 행하고, 상기 실리콘 나이트라이드막은 5 ∼100 정도의 두께로 형성하는 것이 바람직하다.At this time, it is preferable that the chemical vapor deposition is performed by any one of a low-pressure method, a plasma-in-hence method, and an atmospheric-pressure method, and the silicon nitride film is preferably formed to a thickness of about 5 to 100.
이하, 첨부한 도면을 참조하여, 본 발명을 더욱 자세하게 설명하고자 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 의한 방법으로 제조된 반도체 메모리 소자의 커패시터를 도시한 단면도이다. 본 발명의 방법에 의해 제조된 커패시터는, 하부 전극(36)과, 이 하부 전극을 덮는 오산화 탄탈륨 유전체막(38)과, 이유전체막을 덮는 실리콘 나이트라이드막(40)과, 이 실리콘 나이트라이드막(40)을 덮는 상부 전극(42)으로 구성된다.2 is a cross-sectional view illustrating a capacitor of a semiconductor memory device manufactured by the method of the present invention. The capacitor manufactured by the method of the present invention comprises a lower electrode 36, a tantalum pentoxide dielectric film 38 covering the lower electrode, a silicon nitride film 40 covering the entire underlying film, And an upper electrode 42 covering the upper electrode 40.
네거티브 경사나 언더컷 부분에서 오산화 탄탈륨과 다결정실리콘막이 접하여 이산화 실리콘을 생성시켜 유전체막의 열화를 촉진하던 종래의 문제점을 해결하기 위해, 본 발명에서는 오산화 탄탈륨 유전체막(38) 전 표면에 화학 기상 증착 방식으로 실리콘 나이트라이드(Si3N4)막(40)를 증착시키고자 하였다.In order to solve the conventional problem of tantalum pentoxide and polysilicon film being contacted with each other at the negative inclination or undercut portion to generate silicon dioxide to accelerate the deterioration of the dielectric film, in the present invention, the entire surface of the tantalum pentoxide dielectric film 38 is subjected to chemical vapor deposition To deposit a silicon nitride (Si 3 N 4 ) film 40.
일반적으로 화학 기상 증착 방식으로 증착된 실리콘 나이트라이드막은 스텝 커버리지가 아주 우수하기 때문에 네거티브 경사나 언더컷과 같은 부위에 균일하게 증착된다. 또한, 화학 기상 증착 방식으로 증착된 실리콘 나이트라이드막(40)은 오산화 탄탈륨 유전체막(38)과 다결정실리콘막으로 된 상부 전극(42) 사이에 증착되어 이들 상호간의 반응을 막아주기 때문에 종래기술에 의해 발생되는 커패시터의 열화현상을 방지할 수 있다. 한편, 화학 기상 증착 방식으로 증착된 실리콘 나이트라이드막(40)은 부도체이므로 상부 전극(42)의 일부가 아니고 유전체막의 기능을 갖게 된다.In general, silicon nitride films deposited by chemical vapor deposition are uniformly deposited on sites such as negative slopes and undercuts because of their excellent step coverage. In addition, since the silicon nitride film 40 deposited by the chemical vapor deposition method is deposited between the tantalum pentoxide dielectric film 38 and the upper electrode 42 made of a polysilicon film to prevent mutual reaction therebetween, It is possible to prevent deterioration of the capacitor caused by the capacitor. On the other hand, the silicon nitride film 40 deposited by the chemical vapor deposition method is not a part of the upper electrode 42 because it is an insulator, and has a function of a dielectric film.
상기 실리콘 나이트라이드막(40)은 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition:LPCVD), 플라즈마 인헨스 화학 기상 증착(Plasma Enhanced CVD; PECVD) 또는 대기압 화학 기상 증착(Atmosphere Pressure CVD; APCVD) 등으로 증착한다. 실리콘 나이트라이드막(40)은 제어가 가능한 얇은 두께, 예컨대 5 ∼ 10 에서 100 의 두께로 형성한다.The silicon nitride film 40 may be formed by low pressure chemical vapor deposition (LPCVD), plasma enhanced chemical vapor deposition (PECVD), or atmospheric pressure chemical vapor deposition (APCVD) Lt; / RTI > The silicon nitride film 40 is formed to have a thin thickness, for example, 5 to 10 to 100, which is controllable.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.It is obvious that the present invention is not limited to the above embodiments and that many modifications are possible within the technical scope of the present invention by those skilled in the art.
본 발명에 의한 반도체 메모리 소자의 커패시터 제조방법에 의하면, 유전체막 표면에 실리콘 나이트라이드로된 가진 자에 의하여 가능함은 명백하다.According to the method for manufacturing a capacitor of a semiconductor memory device according to the present invention, it is apparent that the dielectric film can be formed by a vibrator made of silicon nitride on the surface thereof.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960031161A KR980012520A (en) | 1996-07-29 | 1996-07-29 | Method for manufacturing capacitor of semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960031161A KR980012520A (en) | 1996-07-29 | 1996-07-29 | Method for manufacturing capacitor of semiconductor memory device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR980012520A true KR980012520A (en) | 1998-04-30 |
Family
ID=66249689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960031161A KR980012520A (en) | 1996-07-29 | 1996-07-29 | Method for manufacturing capacitor of semiconductor memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR980012520A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100540255B1 (en) * | 1998-12-30 | 2006-05-09 | 주식회사 하이닉스반도체 | Capacitor Formation Method of Semiconductor Device |
-
1996
- 1996-07-29 KR KR1019960031161A patent/KR980012520A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100540255B1 (en) * | 1998-12-30 | 2006-05-09 | 주식회사 하이닉스반도체 | Capacitor Formation Method of Semiconductor Device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5383088A (en) | Storage capacitor with a conducting oxide electrode for metal-oxide dielectrics | |
| US5663088A (en) | Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer | |
| KR0183732B1 (en) | Method of manufacturing semiconductor device capacitor | |
| KR100737192B1 (en) | Method of manufacturing semiconductor devices utilizing under-layer dependency of deposition of capacitor electrode film and semiconductor device | |
| KR100207444B1 (en) | Capacitor fabrication method and its device having high dielectronic layer and electrode | |
| US7238613B2 (en) | Diffusion-enhanced crystallization of amorphous materials to improve surface roughness | |
| EP0046868A2 (en) | Capacitor structure with dual dielectrics | |
| KR960043218A (en) | Capacitor of semiconductor device and manufacturing method thereof | |
| US6146967A (en) | Selective deposition of amorphous silicon film seeded in a chlorine gas and a hydride gas ambient when forming a stacked capacitor with HSG | |
| US5917213A (en) | Depletion compensated polysilicon electrodes | |
| KR960043216A (en) | Lower electrode formation method of high dielectric constant capacitor | |
| US6482694B2 (en) | Semiconductor device structure including a tantalum pentoxide layer sandwiched between silicon nitride layers | |
| US20030114018A1 (en) | Method for fabricating a semiconductor component | |
| US6399457B2 (en) | Semiconductor device having capacitor and method of manufacturing the same | |
| KR980012520A (en) | Method for manufacturing capacitor of semiconductor memory device | |
| US6074913A (en) | Method for forming a DRAM capacitor | |
| US6080623A (en) | Method of manufacturing capacitive element with a non-doped semiconductor film to minimize native oxide formation | |
| KR100238200B1 (en) | Capacitor for a semiconductor device and method for manufacturing the same | |
| KR100451501B1 (en) | Capacitor Formation Method of Semiconductor Memory Device | |
| KR100503961B1 (en) | Method of manufacturing a capacitor | |
| US6221710B1 (en) | Method of fabricating capacitor | |
| KR100261212B1 (en) | Method for manufacturing capacitor of semiconductor device | |
| US20040126964A1 (en) | Method for fabricating capacitor in semiconductor device | |
| KR960019696A (en) | Capacitor Structure and Manufacturing Method Thereof | |
| KR100238228B1 (en) | Method for forming underlayer of capacitor storage electrode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |