KR100238200B1 - Capacitor for a semiconductor device and method for manufacturing the same - Google Patents
Capacitor for a semiconductor device and method for manufacturing the same Download PDFInfo
- Publication number
- KR100238200B1 KR100238200B1 KR1019960031537A KR19960031537A KR100238200B1 KR 100238200 B1 KR100238200 B1 KR 100238200B1 KR 1019960031537 A KR1019960031537 A KR 1019960031537A KR 19960031537 A KR19960031537 A KR 19960031537A KR 100238200 B1 KR100238200 B1 KR 100238200B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- forming
- hsg
- capacitor
- hsg layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 장치의 커패시터 및 그 제조 방법에 관한 것이다. 본 발명에 따른 커패시터는 스토리지 전극의 표면에 금속 물질로 이루어지는 금속 HSG(Hemispherical Grain)층이 형성된다. 본 발명에 의하면, 커패시터의 유효 면적을 증가시키기 위한 방법으로서 HSG를 형성할 때 HSG 형성 물질의 선택 폭을 넓힘으로써, 커패시터의 유효 면적을 보다 용이하게 증가시킬 수 있다.The present invention relates to a capacitor of a semiconductor device and a method of manufacturing the same. In the capacitor according to the present invention, a metal hemispherical grain (HSG) layer made of a metal material is formed on a surface of the storage electrode. According to the present invention, the effective area of the capacitor can be increased more easily by widening the selection range of the HSG forming material when forming the HSG as a method for increasing the effective area of the capacitor.
Description
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 특히 DRAM(Dynamic Random Access Memory)에 있어서 커패시터의 스토리지 전극 표면에 HSG가 형성된 반도체 장치의 커패시터 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a capacitor of a semiconductor device having an HSG formed on a surface of a storage electrode of a capacitor in a DRAM (Dynamic Random Access Memory) and a method of manufacturing the same.
DRAM 장치에 있어서, 단위 메모리 셀의 면적 감소에 따른 셀 커패시턴스의 감소는 메모리 셀의 독출 능력을 저하시키고 소프트 에러율을 증가시키므로, 반도체 메모리 장치의 고집적화를 위하여는 반드시 특정치 이상의 셀 커패시턴스를 확보하여야 한다.In a DRAM device, a decrease in cell capacitance caused by a decrease in the area of a unit memory cell decreases the readability of the memory cell and increases the soft error rate. Therefore, a cell capacitance of a certain value or more must be secured for high integration of a semiconductor memory device. .
반도체 메모리 장치의 커패시턴스는 메모리 장치의 기억 용량을 결정하는 중요한 변수로서, 반도체 메모리 장치의 집적도가 증가함에 따라서 제한된 셀 면적 내에서 커패시턴스를 증가시키기 위한 많은 방법들이 제안되었다.Capacitance of the semiconductor memory device is an important parameter for determining the memory capacity of the memory device. Many methods have been proposed for increasing the capacitance within a limited cell area as the degree of integration of the semiconductor memory device increases.
다음식Formula
(식중, C는 커패시턴스, ε0는 진공에서의 유전율, εr는 유전막의 상대 유전율, A는 커패시터의 유효 면적, d는 유전막 두께)으로부터 알 수 있는 바와 같이, 커패시턴스를 증가시키기 위하여는 3가지 변수, 즉 유전막의 유전율, 커패시터의 유효 면적, 유전막의 두께를 변화시킴으로써 가능하게 된다.(Where C is the capacitance, ε 0 is the dielectric constant in vacuum, ε r is the relative permittivity of the dielectric film, A is the effective area of the capacitor, and d is the dielectric film thickness). This is made possible by varying the parameters, the dielectric constant of the dielectric film, the effective area of the capacitor, and the thickness of the dielectric film.
커패시터의 유전율을 증가시키기 위한 방법으로는 유전막을 형성하는 데 있어서 ONO (Oxide/Nitride/Oxide) 또는 NO (Nitride/Oxide) 등의 구조를 이용하여 왔으며, 근래에는 (Pb(Zr, Ti)O3, PbTiO3, (Pb, La)(Zr, Ti)O3, BaTiO3, (Ba, Sr)TiO3, Ta2O5, SrTiO3등의 강유전 물질 또는 고유전 물질을 사용하는 연구가 이루어지고 있다. 그러나, 이러한 새로운 물질을 사용하는 경우에는 그에 따라 커패시터 형성 물질의 박막 형성 공정 개발, 새로운 전극의 개발, 식각 공정의 개발과 함께 기존 공정과의 부합을 위해 수반되는 공정의 개발이 필요하다.As a method for increasing the dielectric constant of a capacitor, a structure such as ONO (Oxide / Nitride / Oxide) or NO (Nitride / Oxide) has been used to form a dielectric film, and recently (Pb (Zr, Ti) O 3 Research using ferroelectric materials or high dielectric materials such as, PbTiO 3 , (Pb, La) (Zr, Ti) O 3 , BaTiO 3 , (Ba, Sr) TiO 3 , Ta 2 O 5 , SrTiO 3 However, in the case of using such a new material, it is necessary to develop a process for forming a thin film of a capacitor forming material, a new electrode, and an etching process, and to develop an accompanying process to match the existing process.
또한, 커패시터의 커패시턴스를 증가시키기 위해 유전막 두께를 감소시키는 방법에서는 유전막의 두께가 감소함에 따라 누설 전류가 증가하게 되므로, 그 방법을 이용하는 데에는 한계가 있다.In addition, in the method of decreasing the thickness of the dielectric film to increase the capacitance of the capacitor, since the leakage current increases as the thickness of the dielectric film decreases, there is a limit to using the method.
마지막으로, 커패시터의 커패시턴스를 증가시키기 위하여 커패시터의 유효 면적을 증가시키는 방법은 현재 가장 일반적으로 채택되는 방법으로서, 예를 들면 스토리지 전극 표면에 굴곡형 결정립으로서 소위 HSG(Hemispherical Grain)를 성장시킴으로서 전극 표면적을 증가시켜서 커패시턴스를 증가시키는 방법, 커패시터의 구조를 스택(stack)형, 트랜치(trench)형, 실린더(cylinder)형 등과 같은 3차원 구조로 형성함으로써 표면적을 증가시키는 방법 등이 연구되고 있다.Finally, the method of increasing the effective area of a capacitor in order to increase the capacitance of the capacitor is currently the most commonly adopted method, for example, by growing the so-called Hespherical Grain (HSG) as curved grains on the storage electrode surface. The method of increasing the capacitance by increasing the capacitance, and the method of increasing the surface area by forming a capacitor structure in a three-dimensional structure such as a stack type, a trench type, a cylinder type, and the like have been studied.
상기한 커패시터의 유효 면적을 증가시키는 방법으로서 스토리지 전극의 표면에 HSG를 형성하는 경우에, 종래에는 HSG 형성 물질로서 실리콘계 물질로만 한정하여 사용하였다. 그러나, 일반적으로 비실리콘계 물질을 이용한 박막 증착 공정에 있어서, 초기 핵 형성 공정에서는 증착 물질이 기판의 표면에서 반구형으로 증착되는 경향이 있다. 또한, 비실리콘계 물질로서 일부 물질들은 실리콘계 하지막과 산화막으로 이루어지는 하지막간에 선택성을 가지고 증착되는 특성을 지니고 있다. 여기서는, 이와 같은 특성을 이용하여 비실리콘계 물질을 사용하여 스토리지 전극의 표면에 HSG를 형성함으로써 커패시터의 유효 면적을 증가시키는 커패시터 및 그 제조 방법을 제시하고자 한다.In the case of forming the HSG on the surface of the storage electrode as a method of increasing the effective area of the capacitor, it was conventionally limited to only silicon-based material as the HSG forming material. In general, however, in a thin film deposition process using a non-silicon based material, in the initial nucleation process, the deposition material tends to be deposited in a hemispherical shape on the surface of the substrate. In addition, some non-silicon-based materials have a characteristic of being selectively deposited between a base film made of a silicon base film and an oxide film. Here, a capacitor and a method of manufacturing the same, which increase the effective area of the capacitor by forming an HSG on the surface of the storage electrode using a non-silicon based material using such characteristics, are presented.
본 발명의 목적은 스토리지 전극 표면에 비실리콘계 물질로 이루어지는 HSG가 형성된 반도체 장치의 커패시터를 제공하는 것이다.An object of the present invention is to provide a capacitor of a semiconductor device in which an HSG made of a non-silicon material is formed on a surface of a storage electrode.
본 발명의 다른 목적은 상기한 바와 같은 커패시터를 제조하는 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing the capacitor as described above.
도 1 내지 도 4는 본 발명의 바람직한 실시예에 따른 반도체 장치의 커패시터 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.1 to 4 are cross-sectional views illustrating a process of manufacturing a capacitor of a semiconductor device according to a preferred embodiment of the present invention.
상기 목적을 달성하기 위하여 본 발명은, 반도체 기판의 활성 영역에 연결되는 스토리지 전극과, 상기 스토리지 전극의 표면에 요철 형상으로 형성되고, 금속 물질로 이루어지는 금속 HSG층과, 상기 금속 HSG층을 덮는 유전체막과, 상기 유전체막을 덮는 플레이트 전극을 포함하는 것을 특징으로 하는 반도체 장치의 커패시터를 제공한다.In order to achieve the above object, the present invention, a storage electrode connected to the active region of the semiconductor substrate, a metal HSG layer formed of a concave-convex shape on the surface of the storage electrode, made of a metal material and covering the metal HSG layer A film and a plate electrode covering the dielectric film are provided.
상기 금속 HSG층은 W, WN, Ti, TiN 또는 Al로 이루어질 수 있다.The metal HSG layer may be made of W, WN, Ti, TiN or Al.
상기 다른 목적을 달성하기 위하여 본 발명에 따른 반도체 장치의 커패시터 제조 방법은 반도체 기판상에 상기 반도체 기판의 활성 영역에 연결되는 스토리지 전극 패턴을 형성하는 단계와, 상기 스토리지 전극 패턴의 표면에 금속계 물질을 포함하는 반응 가스를 공급하여 금속 HSG층을 형성하는 단계와, 상기 금속 HSG층이 형성된 결과물상에 상기 금속 HSG층을 덮는 유전체막을 형성하는 단계와, 상기 유전체막상에 플레이트 전극을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a capacitor of a semiconductor device, the method including: forming a storage electrode pattern connected to an active region of the semiconductor substrate on a semiconductor substrate, and forming a metal material on a surface of the storage electrode pattern; Forming a metal HSG layer by supplying a reactant gas, forming a dielectric film covering the metal HSG layer on the resultant metal HSG layer, and forming a plate electrode on the dielectric film. do.
여기서, 상기 스토리지 전극 패턴은 상기 반도체 기판상에 형성된 산화막 패턴 위에 형성될 수 있다.The storage electrode pattern may be formed on an oxide layer pattern formed on the semiconductor substrate.
상기 금속 HSG층을 형성하는 단계에서 상기 반응 가스는 내화 금속 물질을 포함할 수 있다.In the forming of the metal HSG layer, the reaction gas may include a refractory metal material.
바람직하게는, 상기 금속 HSG층은 W, WN, Ti, TiN 또는 Al로 이루어진다. 이 때, 상기 금속 HSG층을 형성하는 단계에서 상기 반응 가스는 WF6, NH3및 H2를 포함할 수 있다.Preferably, the metal HSG layer is made of W, WN, Ti, TiN or Al. In this case, in the forming of the metal HSG layer, the reaction gas may include WF 6 , NH 3, and H 2 .
바람직하게는, 상기 반응 가스의 유량비는 NH3/WF6가 0.5 ∼ 100이고, H2/WF6이 0 ∼ 500이다.Preferably, the flow rate ratio of the reaction gas is NH 3 / WF 6 is 0.5 to 100, H 2 / WF 6 is 0 to 500.
또한 바람직하게는, 상기 금속 HSG층을 형성하는 단계는 압력이 0.01 ∼ 1토르(torr), 온도가 200 ∼ 700℃인 조건 하에서 행한다.Also preferably, the forming of the metal HSG layer may be performed under conditions of a pressure of 0.01 to 1 torr and a temperature of 200 to 700 ° C.
상기 금속 HSG층을 형성하는 단계는 CVD(Chemical Vapor Deposition) 방법, 스퍼터링 방법, 또는 진공 증착법에 의해 행할 수 있다.The forming of the metal HSG layer may be performed by a chemical vapor deposition (CVD) method, a sputtering method, or a vacuum deposition method.
본 발명에 의하면, 커패시터의 유효 면적을 증가시키기 위한 방법으로서 HSG를 형성할 때 HSG 형성 물질의 선택 폭을 넓힐 수 있다.According to the present invention, as a method for increasing the effective area of a capacitor, it is possible to widen the selection of HSG forming materials when forming HSG.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.Next, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 1 내지 도 4는 본 발명의 바람직한 실시예에 따른 반도체 장치의 커패시터를 제조하는 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도이다.1 to 4 are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to a preferred embodiment of the present invention in a process sequence.
도 1은 반도체 기판상에 절연막 패턴을 형성하는 단계를 나타낸다. 구체적으로 설명하면, 트랜지스터 등과 같은 하부 구조물이 형성된 반도체 기판(100)상에 상기 하부 구조물을 절연시킬 목적으로 예를 들면 산화막에 의한 절연층을 형성한다. 그 후, 상기 절연층상에 사진 식각 공정에 의해 포토레지스트 패턴(도시 생략)을 형성하고, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 절연층을 식각하여 절연층 패턴(112)을 형성함으로써, 상기 반도체 기판(100)의 일부를 노출시키는 콘택홀(h)을 형성한다.1 shows a step of forming an insulating film pattern on a semiconductor substrate. Specifically, an insulating layer, for example, by an oxide film, is formed on the semiconductor substrate 100 on which the lower structure such as a transistor is formed to insulate the lower structure. Thereafter, a photoresist pattern (not shown) is formed on the insulating layer by a photolithography process, and the insulating layer is etched by using the photoresist pattern as an etching mask to form the insulating layer pattern 112. A contact hole h exposing a portion of the semiconductor substrate 100 is formed.
도 2는 스토리지 전극 패턴을 형성하는 단계를 나타낸다. 구체적으로 설명하면, 상기 결과물에서 상기 포토레지스트 패턴을 제거한 후, 절연층 패턴(112)이 형성된 상기 결과물 전면에 예를 들면 불순물이 도핑된 폴리실리콘층과 같은 도전 물질층을 증착하고, 포토레지스트 패턴(도시 생략)을 식각 마스크로 사용하여 상기 도전 물질층을 식각하여 스토리지 전극 패턴(120)을 형성한다.2 illustrates a step of forming a storage electrode pattern. Specifically, after removing the photoresist pattern from the resultant, a conductive material layer such as, for example, a polysilicon layer doped with impurities is deposited on the entire surface of the resultant layer on which the insulating layer pattern 112 is formed, and the photoresist pattern is formed. The conductive material layer is etched using (not shown) an etching mask to form the storage electrode pattern 120.
도 3은 상기 스토리지 전극 패턴(120)의 표면에 금속 HSG층(130)을 형성하는 단계를 나타낸다. 구체적으로 설명하면, 상기 결과물에서 포토레지스트 패턴을 제거한 후, 상기 스토리지 전극 패턴(120)이 형성된 결과물상에 CVD(Chemical Vapor Deposition) 방법을 이용하여 소정의 반응 조건하에서 금속계 물질, 바람직하게는 내화 금속 물질을 포함하는 반응 가스를 공급함으로써, 상기 스토리지 전극 패턴(120)의 표면에만 금속 HSG층(130)을 형성하여 스토리지 전극을 완성한다. 상기 금속 HSG층(130)은 W, WN, Ti, TiN 또는 Al로 이루어질 수 있다. 바람직하게는, 상기 금속 HSG층(130)은 WN으로 이루어진다. WN으로 이루어지는 금속 HSG층(130)을 형성하기 위하여 상기 반응 가스로서 WF6, NH3및 H2를 사용한다.3 illustrates forming a metal HSG layer 130 on the surface of the storage electrode pattern 120. Specifically, after removing the photoresist pattern from the resultant, a metal-based material, preferably a refractory metal, under a predetermined reaction condition using a chemical vapor deposition (CVD) method on the resultant formed with the storage electrode pattern 120 By supplying a reaction gas including a material, the metal HSG layer 130 is formed only on the surface of the storage electrode pattern 120 to complete the storage electrode. The metal HSG layer 130 may be made of W, WN, Ti, TiN, or Al. Preferably, the metal HSG layer 130 is made of WN. In order to form the metal HSG layer 130 made of WN, WF 6 , NH 3 and H 2 are used as the reaction gas.
또한, 상기 금속 HSG층(130)을 형성하기 위한 반응 조건으로서, 0.01 ∼ 1토르(torr), 바람직하게는 0.1토르의 압력, 200 ∼ 700℃, 바람직하게는 600℃의 온도를 이용한다. 또한, 상기 반응 가스의 유량비는 NH3/WF6가 0.5 ∼ 100, 바람직하게는 3.7이고, H2/WF6이 0 ∼ 500, 바람직하게는 37이다.In addition, as reaction conditions for forming the metal HSG layer 130, a pressure of 0.01 to 1 torr, preferably 0.1 torr, 200 to 700 ° C, preferably 600 ° C is used. The flow rate ratio of the reaction gas is NH 3 / WF 6 of 0.5 to 100, preferably 3.7, and H 2 / WF 6 of 0 to 500, preferably 37.
상기 HSG층(130)을 형성하는 방법은 상기한 CVD 방법 외에 스퍼터링 방법 또는 진공 증착법에 의해 행할 수도 있다.The method of forming the HSG layer 130 may be performed by a sputtering method or a vacuum deposition method in addition to the CVD method described above.
상기와 같은 반응 조건에 의해 형성된 금속 HSG층(130)은 HSG가 스토리지 전극 패턴(120)의 실리콘 위에서만 반구형으로 성장하고, 상기 절연층 패턴(112)을 형성하는 산화막에서는 성장하지 않는 선택적인 특성을 갖는다.The metal HSG layer 130 formed by the above reaction conditions has an optional characteristic that HSG grows in a hemispherical shape only on silicon of the storage electrode pattern 120 and does not grow in an oxide film forming the insulating layer pattern 112. Has
도 4는 스토리지 전극상에 유전체막과 플레이트 전극을 차례로 형성하는 단계를 나타낸다. 구체적으로 설명하면, 상기 금속 HSG층(130)이 형성된 스토리지 전극 표면에 예를 들면 ONO(Oxide/Nitride/Oxide)막 또는 Ta2O5막과 같은 고유전막을 사용하여 상기 HSG층(130)을 덮도록 유전체막(140)을 형성하고, 그 위에 상기 유전체막(140)의 표면을 덮도록 예를 들면 불순물이 도핑된 폴리실리콘층과 같은 도전 물질층을 증착한 후 포토레지스트 패턴(도시 생략)을 식각 마스크로 사용하여 상기 도전 물질층을 식각하여 플레이트 전극(150)을 형성한다.4 illustrates a step of sequentially forming a dielectric film and a plate electrode on the storage electrode. Specifically, the HSG layer 130 is formed on the surface of the storage electrode on which the metal HSG layer 130 is formed by using a high dielectric film such as an oxide / nitride / oxide (ONO) film or a Ta 2 O 5 film. The dielectric film 140 is formed to cover, and a photoresist pattern is formed after depositing a conductive material layer such as, for example, a polysilicon layer doped with impurities to cover the surface of the dielectric film 140 thereon. The conductive material layer is etched using the etch mask to form the plate electrode 150.
상기한 바와 같이, 본 발명에 의하면 비실리콘계 물질로서 금속 물질을 사용하여 스토리지 전극의 표면에 금속 HSG를 형성한다. 따라서, 커패시터의 유효 면적을 증가시키기 위한 방법으로서 HSG를 형성할 때 HSG 형성 물질의 선택 폭을 넓힐 수 있다. 따라서, 반도체 메모리 장치에 포함된 커패시터의 유효 면적을 보다 용이하게 증가시킬 수 있다.As described above, according to the present invention, the metal HSG is formed on the surface of the storage electrode using the metal material as the non-silicon-based material. Thus, it is possible to widen the selection of HSG forming materials when forming HSG as a method for increasing the effective area of the capacitor. Therefore, the effective area of the capacitor included in the semiconductor memory device can be increased more easily.
이상, 본 발명을 구체적인 실시예를 들어 상세하게 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.The present invention has been described in detail with reference to specific embodiments, but the present invention is not limited thereto, and various modifications may be made by those skilled in the art within the scope of the technical idea of the present invention.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960031537A KR100238200B1 (en) | 1996-07-30 | 1996-07-30 | Capacitor for a semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960031537A KR100238200B1 (en) | 1996-07-30 | 1996-07-30 | Capacitor for a semiconductor device and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980012537A KR980012537A (en) | 1998-04-30 |
| KR100238200B1 true KR100238200B1 (en) | 2000-01-15 |
Family
ID=19468163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960031537A KR100238200B1 (en) | 1996-07-30 | 1996-07-30 | Capacitor for a semiconductor device and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100238200B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190016065A (en) | 2019-02-07 | 2019-02-15 | 한형섭 | a heating hose manufacturing apparatus capable of accommodating a heating medium |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100538074B1 (en) * | 1998-06-30 | 2006-04-28 | 주식회사 하이닉스반도체 | Capacitor Manufacturing Method of Semiconductor Device |
| KR100479598B1 (en) * | 2000-12-26 | 2005-04-06 | 주식회사 하이닉스반도체 | Capacitor with bump and method for fabricating the same |
| KR100858880B1 (en) * | 2002-07-05 | 2008-09-17 | 주식회사 하이닉스반도체 | Method for fabricating capacitor in semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151753A (en) * | 1992-10-30 | 1994-05-31 | Nec Corp | Manufacture of semiconductor element |
| JPH0738062A (en) * | 1993-07-22 | 1995-02-07 | Nec Corp | Manufacture of semiconductor device |
-
1996
- 1996-07-30 KR KR1019960031537A patent/KR100238200B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151753A (en) * | 1992-10-30 | 1994-05-31 | Nec Corp | Manufacture of semiconductor element |
| JPH0738062A (en) * | 1993-07-22 | 1995-02-07 | Nec Corp | Manufacture of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190016065A (en) | 2019-02-07 | 2019-02-15 | 한형섭 | a heating hose manufacturing apparatus capable of accommodating a heating medium |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980012537A (en) | 1998-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6194264B1 (en) | Semiconductor processing method of making a hemispherical grain (HSG) polysilicon layer | |
| US7317220B2 (en) | Even nucleation between silicon and oxide surfaces for thin silicon nitride film growth | |
| US6573552B1 (en) | Method to form hemispherical grained polysilicon | |
| KR100207444B1 (en) | Capacitor fabrication method and its device having high dielectronic layer and electrode | |
| US5563090A (en) | Method for forming rugged tungsten film and method for fabricating semiconductor device utilizing the same | |
| US20030190808A1 (en) | Method of forming a metal-insulator-metal capacitor | |
| US6699745B1 (en) | Capacitor and memory structure and method | |
| US6197653B1 (en) | Capacitor and memory structure and method | |
| KR100316027B1 (en) | A method for forming storage node in semiconductor device | |
| US6133108A (en) | Dielectric etch protection using a pre-patterned via-fill capacitor | |
| US5849618A (en) | Method for fabricating capacitor of semiconductor device | |
| US6143605A (en) | Method for making a DRAM capacitor using a double layer of insitu doped polysilicon and undoped amorphous polysilicon with HSG polysilicon | |
| KR100327584B1 (en) | Method of forming high efficiency capacitor in semiconductor device | |
| KR100238200B1 (en) | Capacitor for a semiconductor device and method for manufacturing the same | |
| US5893980A (en) | Semiconductor device capacitor fabrication method | |
| KR100464649B1 (en) | Capacitor of semiconductor device having dual dielectric layer structure and method for fabricating the same | |
| US5920761A (en) | Method for fabricating capacitor of semiconductor device | |
| US6162680A (en) | Method for forming a DRAM capacitor | |
| US6440869B1 (en) | Method of forming the capacitor with HSG in DRAM | |
| KR100431744B1 (en) | Method of fabricating capacitor in semiconductor device | |
| US6124182A (en) | Method of forming stacked capacitor | |
| KR0151058B1 (en) | Ferroelectric capacitor and its fabrication method | |
| KR20010008604A (en) | Method of forming bottom electrode of capacitor in high integrated semiconductor device | |
| US6348708B1 (en) | Semiconductor device utilizing a rugged tungsten film | |
| KR100224693B1 (en) | Capacitor manufacturing method of semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071001 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |