KR980012123A

KR980012123A - Method for manufacturing semiconductor device

Info

Publication number: KR980012123A
Application number: KR1019960029046A
Authority: KR
Inventors: 오희선
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-07-18
Filing date: 1996-07-18
Publication date: 1998-04-30

Abstract

고전압소자, 저전압소자 및 아날로그소자를 구비하는 반도체장치의 제조방법에 관하여 개시한다. 본 발명은 폴리실리콘막으로 형성되는 제1전도층을 고전압 소자용 게이트 산화막을 형성한 후 패터닝하여 폴리실리콘 저항, 커패시터의 하부전극 및 고전압소자의 게이트 전극으로 사용한다. 이에 따라, 고전압소자의 게이트 산화막과 저전압소자의 게이트 산화막을 독립적으로 형성하기 때문에 신뢰성과 정밀도가 높은 고전압소자를 제작할 수 있으며 고전압소자의 손상 및 오염을 방지할 수 있다.A method of manufacturing a semiconductor device having a high-voltage element, a low-voltage element, and an analog element is disclosed. The present invention uses a first conductive layer formed of a polysilicon film as a polysilicon resistor, a lower electrode of a capacitor, and a gate electrode of a high-voltage device after forming a gate oxide film for a high-voltage device and then patterning. Accordingly, since the gate oxide film of the high-voltage device and the gate oxide film of the low-voltage device are formed independently, a high-voltage device having high reliability and high accuracy can be manufactured, and the damage and contamination of the high-voltage device can be prevented.

Description

Method for manufacturing semiconductor device

본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 고전압소자 및 아날로그소자를 구비하는 반도체 장치의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device having a high-voltage device and an analog device.

최근에 다양한 기능을 하나의 칩에 구현하려는 시스템의 요구가 커짐에 따라 고전압소자, 저전압소자 및 아날로그소자를 갖는 반도체 장치를 제조할 필요성이 대두되고 있다. 아날로그소자를 제조하는 아날로그 공정은 모스(MOS) 트랜지스터외에 레지스터(resistor)와 커패시터가 필요하다. 또한, 고전압소자와 저전압소자를 제조하는 공정은 기판상에 두께가 얇은 게이트산화막과 두께가 두꺼운 게이트 산화막이 필요하다.2. Description of the Related Art [0002] Recently, as a demand for a system for implementing various functions in one chip has increased, a need has arisen to manufacture a semiconductor device having a high voltage device, a low voltage device and an analog device. The analog process for manufacturing analog devices requires resistors and capacitors in addition to MOS transistors. In addition, a process for manufacturing a high-voltage device and a low-voltage device requires a thin gate oxide film and a thick gate oxide film on a substrate.

그런데, 종래의 고전압소자, 저전압소자 및 아날로그소자를 갖는 반도체 장치의 제조방법에 있어서, 저전압소자 및 고전압소자용으로 형성되는 얇은 게이트 산화막과 두꺼운 게이트 산화막은 다음과 같이 형성한다.In a conventional method of manufacturing a semiconductor device having a high voltage device, a low voltage device and an analog device, a thin gate oxide film and a thick gate oxide film formed for a low voltage device and a high voltage device are formed as follows.

먼저, 반도체 기판상에 두꺼운 게이트 산화막을 열성장법으로 형성한 후 상기 두꺼운 게이트 산화막을 사진 식각하여 고전압소자 부분만을 남긴다. 이어서, 식각된 기판의 저전압소자 부분에 얇은 게이트 산화막을 열성방법으로 형성한다.First, a thick gate oxide film is formed on a semiconductor substrate by a thermal method, and then the thick gate oxide film is photo-etched to leave only a high voltage device portion. Then, a thin gate oxide film is formed in a low voltage element portion of the etched substrate by a thermal method.

그러나, 상술한 바와 같은 종래의 고전압소자 및 저전압소자를 갖는 반도체 장치에 있어서, 상기 고전압소자용 게이트 산화막은 상기 저전압소자용 게이트 산화막의 형성기 추가로 열성장 된다. 따라서, 종래의 고전압소자의 게이트 산화막의 두께는 정밀하게 조절하기 어려운 문제점이 있다. 또한, 종래의 고전압소자의 게이트 산화막은 저전압소자용 열성장 공정으로부터 상기 고전압성장 공정까지의 모든 공정, 예컨대 사진공정, 세정공정 등에 의하여 오염 또는 손상받기 쉬운 문제점이 있다.However, in the conventional semiconductor device having the high voltage device and the low voltage device as described above, the gate oxide film for the high voltage device is thermally grown by further forming the gate oxide film for the low voltage device. Therefore, there is a problem that it is difficult to precisely control the thickness of the gate oxide film of the conventional high voltage device. In addition, the conventional gate oxide film of the high voltage device is liable to be contaminated or damaged by all the processes from the thermal growth process for the low voltage device to the high voltage growth process, for example, the photolithography process and the cleaning process.

따라서, 본 발명의 목적은 상술한 문제점을 해결할 수 있는 반도체장치의 제조방법을 제공하는데 잇다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a method of manufacturing a semiconductor device capable of solving the above-mentioned problems.

상기 목적을 달성하기 위하여, 본 발명은 필드산화막에 의하여 소자분리된 반도체기관상에 희생산화막을 형성하는 단계와, 상기 희생산화막이 형성된 기판의 전면에 고전압소자의 문턱전압 조절용 불순물을 이온주입하는 단계와, 상기 희생산화막을 제거하는 단계와, 상기 필드산화막 및 기판상에 고정압소자용 게이트 산화막을 형성하는 단계와, 고전압소자용 게이트 산화막 상에 제1도전층을 형성하는 단계와, 상기 제1도전층 상에 유전체층을 형성하는 단계와, 상기 제1도전층과 유전체층을 사진식각하여 커패시터의 하부전극, 고전압소자의 게이트 전극 및 유전체층 패턴을 형성하는 단계와, 상기 고전압소자용 게이트 산화막의 일부분을 오픈하는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 기판의 전면에 저전압소자의 문턱전압 조절용 불순물을 이온주입하는 단계와, 상기 포토레지스트 패턴을 제거하는 단계와, 상기 고전압소자용 게이트 산화막을 패터닝하여 후에 저전압소자가 형성될 부분의 기판표면을 노출하는 단계와, 상기 노출된 기판 표면에 저전압소자용 게이트 산화막을 형성하는 단계와, 상기 저전압소자용 게이트 산화막의 형성된 기판의 전면에 제2전도층을 형성하는 단계와, 상기 제2도전층을 사진식각하여 커패시터의 상부전극 및 저전압소자의 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 제조방법을 제공한다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, including: forming a sacrificial oxide film on a semiconductor engine separated by a field oxide film; implanting impurities for controlling a threshold voltage of a high- Forming a field oxide film on the field oxide film; forming a field oxide film on the field oxide film; forming a gate oxide film on the field oxide film and the substrate; forming a first conductive layer on the gate oxide film for the high- Forming a lower electrode of the capacitor, a gate electrode of the high voltage device and a dielectric layer pattern by photolithographically etching the first conductive layer and the dielectric layer; Forming a photoresist pattern on the entire surface of the substrate using the photoresist pattern as a mask, A step of removing the photoresist pattern, a step of patterning the gate oxide film for the high voltage device to expose a surface of a substrate where a low voltage device is to be formed later, Forming a gate oxide film for a low-voltage device on a surface of a substrate; forming a second conductive layer on the entire surface of the substrate on which the gate oxide film for the low-voltage device is formed; And forming a gate electrode of the low-voltage element.

본 발명은 고전압소자의 게이트 산화막과 저전압소자의 게이트 산화막을 독립정으로 형성하기 때문에 신뢰성과 정밀도가 높은 고전압소자를 제작할 수 있으며 고전압소자의 손상 및 오염을 방지할 수 있다.Since the gate oxide film of the high-voltage device and the gate oxide film of the low-voltage device are formed independently of each other, the present invention can manufacture a high-voltage device having high reliability and accuracy and can prevent damage and contamination of the high-voltage device.

제1도 내지 제7도는 본 발명에 의한 반도체 장치의 제조방법을 설명하기 위하여 도시한 단면도이다.1 to 7 are sectional views for explaining a method of manufacturing a semiconductor device according to the present invention.

이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 도 7은 본 발명에 의한 반도체장치의 제조방법을 설명하기 위하여 도시한 단면도이다.1 to 7 are sectional views for explaining a method of manufacturing a semiconductor device according to the present invention.

도 1에서 반도체기판(1)에 국부산화법으로 필드산화막(3)을 형성한다. 이어서, 상기 필드산화막(3)이 형성된 기판(1)의 전면에 희생산화막(5)을 형성한다. 다음에 상기 희생산화막(5)이 형성된 기판(1)의 전면에 고전압소자의 문턱전압 조절용 불순물(7)을 이온주입한다.1, a field oxide film 3 is formed on a semiconductor substrate 1 by a local oxidation method. Then, a sacrificial oxide film 5 is formed on the entire surface of the substrate 1 on which the field oxide film 3 is formed. Next, the impurity 7 for adjusting the threshold voltage of the high voltage device is ion-implanted into the entire surface of the substrate 1 on which the sacrificial oxide film 5 is formed.

도 2에서, 상기 희생산화막(5)을 식각하여 제거한 후 고전압용 게이트 산화막(9)을 열성장법으로 형성한다. 이어서, 아날로그소자의 커패시터의 하부전극인 제1전층911)을 폴리실리콘막으로 형성한다. 다음에, 상기 제1전도층(11)상에 질화막(13) 및 산화막(15)의 이중층으로 유전체층을 형성한다.In FIG. 2, the sacrificial oxide film 5 is etched and removed, and then a high-voltage gate oxide film 9 is formed by a thermal process. Then, the first front layer 911 which is the lower electrode of the capacitor of the analog device) is formed of a polysilicon film. Next, a dielectric layer is formed as a double layer of the nitride film 13 and the oxide film 15 on the first conductive layer 11.

도 3에서, 상기 제1전도층(11)과 유정체증(13)(15)을 사진식각하여 커패시터의 하부전극(11a), 고전압소자의 게이트전극(11b) 및 유전체증 패턴(13a), (15a)이 형성된다. 상기 하부전극(11a)은 저항패턴으로도 사용된다.3, the first conductive layer 11 and the well regions 13 and 15 are photolithographically etched to form the lower electrode 11a of the capacitor, the gate electrode 11b of the high voltage device and the dielectric constant pattern 13a, 15a are formed. The lower electrode 11a is also used as a resistance pattern.

도 4에서 후에 저전압소자가 형성될 부분을 제외한 부분에 포토레지스트패턴(17)을 형성한다. 이어서, 상기 포토레지스트패턴(17)을 마스크로 기판(1)의 전면에 저전압소자의 문턱전압 조절용 불순물(19)을 이온주입한다.In FIG. 4, a photoresist pattern 17 is formed at a portion excluding a portion where a low-voltage element is to be formed later. Then, the impurity 19 for controlling the threshold voltage of the low-voltage device is ion-implanted into the entire surface of the substrate 1 using the photoresist pattern 17 as a mask.

도 5에서, 상기 포토레지스트패턴(17)을 제거한다. 이어서, 상기 커패시터의 하부전극(11a) 및 고전압소자의 게이트전극(11b)의 하부에 형성된 게이트 산화막을 제외한 부분 즉, 후에 저전압소자가 형성될 부분의 게이트 산화막(9)을 식각한 후 저전압소자용 게이트 산화막(21)을 열성장법으로 형성한다. 이어서, 상기 저전압소자의 게이트 산화막(21)이 형성된 기판(1)의 전면에 제2도전층(23)을 형성한다.In Fig. 5, the photoresist pattern 17 is removed. Subsequently, the gate oxide film 9 of the lower electrode 11a of the capacitor and the gate oxide film 9 formed on the lower portion of the gate electrode 11b of the high voltage device except for the gate oxide film, that is, the portion where the low voltage device is to be formed later is etched, The gate oxide film 21 is formed by a thermal method. Next, a second conductive layer 23 is formed on the entire surface of the substrate 1 on which the gate oxide film 21 of the low-voltage device is formed.

도 6에서, 상기 제2도전층(23)을 사진식각하여 커패시터의 상부전극(23a) 및 저전압소자의 게이트전극(23b)을 형성한다. 계속하여 상기 저전압소자 및 고전압소자상에 형성된 유전체층(13a), (15a)을 제거한다.In FIG. 6, the second conductive layer 23 is photolithographically etched to form the upper electrode 23a of the capacitor and the gate electrode 23b of the low-voltage device. Subsequently, the dielectric layers 13a and 15a formed on the low-voltage device and the high-voltage device are removed.

도 7에서, 상기 커패시터의 하부전극(11a) 및 상부전극(23a), 저전압소자의 게이트전극(23b) 및 고전압소자의 게이트전극(11b)의 양측벽에 스페이서(24)를 형성한다. 다음에, 상기 커패시터의 상부전극(23a), 저전압소자의 게이트 전극(23b) 및 고전압소자의 게이트전극(11b)이 형성된 기판(1)의 전면에 콘택홀을 갖는 층간절연막(25)을 형성한다. 다음에, 상기 콘택홀에 패드전극(27)을 형성하여 본 발명의 반도체 장치를 완성한다.In FIG. 7, spacers 24 are formed on both side walls of the lower electrode 11a and the upper electrode 23a of the capacitor, the gate electrode 23b of the low voltage device, and the gate electrode 11b of the high voltage device. Next, an interlayer insulating film 25 having a contact hole is formed on the entire surface of the substrate 1 on which the upper electrode 23a of the capacitor, the gate electrode 23b of the low voltage element, and the gate electrode 11b of the high voltage element are formed . Next, a pad electrode 27 is formed in the contact hole to complete the semiconductor device of the present invention.

상술한 바와 같은 본 발명은 폴리실리콘으로 형성되는 제1도전층을 고전압소자용 게이트 산화막을 형성한 후 패터닝하여 폴리실리콘저항, 커패시터의 하부전극 및 고전압소자의 게이트 전극으로 사용한다. 이에 따라 고전압소자의 게이트 산화막과 저전압소자의 게이트 산화막을 독립적으로 형성하기 때문에 신뢰성과 정밀도가 높은 고전압소자를 제작할 수 있으며 고전압소자의 손상 및 오염을 방지할 수 있다.As described above, the first conductive layer formed of polysilicon is used as a polysilicon resistor, a lower electrode of a capacitor, and a gate electrode of a high voltage device after a gate oxide film for a high voltage device is formed and patterned. Accordingly, since the gate oxide film of the high voltage device and the gate oxide film of the low voltage device are formed independently of each other, it is possible to fabricate a high voltage device with high reliability and accuracy and to prevent damage and contamination of the high voltage device.

Claims

Forming a sacrificial oxide film on a semiconductor substrate separated by a field oxide film; Implanting an impurity for adjusting a threshold voltage of the high voltage device into the entire surface of the substrate on which the sacrificial oxide film is formed; Removing the sacrificial oxide film; Forming a gate oxide film for a high-voltage device on the field oxide film and the substrate; Forming a first conductive layer on the gate oxide film for the high voltage device; Forming a dielectric layer on the first conductive layer; Forming a lower electrode of the capacitor, a gate electrode of the high-voltage device, and a dielectric layer pattern by photo-etching the first conductive layer and the dielectric layer; Forming a photoresist pattern for opening a part of the gate oxide film for the high voltage device; Implanting an impurity for controlling a threshold voltage of a low-voltage device into the entire surface of the substrate using the photoresist pattern as a mask; Removing the photoresist pattern; Patterning the gate oxide film for the high voltage device to expose a surface of a substrate where a low voltage device is to be formed later; Forming a gate oxide film for a low-voltage device on the exposed surface of the substrate; Forming a second conductive layer on the bottom surface of the substrate on which the gate oxide film for the low voltage device is formed; And photoetching the second conductive layer to form a top electrode of the capacitor and a gate electrode of the low-voltage device.

※ Note: It is disclosed by the contents of the first application.