KR100712491B1 - Fabrication method for semiconductor device having multi-resistors and high capacitive capacitor - Google Patents

Fabrication method for semiconductor device having multi-resistors and high capacitive capacitor Download PDF

Info

Publication number
KR100712491B1
KR100712491B1 KR1020010036228A KR20010036228A KR100712491B1 KR 100712491 B1 KR100712491 B1 KR 100712491B1 KR 1020010036228 A KR1020010036228 A KR 1020010036228A KR 20010036228 A KR20010036228 A KR 20010036228A KR 100712491 B1 KR100712491 B1 KR 100712491B1
Authority
KR
South Korea
Prior art keywords
polysilicon film
impurities
forming
photoresist pattern
doped
Prior art date
Application number
KR1020010036228A
Other languages
Korean (ko)
Other versions
KR20030000450A (en
Inventor
임상열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010036228A priority Critical patent/KR100712491B1/en
Publication of KR20030000450A publication Critical patent/KR20030000450A/en
Application granted granted Critical
Publication of KR100712491B1 publication Critical patent/KR100712491B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H01L27/0682—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors comprising combinations of capacitors and resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Abstract

본 발명은 단순화된 공정으로 다저항소자와 고정전용량의 커패시터를 구비하는 반도체 소자를 제조할 수 있는 방법에 관한 것이다. 본 발명에 따르면, 엠보싱(embossing) 형태의 폴리실리콘막을 형성하고 엠보싱 형태의 폴리실리콘막에 불순물을 도우프하여 고 농도의 불순물이 도우프된 영역과 저 농도의 불순물이 도우프된 영역으로 구분한 후, 소정 형태로 패터닝하여 4개의 서로 다른 저항을 지닌 저항 소자들을 정의함과 동시에 커패시터 전극의 유효 면적을 넓힌다. 따라서 4개 이상의 저항 소자를 구현함과 동시에 종래와 동일 또는 작은 면적을 차지하되 정전용량이 향상된 커패시터를 형성할 수 있다. The present invention relates to a method for manufacturing a semiconductor device having a multi-resistor device and a capacitor of a fixed capacitance in a simplified process. According to the present invention, an embossed polysilicon film is formed, and the doped impurities are doped into the embossed polysilicon film and divided into a region doped with a high concentration of impurities and a region doped with a low concentration of impurities. After that, patterning is performed in a predetermined form to define resistance elements having four different resistors, and at the same time, to increase the effective area of the capacitor electrode. Accordingly, a capacitor having four or more resistance elements and having the same or smaller area as the conventional one but having improved capacitance can be formed.

폴리실리콘, 저항 소자, 커패시터Polysilicon, Resistor Elements, Capacitors

Description

다저항소자와 고정전용량의 커패시터를 구비하는 반도체 소자의 제조방법{Fabrication method for semiconductor device having multi-resistors and high capacitive capacitor} Fabrication method for semiconductor device having a multi-resistance device and a capacitor of high capacitance {Fabrication method for semiconductor device having multi-resistors and high capacitive capacitor}

도 1 내지 도 7은 본 발명의 제1 실시예에 따른 커패시터의 제조 방법을 공정 순서에 따라 나타낸 단면도들이다.1 to 7 are cross-sectional views illustrating a method of manufacturing a capacitor according to a first embodiment of the present invention according to a process sequence.

도 8은 본 발명의 제1 실시예에 따라 제조된 커패시터의 평면도이다. 8 is a plan view of a capacitor manufactured according to the first embodiment of the present invention.

도 9 내지 도 12는 본 발명의 제2 실시예에 따른 커패시터의 제조 방법을 공정 순서에 따라 나타낸 단면도들이다.9 to 12 are cross-sectional views illustrating a method of manufacturing a capacitor according to a second embodiment of the present invention according to a process sequence.

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자가 다저항소자와 고정전용량의 커패시터를 구비하도록 제조하는 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device having a multi-resistor device and a capacitor having a fixed capacitance.

반도체 집적회로는 수많은 능동소자 및 수동소자들로 구성된다. 저항 소자와 커패시터는 대표적인 수동소자들이다. 일반적으로 저항소자는 회로상에서 시간지연 (time delay)의 목적으로 사용되며 이러한 목적을 충분히 달성하기 위해서는 다양한 저항을 지닌 저항 소자들이 하나의 칩내에 요구된다. 한편, 낮은 동작 전압 및 고집적화되어가는 반도체 소자의 동작이 제대로 이루어지기 위해서 고정전용량의 커패시터의 필요성 또한 증대하고 있다. Semiconductor integrated circuits are composed of numerous active and passive devices. Resistor elements and capacitors are typical passive devices. In general, resistive elements are used for the purpose of time delay in a circuit, and in order to achieve this purpose, resistive elements having various resistances are required in one chip. On the other hand, the need for a capacitor having a high capacitance is also increasing in order to properly operate a low operating voltage and a highly integrated semiconductor device.

종래의 경우, 바이어스에 독립적인 박막 커패시터 및 저항 소자를 제조하기 위해서, 폴리실리콘을 이중으로 적층하는 구조를 사용한다. 구체적으로, 커패시터의 하부 전극 및 저항 소자로 사용될 하부 폴리실리콘막을 기판상에 형성한 후, 하부 폴리실리콘막 전면에 불순물 이온을 주입하고, 계속해서 고저항 영역을 마스킹하는 포토레지스트 패턴을 형성한 후 불순물 이온을 재주입하여 저저항 영역을 형성한후 통상의 패터닝 공정을 거쳐서 하부 전극 및 저항 소자를 형성한다. 이어서 통상의 공정으로 유전체막 및 상부 폴리실리콘 패턴을 형성하여 커패시터를 완성한다. In the conventional case, in order to manufacture a bias capacitor-independent thin film capacitor and a resistive element, a structure in which polysilicon is doubled is used. Specifically, after forming a lower polysilicon film to be used as a lower electrode and a resistance element of the capacitor on the substrate, impurity ions are implanted into the entire lower polysilicon film, and then a photoresist pattern for masking the high resistance region is formed. After implanting impurity ions to form a low resistance region, a lower electrode and a resistance element are formed through a normal patterning process. Subsequently, the dielectric film and the upper polysilicon pattern are formed by a conventional process to complete the capacitor.

이와 같은 종래 방법에 따라 저항 소자 및 커패시터를 형성할 경우, 2번의 불순물 이온 주입공정으로 저항 소자를 형성하므로 고저항소자 및 저저항소자 2가지 종류의 저항 소자만이 형성가능하며 이들을 조합한다 하더라도 그 조합에 한계가 있다. 따라서, 고저항이 필요할 경우에는, 저항값을 증가시키기 위하여 저항 소자의 길이를 매우 길게 형성하여야 하므로 넓은 면적을 차지하게 되어 반도체 장치의 집적도를 증가시키는 데 어려움을 준다. In the case of forming the resistive element and the capacitor according to the conventional method, since the resistive element is formed by two impurity ion implantation processes, only two kinds of resistive elements can be formed, even if they are combined. There is a limit to the combination. Therefore, when a high resistance is required, the length of the resistance element must be formed very long in order to increase the resistance value, thus occupying a large area, thereby increasing the degree of integration of the semiconductor device.

또, 박막 커패시터가 스택형으로 형성되기 때문에 커패시터의 정전용량을 증가시키기 위해서 하부 전극의 유효 면적을 넓히고자 할 경우에는 하부 전극이 차지하는 면적 또한 넓어진다. 따라서 다양한 저항 소자를 형성할 수 있고, 고정전용량의 커패시터를 면적 증가없이 형성할 수 있는 새로운 제조 방법이 요구되고 있다. In addition, since the thin film capacitors are stacked, when the effective area of the lower electrode is to be increased in order to increase the capacitance of the capacitor, the area occupied by the lower electrode also increases. Accordingly, there is a need for a new manufacturing method capable of forming various resistance elements and forming a capacitor having a fixed capacitance without increasing the area.

본 발명이 이루고자 하는 기술적 과제는 다양한 저항의 저항 소자를 구현함과 동시에 종래의 소자와 동일 또는 작은 면적내에 고 정전용량의 커패시터를 제조할 수 있는 제조 방법을 제공하는 것이다.  The technical problem to be achieved by the present invention is to provide a manufacturing method capable of producing a high capacitance capacitor in the same or smaller area than the conventional device while implementing a resistance device of various resistance.

상기 기술적 과제를 달성하기 위하여 본 발명에서는 커패시터의 하부 전극 및 저항 소자로 형성될 폴리실리콘막을 엠보싱 형태로 형성하여 커패시터 하부 전극의 유효 면적을 증대시키고 저항 소자의 종류를 증대시킨다. 엠보싱 형태란 폴리실리콘막 표면에 복수개의 요철 구조가 형성되어 있는 형태를 지칭한다. In order to achieve the above technical problem, in the present invention, the polysilicon film to be formed as the lower electrode and the resistance element of the capacitor is formed in an embossing form to increase the effective area of the lower electrode of the capacitor and increase the type of the resistance element. The embossed form refers to a form in which a plurality of uneven structures are formed on the surface of the polysilicon film.

구체적으로, 반도체 기판상에 복수개의 요철부를 구비하는 엠보싱 형태의 폴리실리콘막을 형성한 후, 엠보싱 형태의 폴리실리콘막에 불순물을 도우프하여 고 농도의 불순물이 도우프된 영역과 저 농도의 불순물이 도우프된 영역으로 구분한다. 이어서, 상기 엠보싱 형태의 폴리실리콘막을 패터닝하여 저 농도의 불순물이 도우프된 영역으로 이루어진 두께가 서로 다른 2개의 저항 소자 및 고 농도의 불순물이 도우프된 영역으로 이루어진 두께가 서로 다른 2개의 저항 소자와 복수개의 요철부를 구비하는 커패시터 하부 전극을 형성한다. 이후, 하부 전극상에 유전체막을 형성하고 유전체막상에 커패시터 하부 전극을 형성하여 커패시터를 완성한다.Specifically, after forming an embossed polysilicon film having a plurality of concave-convex portions on the semiconductor substrate, the doped impurities are doped into the embossed polysilicon film to obtain a region doped with a high concentration of impurities and a low concentration of impurities. It is divided into doped regions. Subsequently, the embossed polysilicon film is patterned to form two resistive elements each having a low dopant doped region and two resistive elements each having a high dopant doped region. And a capacitor lower electrode including a plurality of uneven parts. Thereafter, a dielectric film is formed on the lower electrode and a capacitor lower electrode is formed on the dielectric film to complete the capacitor.

엠보싱 형태의 폴리실리콘막은 기판상에 제1 두께의 폴리실리콘막을 형성하고, 그 위에 포토레지스트 패턴을 형성한 후, 포토레지스트 패턴을 식각마스크로하여 상기 제1 두께의 폴리실리콘막을 식각하여 상기 제1 두께보다 낮은 제2 두께의 폴리실리콘 영역들을 형성하여 복수개의 요철부를 구비하는 엠보싱 형태의 폴리실 리콘막을 형성하거나, 기판상에 제1 폴리실리콘막을 형성한 후, 그 위에 포토레지스트 패턴을 형성한 후, 포토레지스트 패턴이 형성된 기판 전면에 제2 폴리실리콘막을 형성하고 포토레지스트 패턴을 제거하여 상기 제1 폴리실리콘막으로만 구성된 영역들과 상기 제1 폴리실리콘막 및 상기 제2 폴리실리콘막이 적층된 영역들로 이루어진 복수개의 요철부를 구비하는 엠보싱 형태의 폴리실리콘막을 형성한다. In the embossed polysilicon film, a polysilicon film having a first thickness is formed on a substrate, a photoresist pattern is formed thereon, and the polysilicon film having the first thickness is etched using the photoresist pattern as an etching mask. After forming a polysilicon region having a second thickness lower than the thickness to form an embossed polysilicon film having a plurality of irregularities, or after forming a first polysilicon film on a substrate, a photoresist pattern is formed thereon. And forming a second polysilicon film on the entire surface of the substrate on which the photoresist pattern is formed, and removing the photoresist pattern, regions in which only the first polysilicon film is formed, and in which the first polysilicon film and the second polysilicon film are stacked. To form an embossed polysilicon film having a plurality of irregularities.

바람직하기로는, 복수개의 요철부를 구비하는 엠보싱 형태의 폴리실리콘막은 저농도의 불순물이 도우프된 폴리실리콘막이고, 저농도의 불순물이 도우프된 폴리실리콘막의 적어도 하나 이상의 요철부를 마스킹하는 포토레지스트 패턴을 형성한 후, 포토레지스트 패턴을 이온주입마스크로 하여 고농도의 불순물을 도우프한 후, 포토레지스트 패턴을 제거하여 고 농도의 불순물이 도우프된 영역과 저 농도의 불순물이 도우프된 영역으로 구분한다. Preferably, the embossed polysilicon film having a plurality of irregularities is a polysilicon film doped with a low concentration of impurities, and forms a photoresist pattern for masking at least one uneven portion of the polysilicon film doped with a low concentration of impurities. After the dopant is doped with a high concentration using the photoresist pattern as an ion implantation mask, the photoresist pattern is removed, and the photoresist pattern is separated into a region doped with a high concentration of impurities and a region doped with a low concentration of impurities.

또 다른 방법으로는, 엠보싱 형태의 폴리실리콘막 전면에 저 농도의 불순물을 도우프한 후, 저농도의 불순물이 도우프된 폴리실리콘막의 적어도 하나 이상의 요철 부를 마스킹하는 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 이온주입마스크로 하여 고농도의 불순물을 도우프한 후, 상기 포토레지스트 패턴을 제거하여 고 농도의 불순물이 도우프된 영역과 저 농도의 불순물이 도우프된 영역으로 구분할 수도 있다. In another method, a dopant having a low concentration is doped over the entire surface of an embossed polysilicon film, and then a photoresist pattern for masking at least one or more uneven portions of the polysilicon film doped with a low concentration of impurities is formed, and the photoresist is formed. After doping a high concentration of impurities using a resist pattern as an ion implantation mask, the photoresist pattern may be removed to be divided into a region doped with a high concentration of impurities and a region doped with a low concentration of impurities.

이하에서는 본 발명에 따른 다저항소자 및 고정전용량의 커패시터를 구비하는 반도체 소자의 제조 방법에 대하여 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록하며, 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 각 막의 두께는 설명 및 이해의 편의를 위해 확대 과장되게 도시된 것이며, 각 도면에서 동일 참조 부호는 동일 요소를 지칭한다. Hereinafter, a method of manufacturing a semiconductor device including a multi-resistor device and a capacitor having a high capacitance according to the present invention will be described. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention, and the scope of the invention to those skilled in the art. It is provided for complete information. In the drawings, the thickness of each film is exaggerated for clarity and convenience, and the same reference numerals in the drawings denote the same elements.

본 발명의 제1 실시예에 따르면 복수개의 요철부를 구비하는 엠보싱 형태의 폴리실리콘막을 식각에 의하여 형성한다. According to the first embodiment of the present invention, an embossed polysilicon film having a plurality of irregularities is formed by etching.

먼저, 도 1에 도시되어 있는 바와 같이, 반도체 기판(110)에 통상의 공정을 통해 필드산화막(120)을 형성하여 활성영역 및 비활성영역으로 구분하고, 그 결과물 상에 폴리실리콘막(130)을 제1 두께로 증착한 다음, 불순물 이온(131)을 폴리실리콘막(130)상에 도우프하여 폴리실리콘막(130)의 저항 특성을 조절한다(도 1).First, as shown in FIG. 1, the field oxide film 120 is formed on the semiconductor substrate 110 through a conventional process to be divided into an active region and an inactive region, and the polysilicon layer 130 is formed on the resultant. After the deposition to the first thickness, the impurity ions 131 are doped on the polysilicon film 130 to adjust the resistance characteristics of the polysilicon film 130 (FIG. 1).

이어서 도 2에 도시되어 있는 바와 같이, 불순물 이온이 도우프되어 있는 폴리실리콘막(130)상에 포토레지스트 패턴(132)을 형성한 후, 이를 식각마스크로 사용하여 포토레지스트 패턴(132)에 의해 노출된 폴리실리콘막(130)의 제1 두께를 제2 두께로 낮추어 표면이 복수개의 요철(凹凸)부를 지니는 엠보싱 형태의 폴리실리콘막(130P)을 형성한다. 그리고, 커패시터의 하부 전극이 될 영역에는 복수개의 요철부가 형성되도록하여 커패시터 하부 전극의 표면적을 증대시킨다.Subsequently, as shown in FIG. 2, after the photoresist pattern 132 is formed on the polysilicon layer 130 doped with impurity ions, the photoresist pattern 132 is used as an etching mask. The first thickness of the exposed polysilicon film 130 is lowered to a second thickness to form an embossed polysilicon film 130P having a plurality of uneven parts. In addition, a plurality of uneven parts are formed in an area to be the lower electrode of the capacitor, thereby increasing the surface area of the lower electrode of the capacitor.

엠보싱 형태의 폴리실리콘막(130P)을 형성한 후, 포토레지스트 패턴(132)을 제거하고, 적어도 하나 이상의 요철(凹凸)부를 마스킹하는 포토레지스트 패턴(134)을 엠보싱 형태의 폴리실리콘막(130P)상에 형성한다. 이어서 포토레지스트 패턴(134)을 이온주입마스크로 사용하여 상기 엠보싱 형태의 폴리실리콘막(130P)에 불순물(135)을 도우프하여 고 농도의 불순물이 도우프된 영역과 저 농도의 불순물이 도우프된 영역으로 구분한다. 포토레지스트 패턴(134)에 의해 마스킹되어 저농도로 도우프된 영역이 고농도로 도우프된 영역에 비해 상대적으로 고저항 영역이 된다. After the embossed polysilicon film 130P is formed, the photoresist pattern 132 is removed, and the photoresist pattern 134 for masking at least one uneven portion is embossed polysilicon film 130P. Form on the phase. Next, the dopant 135 is doped into the embossed polysilicon layer 130P using the photoresist pattern 134 as an ion implantation mask, and the doped region is doped with a high concentration of impurities. Divided into sections. The lightly doped region masked by the photoresist pattern 134 becomes a relatively high resistance region compared to the lightly doped region.

본 실시예에서는 엠보싱 형태의 폴리실리콘막(130P)을 형성하기 전에 저농도의 불순물 도우프 공정을 실시하고, 엠보싱 형태의 폴리실리콘막(130P)을 형성한 후에 고농도 불순물 도우프 공정을 실시하였으나 엠보싱 형태의 폴리실리콘막(130P)을 형성한 후에 2번의 불순물 도우프 공정을 모두 실시할 수도 있다. In this embodiment, a low concentration impurity doping process is performed before the embossed polysilicon film 130P is formed, and a high concentration impurity doping process is performed after the embossed polysilicon film 130P is formed. After the polysilicon film 130P is formed, both of the impurity doping steps may be performed.

이어서 포토레지스트 패턴(134)을 제거한 후, 엠보싱 형태의 하부 폴리실리콘막(130P)상에 산화막/질화막/산화막 또는 질화막/산화막과 같은 적층막 또는 단일 질화막과 같은 유전체막(140)을 적층하고 (도 4), 유전체막(140) 및 엠보싱 형태의 하부폴리실리콘막(130P)을 패터닝하여 저 농도의 불순물이 도우프된 영역으로 이루어진 두께가 서로 다른 2개의 저항 소자(P-/L, P-/H ) 및 상기 고 농도의 불순물이 도우프된 영역으로 이루어진 두께가 서로 다른 2개의 저항 소자(P+/L, P+/H )와 복수개의 요철부를 구비하는 커패시터 하부 전극(130E)을 형성한다 (도 5). P+/L →P+/H →P-/L →P-/H 순서로 저항이 높다. Subsequently, after the photoresist pattern 134 is removed, a laminated film such as an oxide film / nitride film / oxide film or a nitride film / oxide film or a dielectric film 140 such as a single nitride film is laminated on the lower polysilicon film 130P having an embossed shape ( 4), two resistive elements P − / L and P − having different thicknesses formed by patterning the dielectric film 140 and the lower polysilicon film 130P in an embossed form, doped with a low concentration of impurities. / H) and two resistive elements P + / L and P + / H having different thicknesses formed of regions doped with the high concentration of impurities, and a capacitor lower electrode 130E having a plurality of uneven parts is formed. (FIG. 5). P + / L → P + / H → P - / L → P - a high resistance to / H sequence.

이어서 도 6과 같이, 상기 결과물 상에 불순물이 도우프된 상부 폴리실리콘 막(150A)을 형성하고, 폴리실리콘막(150A)의 저항을 줄이기 위한 저저항의 실리사이드막(150B), 예컨대 텅스텐 실리사이드막을 차례대로 적층한 후, 실리사이드막(150B) 및 상부 폴리실리콘막(150A)을 차례로 건식식각하여 폴리사이드 구조의 상부 전극(150)을 형성한다. 이 때, 활성 영역상에도 폴리사이드 구조의 게이트 전극(미도시)이 동시에 형성된다. 상부 전극(150)을 형성한 후, 절연물을 결과물 전면에 형성한 후 이방성 식각하여 저항 소자(130R) 및 하부 전극(130E)의 측벽에 각각 스페이서(160)를 형성한다.Subsequently, as shown in FIG. 6, an upper polysilicon film 150A doped with impurities is formed on the resultant, and a low resistance silicide film 150B, for example, a tungsten silicide film, is used to reduce the resistance of the polysilicon film 150A. After the stacking is performed in sequence, the silicide layer 150B and the upper polysilicon layer 150A are sequentially dry-etched to form the upper electrode 150 having a polyside structure. At this time, a gate electrode (not shown) having a polyside structure is simultaneously formed on the active region. After forming the upper electrode 150, an insulating material is formed on the entire surface of the resultant, and then anisotropically etched to form spacers 160 on sidewalls of the resistance element 130R and the lower electrode 130E, respectively.

마지막으로 층간 절연막(170)을 결과물상에 형성하고, 콘택홀을 통상의 사진 식각 공정으로 형성한 후, 금속막을 증착 및 식각하여 각 전극(180, 181, 182, 183, 184, 186)을 형성한다. Finally, the interlayer insulating film 170 is formed on the resultant, the contact hole is formed by a conventional photolithography process, and the metal film is deposited and etched to form each electrode 180, 181, 182, 183, 184, and 186. do.

도 8에 커패시터의 평면도가 도시되어 있다. 132E가 폴리실리콘 하부 전극 형성용 마스크 패턴을, 132가 폴리실리콘 하부 전극 표면을 엠보싱 형태로 형성하기 위한 마스크 패턴을, 150이 상부 전극 형성용 마스크 패턴을 나타낸다. 132를 사용하여 하부 전극의 표면을 복수개의 요철부를 구비하는 엠보싱 형태로 형성하기 때문에 커패시터 하부 전극의 표면적이 증대됨은 앞서 설명한 바와 같다. 8 is a plan view of a capacitor. 132E represents a mask pattern for forming a polysilicon lower electrode, 132 represents a mask pattern for forming an embossed surface of a polysilicon lower electrode, and 150 represents a mask pattern for forming an upper electrode. Since the surface of the lower electrode is formed in an embossed form having a plurality of uneven parts using 132, the surface area of the capacitor lower electrode is increased as described above.

본 발명의 제2 실시예에 따르면 엠보싱 형태의 폴리실리콘막을 증착에 의해 형성한다.According to a second embodiment of the present invention, an embossed polysilicon film is formed by vapor deposition.

구체적으로 도 9에 도시되어 있는 바와 같이, 기판(110)상에 필드산화막(120)을 형성한 후, 제1 하부 폴리실리콘막(130A)을 형성한다. Specifically, as shown in FIG. 9, after the field oxide film 120 is formed on the substrate 110, the first lower polysilicon film 130A is formed.

이어서, 도 10과 같이, 제1 하부 폴리실리콘막(130A)상에 소정 형태의 포토 레지스트 패턴(133)을 형성한 후, 기판 전면에 제2 하부 폴리실리콘막(130B)을 형성한다. Subsequently, as shown in FIG. 10, after the photoresist pattern 133 of a predetermined form is formed on the first lower polysilicon film 130A, the second lower polysilicon film 130B is formed on the entire surface of the substrate.

도 11과 같이, 리프트-오프법에 의해 포토레지스트 패턴(133)을 제거하면 포토레지스트 패턴(133) 상면에 형성된 폴리실리콘막(130B)도 함께 제거되어 제1 하부 폴리실리콘막(130A)상의 소정 영역에만 제2 하부 폴리실리콘막(130B)이 잔류하여 복수개의 요철부를 구비하는 엠보싱 형태의 하부 폴리실리콘막(130P)이 완성된다. 이어서, 이온(131)을 주입하여 폴리실리콘막(130P)의 저항 특성을 조절한다. As shown in FIG. 11, when the photoresist pattern 133 is removed by the lift-off method, the polysilicon film 130B formed on the upper surface of the photoresist pattern 133 is also removed, and thus, the predetermined portion on the first lower polysilicon film 130A is removed. The second lower polysilicon film 130B remains only in the region, thereby completing the embossed lower polysilicon film 130P having a plurality of uneven parts. Subsequently, ions 131 are implanted to adjust resistance characteristics of the polysilicon film 130P.

계속해서, 도 12와 같이, 엠보싱 형태의 폴리실리콘막(130P)상에 적어도 하나 이상의 요철(凹凸)부를 마스킹하는 포토레지스트 패턴(134)을 형성한다. 이어서 포토레지스트 패턴(134)을 이온주입마스크로 사용하여 상기 엠보싱 형태의 폴리실리콘막(130P)에 불순물(135)을 도우프하여 고 농도의 불순물이 도우프된 영역과 저 농도의 불순물이 도우프된 영역으로 구분한다. 포토레지스트 패턴(134)에 의해 마스킹되어 저농도로 도우프된 영역이 고농도로 도우프된 영역에 비해 상대적으로 고저항 영역이 된다. Subsequently, as shown in FIG. 12, a photoresist pattern 134 is formed on the embossed polysilicon film 130P to mask at least one uneven portion. Next, the dopant 135 is doped into the embossed polysilicon layer 130P using the photoresist pattern 134 as an ion implantation mask, and the doped region is doped with a high concentration of impurities. Divided into sections. The lightly doped region masked by the photoresist pattern 134 becomes a relatively high resistance region compared to the lightly doped region.

이후 공정은 제1 실시예와 동일하게 실시하여 서로 다른 저항을 가지는 4개의 저항 소자 및 하부 전극의 표면적이 증대되어 정전용량이 향상된 커패시터를 완성한다. Subsequently, the process is performed in the same manner as in the first embodiment to increase the surface area of the four resistance elements and the lower electrode having different resistances, thereby completing a capacitor having improved capacitance.

본 발명에 따르면, 폴리실리콘막을 복수개의 요철부를 구비하는 엠보싱 형태로 형성한 후, 저항 조절을 위한 이온주입을 하고 이를 패터닝하여 저항 소자 및 커패시터 하부 전극을 형성한다. 엠보싱 형태의 폴리실리콘막이 2개의 서로 다른 두께를 지니므로, 저항 조절을 위한 2번의 이온주입 공정과 조합하면, 4개의 서로 다른 저항을 지닌 저항 소자를 간단하게 형성할 수가 있다. 4개의 서로 다른 저항을 지닌 저항 소자를 구비할 경우, 병렬 연결과 직렬 연결을 고려할 때 12가지 이상의 서로 다른 저항을 구현할 수가 있다. 따라서 종래의 2개의 저항 소자만을 구비하는 경우에 비해 현저하게 다양한 수의 저항을 구현할 수 있는 효과가 있다. 한편, 폴리실리콘막을 엠보싱 형태로 형성함으로써 4개의 서로 다른 저항 소자를 구현함과 동시에 커패시터의 하부 전극 표면적 향상을 동시에 꾀하여 커패시터의 면적을 증가시키지 않고도 정전용량이 큰 커패시터를 제조할 수 있다.According to the present invention, after the polysilicon film is formed in an embossed form having a plurality of uneven parts, ion implantation for resistance control is performed and patterned to form a resistance element and a capacitor lower electrode. Since the embossed polysilicon film has two different thicknesses, in combination with the two ion implantation processes for resistance control, it is possible to easily form a resistance element having four different resistances. With resistance elements with four different resistors, more than 12 different resistors can be implemented when considering parallel and series connections. Therefore, there is an effect that can implement a significantly different number of resistors compared to the case of having only two conventional resistance elements. On the other hand, by forming the polysilicon film in the form of embossing, it is possible to realize a capacitor having a large capacitance without increasing the area of the capacitor by realizing the four different resistance elements and at the same time to improve the lower electrode surface area of the capacitor.

Claims (5)

반도체 기판상에 복수개의 요철부를 구비하는 엠보싱 형태의 폴리실리콘막을 형성하는 단계;Forming an embossed polysilicon film having a plurality of irregularities on the semiconductor substrate; 상기 엠보싱 형태의 폴리실리콘막에 불순물을 도우프하여 고 농도의 불순물이 도우프된 영역과 저 농도의 불순물이 도우프된 영역으로 구분하는 단계;Doping an impurity into the polysilicon film of the embossing type to separate the region doped with a high concentration of impurities from a region doped with a low concentration of impurities; 상기 엠보싱 형태의 폴리실리콘막을 패터닝하여 상기 저 농도의 불순물이 도우프된 영역으로 이루어진 두께가 서로 다른 2개의 저항 소자 및 상기 고 농도의 불순물이 도우프된 영역으로 이루어진 두께가 서로 다른 2개의 저항 소자와 복수개의 요철부를 구비하는 커패시터 하부 전극을 형성하는 단계;Patterning the polysilicon film of the embossing type to form two resistive elements having different thicknesses doped with the impurity of low concentration and two resistive elements having different thicknesses composed of the region doped with the high concentration of impurity Forming a capacitor lower electrode having a plurality of uneven parts; 상기 커패시터 하부 전극상에 유전체막을 형성하는 단계; 및Forming a dielectric film on the capacitor lower electrode; And 상기 유전체막상에 커패시터 하부 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 제조 방법. And forming a capacitor lower electrode on the dielectric film. 제1 항에 있어서, 상기 엠보싱 형태의 폴리실리콘막을 형성하는 단계는 The method of claim 1, wherein the forming of the embossed polysilicon film is 상기 기판상에 제1 두께의 폴리실리콘막을 형성하는 단계;Forming a polysilicon film of a first thickness on the substrate; 상기 제1 두께의 폴리실리콘막상에 포토레지스트 패턴을 형성하는 단계; 및Forming a photoresist pattern on the polysilicon film of the first thickness; And 상기 포토레지스트 패턴을 식각마스크로하여 상기 제1 두께의 폴리실리콘막을 식각하여 상기 제1 두께보다 낮은 제2 두께의 폴리실리콘 영역들을 형성하여 복수개의 요철부를 구비하는 엠보싱 형태로 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 제조방법.Etching the polysilicon film having the first thickness using the photoresist pattern as an etch mask to form polysilicon regions having a second thickness lower than the first thickness to form an embossed shape having a plurality of uneven parts. A method of manufacturing a semiconductor device, characterized in that. 제1 항에 있어서, 상기 엠보싱 형태의 폴리실리콘막을 형성하는 단계는 The method of claim 1, wherein the forming of the embossed polysilicon film is 상기 기판상에 제1 폴리실리콘막을 형성하는 단계;Forming a first polysilicon film on the substrate; 상기 제1 폴리실리콘막상에 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern on the first polysilicon film; 상기 포토레지스트 패턴이 형성된 기판 전면에 제2 폴리실리콘막을 형성하는 단계; 및Forming a second polysilicon film on an entire surface of the substrate on which the photoresist pattern is formed; And 상기 포토레지스트 패턴을 제거하여 상기 제1 폴리실리콘막으로만 구성된 영역들과 상기 제1 폴리실리콘막 및 상기 제2 폴리실리콘막이 적층된 영역들로 이루어진 복수개의 요철부를 구비하는 엠보싱 형태의 폴리실리콘막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법. Removing the photoresist pattern to form an embossed polysilicon film having a plurality of regions comprising only the first polysilicon film and a plurality of uneven portions formed by laminating the first polysilicon film and the second polysilicon film. A method of manufacturing a semiconductor device comprising the step of forming. 제1 항에 있어서, 상기 복수개의 요철부를 구비하는 엠보싱 형태의 폴리실리콘막은 저농도의 불순물이 도우프된 폴리실리콘막이고, The method of claim 1, wherein the embossed polysilicon film having a plurality of irregularities is a polysilicon film doped with a low concentration of impurities, 상기 불순물을 도우프하여 고 농도의 불순물이 도우프된 영역과 저 농도의 불순물이 도우프된 영역으로 구분하는 단계는 The step of doping the impurities into a region doped with a high concentration of impurities and a region doped with a low concentration of impurities is 상기 저농도의 불순물이 도우프된 폴리실리콘막의 적어도 하나 이상의 상기 요철부를 마스킹하는 포토레지스트 패턴을 형성하는 단계; Forming a photoresist pattern for masking at least one uneven portion of the polysilicon film doped with the low concentration of impurities; 상기 포토레지스트 패턴을 이온주입마스크로 하여 고농도의 불순물을 도우프하는 단계; 및Doping a high concentration of impurities using the photoresist pattern as an ion implantation mask; And 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. And removing the photoresist pattern. 제1 항에 있어서, 상기 불순물을 도우프하여 고 농도의 불순물이 도우프된 영역과 저 농도의 불순물이 도우프된 영역으로 구분하는 단계는The method of claim 1, wherein the doping of the impurities into a region doped with a high concentration of impurities and a region doped with a low concentration of impurities are performed. 상기 엠보싱 형태의 폴리실리콘막 전면에 저 농도의 불순물을 도우프하는 단계;Doping a low concentration of impurities on the entire surface of the embossed polysilicon film; 상기 저농도의 불순물이 도우프된 폴리실리콘막의 적어도 하나 이상의 요철 부를 마스킹하는 포토레지스트 패턴을 형성하는 단계; Forming a photoresist pattern for masking at least one uneven portion of the polysilicon film doped with the low concentration of impurities; 상기 포토레지스트 패턴을 이온주입마스크로 하여 고농도의 불순물을 도우프하는 단계; 및Doping a high concentration of impurities using the photoresist pattern as an ion implantation mask; And 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. And removing the photoresist pattern.
KR1020010036228A 2001-06-25 2001-06-25 Fabrication method for semiconductor device having multi-resistors and high capacitive capacitor KR100712491B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010036228A KR100712491B1 (en) 2001-06-25 2001-06-25 Fabrication method for semiconductor device having multi-resistors and high capacitive capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010036228A KR100712491B1 (en) 2001-06-25 2001-06-25 Fabrication method for semiconductor device having multi-resistors and high capacitive capacitor

Publications (2)

Publication Number Publication Date
KR20030000450A KR20030000450A (en) 2003-01-06
KR100712491B1 true KR100712491B1 (en) 2007-05-02

Family

ID=27710914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010036228A KR100712491B1 (en) 2001-06-25 2001-06-25 Fabrication method for semiconductor device having multi-resistors and high capacitive capacitor

Country Status (1)

Country Link
KR (1) KR100712491B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10972068B2 (en) 2018-06-29 2021-04-06 Qualcomm Incorporated Process-invariant delay cell

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704387B1 (en) * 2005-12-21 2007-04-06 (주)동명기술공단종합건축사사무소 Fixing Structure of Outside water pipe
KR100772338B1 (en) * 2007-01-15 2007-11-01 도남호 Stink cut-off tube of drain pipe

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745791A (en) * 1993-07-26 1995-02-14 Nec Corp Manufacture of semiconductor device
JPH07111312A (en) * 1993-10-12 1995-04-25 Rohm Co Ltd Semiconductor capacitive element
KR980012554A (en) * 1996-07-24 1998-04-30 김광호 Method for manufacturing a high resistance semiconductor device
KR100519149B1 (en) * 1996-06-17 2006-04-21 마츠시타 덴끼 산교 가부시키가이샤 Semiconductor device and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745791A (en) * 1993-07-26 1995-02-14 Nec Corp Manufacture of semiconductor device
JPH07111312A (en) * 1993-10-12 1995-04-25 Rohm Co Ltd Semiconductor capacitive element
KR100519149B1 (en) * 1996-06-17 2006-04-21 마츠시타 덴끼 산교 가부시키가이샤 Semiconductor device and method for fabricating the same
KR980012554A (en) * 1996-07-24 1998-04-30 김광호 Method for manufacturing a high resistance semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10972068B2 (en) 2018-06-29 2021-04-06 Qualcomm Incorporated Process-invariant delay cell

Also Published As

Publication number Publication date
KR20030000450A (en) 2003-01-06

Similar Documents

Publication Publication Date Title
KR100456700B1 (en) Semiconductor device with resistor pattern and method of fabricating the same
KR100870178B1 (en) Semiconducotr devices having a metal-insulator-metal capacitor and methods of fabricating the same
JP4171076B2 (en) Manufacturing method of semiconductor memory device
US7598551B2 (en) High voltage device
KR100368569B1 (en) Semiconductor device and its manufacturing method
KR100712491B1 (en) Fabrication method for semiconductor device having multi-resistors and high capacitive capacitor
KR100482029B1 (en) Method for forming mim capacitor
KR100341159B1 (en) Method of manufacturing semiconductor memory device using two etching patterns
KR20090068793A (en) Capacitor of semiconductor device and methof for manufacturing thereof
KR100644526B1 (en) Method of fabricating embossing-typed capacitor
KR100640975B1 (en) Method for forming registor in semiconductor device
KR100515008B1 (en) Method for fabricating complex semiconductor device
KR100940112B1 (en) Method for forming the analogue capacitor of stack structure
KR100240249B1 (en) A fabricating method of semiconductor device having different gate oxides and gate electrode
KR100281107B1 (en) Semiconductor element and manufacturing method thereof
KR100743622B1 (en) Method for manufacturing bit line contact of semiconductor device
KR100517152B1 (en) Method for manufacturing the embeded semiconductor device with pip capacitor and logic transistor
KR0146245B1 (en) Method of fabricating a capacitor of semiconductor device
KR0137834B1 (en) Semiconductor memory and manufacture thereof
KR0139901B1 (en) Stroage elecrode fabrication method of dram
KR100199363B1 (en) Storage electrode fabrication method of capacitor
KR0139836B1 (en) Storage electrode fabrication method of dram
TW202040747A (en) Semiconductor structure and manufacturing method thereof
KR20000009483A (en) Method for manufacturing transistor gate
KR20040069806A (en) Thin film capacitor and fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100413

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee