KR980010815A - 모듈장착 검색장치 - Google Patents

Abstract

본 발명은 여러 모듈로 구성이 되는 분산처리 시스템에서 신호선의 여분이 부족한 경우 최대 3개의 신호선만을 추가하여 무한정한 갯수의 모듈의 실장 여부를 판단할 수 있도록 한 모듈장착 검색장치에 관한 것이다.

이러한 본 발명은 모듈의 장착 여부를 검색하는 마스터부로부터 출력되는 클럭과 동시신호에 의해 자신의 정해진 시간에 데이타 라인을 로우레벨로 만드는 다수개의 슬래이브(201­200N)로 이루어진 슬래이브부(200)와；상기 모듈의 장착 여부를 검색하고자 하는 중앙 모듈에 장착되어 접속된 모든 슬래이브로 시간차를 두고 클럭과 동기신호를 발생하며 각 슬래이브의 데이타 라인신호를 검색하여 모듈의 장착 여부를 판단하는 마스터부(100)를 구비한다.

Description

모듈장착 검색장치

제1도는 본 발명에 의한 모듈장착 검색장치 블럭 구성도.

제2도는 제1도의 마스터부 상세 구성도.

제3도는 제1도의 스래이브부 상세 구성도.

제4도는 본 발명의 다른 실시예도.

* 도면의 주요부분에 대한 부호의 설명

100：마스터부 200：슬래이브부

본 발명은 모듈장착 검색에 관한 것으로, 특히 여러 모듈로 구성이 되는 분산처리 시스템에서 신호선의 여분이 부족한 경우 최대 3개의 신호선만을 추가하여 무한정한 갯수의 모듈의 실장 여부를 판단할 수 있도록 한 모듈장착 검색장치에 관한 것이다.

일반적으로, 여러 모듈로 구성이 되는 분산처리 시스템에서 모듈이 실장 여부를 판단하기 위한 가장 간단한 방법으로는 다음과 같은 두가지 방법이 있다.

첫번째 방법은 모듈마다 1개씩의 신호선을 사용하여 모듈의 실장을 판단해야 하는 중앙 모듈에 집중시키는 방법과, 두번째 방법은 모듈이 갖고 있는 통신 채널을 이용하여 각 모듈의 존재 여부를 묻는 방법이다.

그러나 이러한 일반적인 모듈장착 검색방법 중, 첫번째인 중앙 모듈에 집중시키는 방법은 N개의 모듈이 판단할 대상이라면 N개의 신호선이 필요하므로 여분의 신호선이 없는 경우에는 구현하기가 불가능하다는 문제점이 있으며, 두번째 방법은 실장여부를 묻고 응답하기 위한 프로토콜과 응답의 분석을 위한 타스크(TASK)가 필요하므로 모듈의 로드를 가중시키는 문제점이 있었다.

따라서 본 발명은 상기와 같은 종래 모듈장착 검색방법의 제반 문제점을 해결하기 위해 제안된 것으로서, 본 발명의 목적은 여러 모듈로 구성이 되는 분산처리 시스템에서 신호선의 여분이 부족한 경우 최대 3개의 신호선만을 추가하여 무한정한 갯수의 모듈의 실장 여부를 판단할 수 있도록 한 모듈장착 검색장치를 제공하는 데 있다.

이러한 본 발명의 목적을 달성하기 위한 기술적인 수단은, 모듈의 장착 여부를 검색하는 마스터부로부터 출력되는 클럭과 동기신호가 입력되면 모듈의 장착 여부에 따라 자신의 정해진 시간에 데이타 라인을 로우레벨로 만드는 다수개의 슬래이브로 이루어진 슬래이브부와；상기 모듈의 장착 여부를 검색하고자 하는 중앙 모듈에 장착되어 접속된 모드 슬래이브로 시간차를 두고 클럭과 동기신호를 발생하며 각 슬래이브의 데이타 라인신호를 검색하여 모듈의 장착 여부를 판단하는 마스터부로 이루어진다.

이하, 본 발명을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

제1도는 본 발명에 의한 모듈장착 검색방법 블럭 구성도이다.

도시된 바와 같이, 모듈의 장착 여부를 검색하는 마스터부로부터 출력되는 클럭과 동기신호가 입력되면 모듈의 장착 여부에 따라 자신의 정해진 시간에 데이타 라인을 로우레벨로 만드는 다수개의 슬래이브(201­200N)로 이루어진 슬래이브부(200)와；상기 모듈의 장착 여부를 검색하고자 하는 중앙 모듈에 장착되는 접속된 모든 슬래이브로 시간차를 두고 클럭과 동기신호를 발생하며 각 슬래이브의 데이타 라인신호를 검색하여 모듈의 장착 여부를 판단하는 마스터부(100)로 구성되었다.

상기에서, 마스터부(100)는 제2도에 도시된 바와 같이, 각 슬래이드의 장착 여부를 검색하기 위한 클럭을 소정 레벨로 분주하여 출력하는 카운터(101)와, 상기 카운터(101)에서 각각 분주되어 출력되는 신호를 부정 논리곱하여 그 결과치를 출력하는 낸드게이트(102와)와, 상기 슬래이브의 장착 여부를 검색하기 위한 클럭을 위상 반전시키는 인버터(103)와, 상기 인버터(103)에서 출력되는 신호를 클럭으로하여 상기 낸드게이트(102)의 출력신호를 래치시켜 모듈 장착 여부를 검색하기 위한 동기신호를 출력하는 플립플롭(104)과, 상기 플립플롭(104)의 출력신호와 슬래이브부(200)에서 얻어지는 데이타 라인의 신호(SYNC1)를 논리곱하여 그 결과치를 상기 카운터(101)에 클리어신호로 인가하는 앤드게이트(105)와, 상기 각 슬래이브와 연결된 데이타 라인의 신호상태를 지속적으로 저장하는 쉬프트 레지스터(106)와, 상기 플립플롭(104)에서 출력되는 신호를 인에이블 신호로 인가받고 상기 쉬프트 레지스터(106)에서 출력되는 각 슬래이브의 데이타 라인 신호를 래치시키는 래치(107)와, 상기 래티(107)에서 출력되는 신호를 버퍼링하여 모듈장착 검색데이타로 출력하는 버퍼(108)로 구성되었다.

그리고, 슬래이브부(200) 내의 하나의 슬래이브(201)는 제3도에 도시된 바와 같이, 상기 마스터부(100)에서 출력되는 동기신호에 의해 클리어되고 상기 마스터부(100)에서 출력되는 클럭을 분주하여 출력하는 카운터(201a)와, 상기 클럭을 위상반전시키는 인버터(201b)와, 상기 카운터(201a)의 각 분주신호와 모듈의 변호를 알리는 데이타를 각각 부정 논리합하여 그 결과신호를 출력하는 제1 내지 제4부정논리합소자(201c­201f)와, 상기 제1 내지 제4부정논리합소자(201c­201f)의 각 출력신호를 부정 논리곱하여 그 결과신호를 출력하는 낸드게이트(201g)와, 상기 인버터(201b)의 출력신호를 클럭으로하여 상기 낸드 게이트(201g)의 출력신호를 래치시켜 출력하는 플립플롭(201h)과, 상기 플립플롭(201h)의 출력신호를 버퍼링하여 모듈장착 여부신호로 출력하는 오픈 콜렉터 버퍼(201j)로 구성되었다.

이와 같이 구성된 본 발명에 의한 모듈장착 검색장치의 작용 및 효과를 설명하면 다음과 같다.

먼저, 중앙 모듈에 장착된 마스터부(100)에서 각 슬래이브의 실장 여부를 체크하기 위해 시간차를 두고 클럭(CLK)과 동기신호(SYNC0)를 각 슬래이브로 출력한다.

즉, 마스터부(100)는 기준 클럭의 출력(CO)과 기준 클럭의 입력(CI)신호가 합해진 클럭을 카운터(101)로 4분주하고, 낸드게이트(102)로 그 4분주된 신호를 부정 논리곱한 후 그 결과신호를 플립플롬(104)으로 래치시켜 동기신호(SYNCO)를 발생한다.

그러면 슬래이브부(200) 내의 각 슬래이브(201­200N)는 그 클럭과 동기 신호에 의해 자신의 시간에 데이타 라인의 신호 상태를 로우레벨로 만든다.

즉, 하나의 슬래이브(201)는 상기 마스터부(100)로부터 출력되는 동기 신호(SYNC)에 의해 카운터(201a)가 클리어되고, 상기 마스터부(100)에서 출력되는 클럭(CLK)을 카운터(201a)에서 4분주를 하게 된다.

그리고, 그 4분주된 신호와 모듈의 번호를 알리는 데이타(ID0­ID3) 제1 내지 제4부정논리합소자(201c­201f)에서 각각 부정 논리합하고 그 결과신호를 낸드게이트(201g)에서 부정 논리곱한다.

아울러 상기 입력 클럭(CLK)을 인버터(201b)로 위상 반전시키고, 그 위 상반전된 신호에 동기를 맞추어 상기 낸드게이트(201g)의 출력신호를 래치시켜 출력시키게 되고, 그 래치되어 출력되는 신호를 오픈 콜렉터 버퍼(201j)에서 버퍼링하여 모듈 장착 여부신호로 출력을 하게 된다.

여기서, 모듈이 존재하지 않은 경우에는 와이어드 오어 되어 있는 데이타라인은 그 모듈에 할당이 되어있는 시간 동안에 하이레벨로 유지된다.

이렇게 출력되는 신호가 바로 데이타 라인의 신호가 된다.

그리고 이러한 동작이 동기신호(SYNC)가 한 번 발생할 때마다 모든 모듈은 한 번 씩 수행하여 한번씩 싸이클을 이룬다.

한편, 마스터부(100)는 쉬프트 레지스터(106)를 통해 데이타 라인의 상태를 계속적으로 저장을 하게 되며, 한 싸이클이 종료되면 이 쉬프트 레지스터(106)의 내용을 래치(107)로 전달하게 되며, 래치된 데이타는 한 싸이클마다 갱신된다.

여기서 갱신되는 시간은 기준 클럭의 주파수에 따라 이루어진다.

래치된 데이타는 칩 선택신호(CS)를 어서트하여 DO­D(n­1)로부터 모듈들의 상태를 읽을 수 있다.

즉, 0인 데이타 비트는 모듈의 장착된 상태를, 1인 데이타 비트는 장착되지 않은 상태를 나타내게 된다.

다음으로, 제4도는 본 발명의 실시예로서, 각 모듈의 모든 보드의 모듈 장착 검색을 행해야 하는 경우 마스터(300­500)와 슬래이브(600­800)를 한 보드 두고 회로를 구성한 예이다.

이상에서와 같이 본 발명은 최대 3개의 신호선(데이타 라인, 클럭 라인, 동기신호 라인)만을 구성하여 모듈의 장착 여부를 정확히 검색할 수 있는 효과가 있다.

Claims (3)

1. 모듈의 장착 여부를 검색하는 마스터부로부터 출력되는 클럭과 동기신호에 의해 자신의 정해진 시간에 데이타 라인을 로우레벨로 만드는 다수개의 슬래이브(201­200N)로 이루어진 슬래이브부(200)와；상기 모듈의 장착 여부를 검색하고자 하는 중앙 모듈에 장착되어 접속된 모든 슬래이브로 시간차를 두고 클럭과 동기신호를 발생하며 각 슬래이브의 데이타 라인신호를 검색하여 모듈의 장착 여부를 판단하는 마스터부(100)를 포함하여 구성된 것을 특징으로 하는 모듈장착 검색장치.
2. 제1항에 있어서, 상기 마스터부(100)는 각 슬래이브의 장착 여부를 검색하기 위한 클럭을 소정 레벨로 분주하여 출력하는 카운터(101)와, 상기 카운터(101)에서 각각 분주되어 출력되는 신호를 부정 논리곱하여 그 결과치를 출력하는 낸드게이트(102)와, 상기 슬래이브의 장착 여부를 검색하기 위한 클럭을 위상 반전시키는 인버터(130)와, 상기 인버터(103)에서 출력되는 신호를 클럭으로 하여 상기 낸드게이트(102)의 출력신호를 래치시켜 모듈 장착 여부를 검색하기 위한 동기신호로 출력하는 플립플롭(104)과, 상기 플립플롭(104)의 출력신호와 슬래이브부(200)에서 얻어지는 데이타 라인의 신호(SYNC1)를 논리곱하여 그 결과치를 상기 카운터(101)에 클리어 신호로 인가하는 앤드게이트(105)와, 상기 각 슬래이브와 연결된 데이타 라인의 신호상태를 지속적으로 저장하는 쉬프트 레지스터(106)와, 상기 플립플롭(104)에서 출력되는 신호를 인에이블 신호로 인가받고 상기 쉬프트 레지스터(106)에서 출력된는 각 슬레이브의 데이타 라인 신호를 래치시키는 래치(107)와, 상기 래치(107)에서 출력되는 신호를 버퍼링하여 모듈 장착 검색데이터를 출력하는 버퍼(108)로 구성된 것을 특징으로 하는 모듈장착 검색장치.
3. 제1항에 있어서, 상기 슬래이브부(200)내의 하나의 슬래이브(201)는 상기 마스터부(100)에서 출력되는 동기신호에 의해 클리어되고 상기 마스터부(100)에서 출력된는 클럭을 분주하여 출력하는 카운터(201a)와, 상기 클럭을 위상반전시키는 인버터(201b)와, 상기 카운터(201a)의 각 분주신호와 모듈의 번호를 알리는 데이타를 각각 부정 논리합하여 그 결과신호를 출력하는 제1내지 제4부정논리합소자(201c­201f)와, 상기 제1내지 제4부정논리합소자(201c­201f)의 각 출력신호를 부정 논리곱하여 그 결과신호를 출력하는 낸드게이트(201g)와, 상기 인버터(201b)의 출력신호를 클럭으로 하여 상기 낸드게이트(201g)의 출력신호를 래치시켜 출력하는 플립플롭(201h)과, 상기 플립플롭(201h)의 출력신호를 버퍼링하여 모듈장착 여부신호 출력하는 오픈 콜렉터 버퍼(201j)로 구성된 것을 특징으로 하는 모듈장착 검색장치.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.