KR980007153A

KR980007153A - A conversion apparatus of digital data size

Info

Publication number: KR980007153A
Application number: KR1019960025863A
Authority: KR
Inventors: 김인철
Original assignee: 배순훈; 대우전자 주식회사
Priority date: 1996-06-29
Filing date: 1996-06-29
Publication date: 1998-03-30

Abstract

본 발명은 디지털 데이터를 주고받는 두 시스템간의 데이터 전송 회로에 관한 것으로, 특히 고정된 버스 용량을 갖는 임의 시스템에서 다양한 용량을 갖는 외부 버스를 통해 전송해 오는 데이터를 전송 받을 수 있도록 하기 위해 전송된 데이터 크기를 시스템 버스에 적합하게 변환하여 출력하는 동시에 입력데이터와 출력데이터가 일정한 비트속도(bit rate)를 유지하도록 하는 디지털 데이터 크기 변환장치에 관한 것으로서, 전송된 데이터를 일시 저장하는 버퍼부와(11); 입력 데이터크기와 출력데이터 크기 및 출력데이터 순서에 대한 정보를 저장하고 있는 제어 정보부(12) 상기 제어정보부(12)의 입력.출력 데이터 크기에 대한 정보를 이용하여 적당한 시스템 클럭을 발생시키는 클럭을 발생시키는 클럭 발생부(13); 및 상기 제어 정보부(12)와 정보를 교환하면서 상기 버퍼부(11)의 데이터를 변환시켜 상기 시스템 클럭에 따라 출력순서에 맞게 전송하도록 제어하는 제어부(14)로 구성되는 장치를 구비하므로서, 외부의 데이터 버스용량이 변경되더라도 수신 시스템측은 어떤 물리적인 회로 변경없이도 다양한 크기 데이터를 자신의 시스템 버스에 맞도록 크기를 변환시켜 전송받을 수 있으면서도, 입출력 데이터 비트속도를 일정하게 유지할 수 있는 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data transfer circuit between two systems for exchanging digital data, and more particularly, to a system and method for transferring data The present invention relates to a digital data size conversion apparatus for converting input data and output data into a system bus at a constant bit rate while converting the size to a system bus and outputting the converted data. ); A control information section 12 for storing information on the input data size, the output data size, and the output data order, and a clock generating an appropriate system clock using information on the input / output data size of the control information section 12 A clock generator 13 for generating a clock signal; And a control unit (14) for controlling the data to be transmitted to the buffer unit (11) while exchanging information with the control information unit (12) and transmitting the data in accordance with the output order according to the system clock. Even if the data bus capacity is changed, the receiving system can receive and transmit various sizes of data in accordance with its own system bus without changing any physical circuit, and can keep the input / output bit rate constant.

Description

A conversion apparatus of digital data size

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is a trivial issue, I did not include the contents of the text.

제2도는 본 발명에 따른 입출력 비트속도가 일정한 디지털 데이터 크기 변환장치에 대한 블록도.FIG. 2 is a block diagram of a digital data size conversion apparatus having a constant input / output bit rate according to the present invention; FIG.

제3도는 본 발명에 따른 32비트 데이터버스를 갖는 디지털 데이터 크기 변환 장치의 1실시예에 대한 블록도.FIG. 3 is a block diagram of an embodiment of a digital data size conversion apparatus having a 32-bit data bus according to the present invention. FIG.

제4도는 제3도의 장치에 대한 32비트 데이터를 입력받아 8비트 데이터로 변환시켜 출력하는 타이밍도이다.FIG. 4 is a timing chart for receiving 32-bit data for the apparatus shown in FIG. 3, converting the data into 8-bit data, and outputting the data.

Claims

A buffer unit for temporarily storing transmitted data; A control information unit 12 for storing information on the size of input data, the size of output data, and the order of output data; A clock generator 13 for generating a system clock such that an input bit rate and an output bit rate are constant using information on input and output data sizes of the control information unit 12; And a control unit (14) for controlling the output of the input data of the buffer unit (11) according to the system clock while exchanging information with the control information unit (12).

The apparatus of claim 1, wherein the buffer unit (13) exchanges information with the control information unit (12), controls the buffer unit (11) to convert the data of the buffer unit And outputs the converted data in accordance with the system clock of the generator (13) to maintain a constant input / output bit rate.