Claims (3)
타이밍/주파수 공급기에 있어서, 비교 주파수 제어부는 출력 주파수 펄스 클럭의 위상과 입력 주파수간의 위상의 동기를 맞추어 주는 위상 동기 루프(10)와; 상기 위상 동기 루프(10)로 입력되는 초기값에 따라 비교주파수를 가변시키는 옵셋 카운터(20)와; 신호 발생 여부에 따라 초기값을 설정하는 초기값 발생부(30)로 구성됨을 특징으로 하는 타이밍/주파수의 클럭 동기 구현 장치.A timing / frequency feeder, the comparison frequency control section comprising: a phase locked loop (10) for synchronizing a phase between an output frequency pulse clock phase and an input frequency; An offset counter (20) for varying a comparison frequency in accordance with an initial value input to the phase locked loop (10); Clock synchronization device of the timing / frequency, characterized in that the initial value generator 30 for setting the initial value according to whether or not the signal generation.
옵셋 조정을 위해 타이밍을 발생시키는데 있어서, 시스템 클럭은 펄스(이하 Even Second)와 내부 1PPS를 발생시키는데 사용되어지고, 상기 내부 1PPS는 시스템 클럭이 19660800번 발생할 때 마다 1회씩 발생하며, 펄스는 시스템 클럭이 39321600번 발생할 때 마다 1회씩 발생하도록 설계되어, 2개의 1PPS에 어긋나는 정도는 시스템 클럭(50 863ns) 간격을 단위로 하여 측정되며, 측정된 값은 매 초마다 상기 중앙 처리 장치(60)로 전달되고 상기 중앙 처리 장치(60)는 8개의 데이터가 입력된 후부터 매 초마다 데이타 8개의 평균 값을 구하여 평균값이 1.25us가 넘는 경우가 17회 이상 발생하면 가산과 감산 신호가 발생되도록 상기 중앙 처리 장치(60)에서 번지(address)를 발생시켜 가산과 감산 신호를 초기값 발생부(30)로 전달시키도록 함을 특징으로 하는 타이밍/주파수 공급기의 이중화 구현 방법.In generating timing for offset adjustment, the system clock is used to generate a pulse (hereafter Second) and an internal 1PPS, the internal 1PPS being generated once every 19660800 system clocks, and the pulse is generated by the system clock. Designed to occur once every 39321600 times, the deviation of two 1PPS is measured in units of the system clock (50 863ns) interval, the measured value is transmitted to the central processing unit 60 every second The CPU 60 calculates an average value of eight data every second after eight data are inputted, and if the average value exceeds 1.25us more than 17 times, the CPU 60 generates the addition and subtraction signals. In step (60), an address is generated so that the addition and subtraction signals are transmitted to the initial value generator 30. China implemented.
옵셋 조정 방법에 있어서, 엑티브인가의 여부를 확인하여 엑티브이면 옵셋 조정 루틴에 들어가고, 대기이면 처음으로 되돌아가는 제1단계(S1)와; 상기 제1단계(S1)에서 매 초마다 옵셋 값을 1바이트 단위로 읽는 제2단계(S2)와; 상기 제2단계(S2)에서 옵셋 값을 버퍼에 저장하고, 평균값을 구하는 제3단계(S3)와; 상기 제3단계(S3)에서 평균값이 제한 범위(1.25us) 보다 크거나 같은가의 여부를 확인하여 평균값이 1.25us 보다 크면 다음 단계로 넘어가고, 작으면 처음으로 되돌아가는 제4단계(S4)와; 상기 제4단계(S4)에서 옵셋 카운터 값을 1만큼 증가시키는 제5단계(S5)와 상기 제5단계(S5)에서 옵셋 카운터 값이 옵셋 조정 요구의 임계값(17회)보다 크거나 같은가의 여부를 확인하여 옵셋 카운터 값이 17보다 크면 다음 단계로 넘어가고, 작으면 처음으로 되돌아가는 제6단계(S6)와; 상기 제6단계(S6)에서 평균값이 최대 옵셋 조정값(2.5us) 보다 크거나 같은가의 여부를 확인하여 평균갑이 2.5us 보다 크면 델타(delta) 값에 최대 옵셋 조정값을 할당하는 제7단계(S7)와; 상기 제7단계(S7)에서 평균값이 2.5us 보다 작으면 델타(delta) 값에 평균값을 할당하는 제8단계(S8)와; 상기 제8단계(S8)에서 평균 값의 부호를 확인하여 평균값의 부호가 양수이면 400ms 마다 감산 신호를 발생시켜 델타에 할당된 시간만큼 내부 1PPS를 빨리 발생시키는 제9단계(S9)와; 상기 제9단계(S9)에서 평균값의 부호가 음수면 400ms마다 가산 신호를 발생시켜 델타에 할당된 시간 만큼 내부 1PPS를 늦게 발생시키는 제10단계(S10)로 순차 동작함을 특징으로 하는 타이밍/주파수 공급기의 이중화 구현 방법.1. An offset adjustment method, comprising: a first step (S1) of checking whether or not an active is entered and entering an offset adjustment routine if active, and returning to the beginning if standby; A second step S2 of reading an offset value in units of 1 byte every second in the first step S1; A third step (S3) of storing the offset value in a buffer and obtaining an average value in the second step (S2); In step 3 (S3), it is determined whether the average value is greater than or equal to the limit range (1.25us), and if the average value is greater than 1.25us, the process proceeds to the next step, and if it is small, the process returns to the first step (S4) ; Whether the offset counter value is greater than or equal to the threshold value of the offset adjustment request (17 times) in the fifth step S5 of increasing the offset counter value by one in the fourth step S4 and the fifth step S5. A sixth step S6 of checking whether the offset counter value is greater than 17 and proceeding to the next step, and returning to the first step if the offset counter value is smaller than 17; A seventh step of determining whether the average value is greater than or equal to the maximum offset adjustment value (2.5us) in the sixth step (S6), and assigning the maximum offset adjustment value to the delta value if the average value is greater than 2.5us. (S7); An eighth step S8 of allocating an average value to a delta value when the average value is less than 2.5 us in the seventh step S7; A ninth step (S9) of checking the sign of the average value in the eighth step (S8) and generating a subtracted signal every 400 ms if the sign of the average value is positive to quickly generate an internal 1PPS by the time allocated to the delta; If the sign of the average value is negative in the ninth step (S9) to generate an addition signal every 400ms, the timing / frequency, characterized in that to operate sequentially in the tenth step (S10) to generate an internal 1PPS late by the time allocated to the delta How to implement redundancy of the feeder.