Claims (16)
적분기부와, 적분기 계수부와, 전압 비교부와, 시간 지연부와, 궤한 계수부 및 디지탈-아날로그 변환부와, 신호 입력부와, 신호 출력부를 포함하는 16-비트 오디오 아날로그-디지탈 변환기용 4차 ∑△ 변조기에 있어서, 출력되는 디지탈 신호를 시간 지연시키는 시간 지연부와; 상기 시간 지연된 디지탈 신호를 이미 설정된 궤환 계수값 a1, a2, a3, a4에 맞게 디지탈에서 아날로그 값으로 변환시키는 궤환 계수부 및 디지탈-아날로그 변환부와; 상기 디지탈에서 아날로그 값으로 변환된 아날로그 값과 입력되는 아날로그 신호의 차를 적분하는 적분기부와; 상기 궤환 계수값에 의한 변환된 아날로그 값들과 입력되는 신호의 차를 적분기 계수값, k1, k2, k3, k4에 의해 적분되는 적분기 계수부와; 상기 적분기의 최종 아날로그 출력을 전압 비교하여 디지탈 신호로 출력시키는 전압 비교부와; 상기 전압 비교된 디지탈 신호를 시간 지연시켜 출력시키는 신호 출력부와; 상기 아날로그 입력 신호를 차등 신호로 받아들이는 신호 입력부를 포함하는 것을 특징으로 하는 4차 ∑△ 변조기.Bit analog-to-digital converter including an integrating unit, an integrator counting unit, a voltage comparing unit, a time delaying unit, an input counting unit, a digital-analog converting unit, a signal input unit, and a signal output unit A? Delta modulator comprising: a time delay unit for time delaying an output digital signal; A feedback coefficient unit and a digital-analog conversion unit for converting the time-delayed digital signal from a digital value to an analog value in accordance with the feedback coefficients a1, a2, a3 and a4 already set; An integrating unit for integrating a difference between an analog value converted from the digital to an analog value and an input analog signal; An integrator coefficient unit which is integrated by integrator coefficient values, k1, k2, k3, k4, the difference between the analog values converted by the feedback coefficient value and the input signal; A voltage comparator for comparing a final analog output of the integrator with a voltage and outputting the voltage as a digital signal; A signal output unit for outputting the voltage-compared digital signal with a time delay; And a signal input section for receiving the analog input signal as a differential signal.
제1항에 있어서, 각각의 적분기부는 제1 적분기, 제2 적분기, 제3적분기, 제4적분기로 구성되어 서로 종속 연결되고, 상기 궤환 계수부 및 디지탈-아날로그 변환부와 함께 구성되어 입력 아날로그 신호와 각각 디지탈 출력에서 궤환되는 디지탈-아날로그 변환된 신호의 차로써 저역통과 필터의 특성을 제공하는 4차 ∑△ 변조기.2. The apparatus of claim 1, wherein each integrator unit comprises a first integrator, a second integrator, a third integrator, and a fourth integrator and is cascade-connected to each other, together with the feedback coefficient unit and the digital- And a fourth-order ΣΔ modulator that provides the characteristics of a low-pass filter as the difference between the digital-to-analog converted signals fed back at the respective digital outputs.
제1항에 있어서, 전압 비교부에서 발생하는 양자화된 잡음에 대한 출력되는 디지탈 1-비트 데이터군은 고역통과 필터의 특성을 제공하여 양자화 잡음이 고주파수 영역으로 천이되는 것을 특징으로 하는 4차 ∑△ 변조기.The method of claim 1, wherein the output digital one-bit data group for the quantized noise generated in the voltage comparator provides characteristics of a high-pass filter such that the quantization noise transitions to a high frequency region. Modulator.
제1항에 있어서, 각각의 적분기 계수부는 각각 2개의 커패시터로 구성되고, 완전 차동형 연산 증폭기를 중심으로 상하 대칭하며, 상하로 동일한 커패시턴스를 갖는 것을 특징으로 하는 4차 ∑△ 변조기.The quadrature sigma Delta modulator according to claim 1, wherein each of the integrator counting sections is constituted by two capacitors each, and is vertically symmetric about a fully differential operational amplifier, and has the same capacitance as the up and down.
제2항에 있어서, 각각의 적분기는 서로 다른 위상 클럭을 갖는 복수개의 아날로그 스위치와 커패시터 및 완전 차동형 증폭기로 구성되고, 리셋을 하기 위해 상기 완전 차동형 연산 증폭기의 입력과 출력 단자간에 아날로그 스위치를 연결시키는 것을 특징으로 하는 4차 ∑△ 변조기.3. The integrated circuit of claim 2, wherein each integrator comprises a plurality of analog switches having different phase clocks, a capacitor and a fully differential amplifier, and wherein an analog switch is connected between the input and output terminals of the fully differential operational amplifier / RTI > modulator.
제3항에 있어서, 출력되는 디지탈 1-비트 데이터군은 시간 지연되어 이미 설정된 궤환 계수값 a1에 맞게 디지탈에서 아날로그 값으로 변환되고, 이 변환된 아날로그 값과 입력되는 아날로그 신호의 차가 상기 k1의 계수값을 갖는 제1 적분기에 의해 적분되고, 상기 제1 적분기의 출력은 다시 a2로 궤환된 아날로그 값과의 k2의 계수값을 갖는 상기 제2 적분기에 의해 적분되고, 상기 제2 적분기의 출려과 a3로 궤환될 아날로그 값의 차가 K3의 계수값을 갖는 제3 적분기에 의해 적분되며, 상기 제3 적분기의 출력과 a4로 궤환된 아날로그 값의 차가 k4의 계수값을 갖는 상기 제4 적분기에 의해 적분되고, 상기 제4적분기의 출력을 전압 비교기에 의해 디지탈 신호로 출력하는 것을 특징으로 하는 4차 ∑△ 변조기.4. The method of claim 3, wherein the outputted digital 1-bit data group is delayed in time and converted from a digital value to an analog value in accordance with a feedback coefficient value a1 that is already set, And the output of said first integrator is integrated by said second integrator having a coefficient value of k2 again with an analog value fed back to a2, and said output of said second integrator and a3 Is integrated by a third integrator having a coefficient value of K3 and the difference between the output of the third integrator and the analog value fed back to a4 is integrated by the fourth integrator having a coefficient value of k4 And a fourth comparator outputs the output of the fourth integrator as a digital signal by a voltage comparator.
제4항에 있어서, 1개의 커패시터는 완전 차동형 연산 증폭기의 입력과 출력에 각각 연결되어 완전 차동형 연산 증폭기를 중심으로 상하 대칭이며 동일한 커패시턴스를 갖는 것을 특징으로 하는 4차 ∑△ 변조기.The fourth-order ΣΔ modulator according to claim 4, wherein one capacitor is connected to the input and the output of the fully differential operational amplifier and is vertically symmetrical and has the same capacitance around the fully differential operational amplifier.
제4항에 있어서, 제7항의 커패시터를 제외한 나머지의 커패시터는 복수개의 아날로그 스위치와 함께 구성되고, 제7항의 커패시터의 커패시턴스와 제7항의 커패시터를 제외한 나머지의 복수개의 아날로그 스위치로 구성된 커패시터의 커패시턴스의 비가 제1항의 k1, k2, k3, k4의 값을 갖는 것을 특징으로 하는 4차 ∑△ 변조기.5. The semiconductor device according to claim 4, wherein the remaining capacitors except for the capacitor of claim 7 are constituted together with a plurality of analog switches, and the capacitances of the capacitors constituted by the plurality of analog switches other than the capacitors of claim 7, And the ratio has values of k1, k2, k3, and k4 in the first claim.
제6항에 있어서, 궤환 계수 값 a1, a2, a3, a4를 실현시키기 위해 복수개의 아날로그 스위치와 각각의 커패시터를 1개씩 구비하는 것을 특징으로 하는 4차 ∑△ 변조기.The fourth-order ΣΔ modulator according to claim 6, wherein a plurality of analog switches and respective capacitors are provided in order to realize feedback coefficients a1, a2, a3 and a4.
제6항에 있어서, 적분기 계수값, k1, k2, k3, k4 및 궤환 계수값, a1, a2, a3, a4의 산출은 버터워스 (또는 벳셀-톰슨) 저역통과 함수를 주파수 스케일링하여 고역통과 함수로 변환시키고, 이를 다시 임의의 샘플링 주파수로 Z-역으로 변환시켜Z-영역 전달 함수를 얻은 후에 제1 및 제2 식으로 부터 각각의 계수를 계산하여 산출하는 것을 특징으로 하는 4차 ∑△ 변조기.7. The method of claim 6, wherein the calculation of the integrator coefficient values k1, k2, k3, k4 and the feedback coefficient values a1, a2, a3, a4 is performed by frequency scaling the Butterworth (or Bezel-Thomson) And transferring the Z-domain transfer function to a Z-inverse to an arbitrary sampling frequency to obtain a Z-domain transfer function, and then calculating coefficients from the first and second equations, .
제9항에 있어서, 궤환 계수값 ; a1, a2, a3, a4 는 제7항의 커패시터의 커패시턴스와 제9항의 커패시터의 커패시턴스 비로 설정되는 것을 특징으로 하는 4차 ∑△ 변조기.10. The method of claim 9, further comprising: a1, a2, a3, and a4 are set to the capacitances of the capacitors of claim 7 and the capacitors of claim 9, respectively.
제9항에 있어서, 각각의 커패시터들의 일측이 제8항의 복수개로 구성된 아날로그 스위치와 함께 구성된 커패시터의 일측과 연결되는 것을 특징으로 하는 4차 ∑△ 변조기.10. The modulator according to claim 9, wherein one side of each of the capacitors is connected to one side of a capacitor constituted together with the plurality of analog switches of claim 8.
제10항에 있어서, 상기 제1식은11. The method of claim 10, wherein the first equation
C1 = 4-a4C1 = 4-a4
C2 = 6 + K4a33a4 C2 = 6 + K 4 a 3 3a 4
C3 = 4 + K3K4a2+ 2K4a3- 3a4 C3 = 4 + K 3 K 4 a 2 + 2K 4 a 3 - 3a 4
C4 = 1 + K2K3K4a1- K4a3- a4 C4 = 1 + K 2 K 3 K 4 a 1 - K 4 a 3 - a 4
C5 = K1K2K3K4 C5 = K 1 K 2 K 3 K 4
인 것을 특징으로 하는 4차 ∑△ 변조기./ RTI > modulator according to claim < RTI ID = 0.0 > 1, < / RTI >
제10항에 있어서, 상기 적분기 계수값은11. The method of claim 10, wherein the integrator coefficient values are
상기 K1= 0.0625, K2= 0.16985, K3= 0.375, K4= 1 인 것을 특징으로 하는 4차 ∑△ 변조기.Wherein said K 1 = 0.0625, K 2 = 0.16985, K 3 = 0.375 and K 4 = 1.
제10항에 있어서, 상기 궤환 계수값은, a1= 0.0625, a2= 0.11045, a3= 0.2154, a4= 0.6564인 것을 특징으로 하는 4차 ∑△ 변조기.The fourth-order ΣΔ modulator according to claim 10, wherein the feedback coefficient values are a 1 = 0.0625, a 2 = 0.11045, a 3 = 0.2154, and a 4 = 0.6564.
제10항에 있어서, 모든 계수값을 산출함에 있어 4차 ∑△ 변조기 이외의 고차 ∑△ 변조기에 적용하여 산출할 수 있는 것을 특징으로 하는 임의의 고차 ∑△ 변조기.The modulator according to claim 10, characterized in that it can be applied to a higher order ΣΔ modulator other than a fourth order Σ Δ modulator in calculating all the coefficient values.