Claims (12)
a) 실리콘 기판의 표면 내에 게이트 전극(즉, 워드 라인)과, 소오스/드레인 영역과, 그사이에 삽입된 절연막을 포함하는 전계 효과트랜지스터와, 고립된 전계 산화물의 영역을 형성하는 단계와; b) PSG층을 증착하고 그후 PE TEOS의 하부층과 O3/TEOS의 상부층으로 구성된 울퉁불퉁한 적층형 산화층을 증착하는 단계와; c) 울퉁불퉁한 적층현 산화층과 PSG층을 에칭하여 저장 전극 콘택트홀을 형성하는 단계와, d) 어니일링하고 그후 폴리실리콘층을 증착하는 단계와; e) 폴리실리콘층상에 유전체층을 형성한 후 전계 효과 트랜지스터의 소오스 와 드레인 영역 중의 하나에 연결된 저장 전극을 형성하기 위하여 패터닝하는 단계; f) 폴리실리콘층을 증착하여 플레이트 전극을 형성하고 패터닝하는 단계와; g) 절연층을 증착한 뒤 비트라인 톤택트홀을 형성하기 위하여 패터닝하는 단계와; h) 전계 효과 트랜지스터의 소오스 또는 드레인 영역 중의 하나에 연결된 비트 라인을 폴리실리콘층의 증착과 그후의 패터넝에 의하여 형성하는 단계를 포함하는 DRAM 셀의 적층형 메모리 커패시터를 제조하는 방법.a) forming a field effect transistor comprising a gate electrode (ie, a word line), a source / drain region, and an insulating film interposed therebetween in the surface of the silicon substrate, and an isolated field oxide region; b) depositing a PSG layer and then depositing a bumpy stacked oxide layer consisting of a bottom layer of PE TEOS and a top layer of O 3 / TEOS; c) etching the rugged laminated string oxide layer and the PSG layer to form storage electrode contact holes, d) annealing and then depositing a polysilicon layer; e) forming a dielectric layer on the polysilicon layer and patterning to form a storage electrode connected to one of the source and drain regions of the field effect transistor; f) depositing a polysilicon layer to form and pattern a plate electrode; g) depositing an insulating layer and patterning to form a bitline tone tact hole; h) forming a bit line connected to one of the source or drain regions of the field effect transistor by deposition of a polysilicon layer and subsequent patterning.
제1항에 있어서, 상기 절연층은 산화물인 것을 특징으로 하는 방법.The method of claim 1 wherein the insulating layer is an oxide.
제1항에 있어서, 상기 울퉁불퉁한 적층형 산화층은 하부의 열산화층과 상부의 O3/TEOS층을 포함하는 것을 특징으로 하는 방법.The method of claim 1, wherein the bumpy stacked oxide layer comprises a lower thermal oxide layer and an upper O 3 / TEOS layer.
제1항에 있어서, 상기 울퉁불퉁한 적층형 산화층이 TEOS법에 의하여 구성된 PSG의 하부층과 O3/TEOS의 상부층을 포함하는 것을 특징으로 하는 방법.The method of claim 1, wherein the bumpy stacked oxide layer comprises a lower layer of PSG and an upper layer of O3 / TEOS constructed by the TEOS method.
제1항에 있어서, 상기 울퉁불퉁한 적층형 산화층이 LPCVD 또는 PECVD에 으하여 형성되는 하바의 질화층과 O3/TEOS의 상부층을 포함하는 것을 특징으로 하는 방법.2. The method of claim 1, wherein the rugged stacked oxide layer comprises a top layer of O 3 / TEOS and a haba nitride layer formed by LPCVD or PECVD.
제1항에 있어서, 상기 유전체막은 CVD에 의하여 형성되는 ONO(Oxide-Nitride-Oxide)인 것을 특징으로 하는 방법.The method of claim 1, wherein the dielectric film is Oxide-Nitride-Oxide (ONO) formed by CVD.
제1항에 있어서, 상기 유전체막은 도핑된 폴리실리콘층의 열산화에 의하여 형성되는 것을 특징으로 하는 방법.The method of claim 1, wherein the dielectric film is formed by thermal oxidation of a doped polysilicon layer.
실리콘기판과; 게이트 전극, 드레인/소오스 영역 및 그 사이의 절연막을 포함하는 전계 효과트랜지스터; 전계 산화물의 고립된 영역; 게이트 전극 상에 놓인 PSG층; PE TEOS의 상부층과 O3/TEOS의 상부층으로 구성된 저장 전극 밑의 울퉁불퉁한 적층형 산화층; 전계 효과트랜지스터의 소오스와 드레인 영역 중의 하나에 연결된 폴리실리콘층으로 만들어진 저장 전극; 저장 전극을 덮는 유전체막; 도핑된 폴리실리콘층으로 만들어진 플레이트 전극; 플레이트전극 위에 놓인 절연층; 전계 효과 트랜지스터의 소오스와 드레인 영역중의 하나에 연결된 폴리실리콘층으로 마드러진 비트 라인을 포함하는 DRAM 셀의 메모리 커패시터.A silicon substrate; A field effect transistor comprising a gate electrode, a drain / source region, and an insulating film therebetween; An isolated region of the field oxide; A PSG layer overlying the gate electrode; A bumpy stacked oxide layer under the storage electrode consisting of a top layer of PE TEOS and a top layer of O 3 / TEOS; A storage electrode made of a polysilicon layer connected to one of the source and drain regions of the field effect transistor; A dielectric film covering the storage electrode; A plate electrode made of a doped polysilicon layer; An insulating layer on the plate electrode; A memory capacitor in a DRAM cell comprising a bit line made of a polysilicon layer connected to one of the source and drain regions of the field effect transistor.
제8항에 있어서, 상기 절연층이 산화물인 것을 특징으로 하는 DRAM 셀의 메모리 커패시터.The memory capacitor of claim 8, wherein the insulating layer is an oxide.
제8항에 있어서,상기 울퉁불퉁한 적층형 산화층이 하부의 열산화층과 상부의 O3/TEOS층을 포함하는 것을 특징으로 하는 DRAM 셀의 메모리 커패시터.The memory capacitor of claim 8, wherein the bumpy stacked oxide layer comprises a lower thermal oxide layer and an upper O 3 / TEOS layer.
제8항에 잇어서, 상기 울퉁불퉁한 적층형 산화층이 LPCVD 또는 PECVD로 형성된 하부의 질화층과 O3/TEOS의 상부층을 포함하는 것을 특징으로 하는 DRAM 셀의 메모리 커패시터.9. The memory capacitor of claim 8 wherein the bumpy stacked oxide layer comprises a lower nitride layer formed by LPCVD or PECVD and an upper layer of O3 / TEOS.
제8항에 있어서, 상기 울퉁불퉁한 적층형 산화층이 LPCVD 또는 PECVD로 형성된 하부의 질화층과 O3/TEOS의 상부틍을 포함하는 것을 특징으로 하는 DRAM 셀의 메모리 커패시터.9. The memory capacitor of claim 8 wherein the bumpy stacked oxide layer comprises a lower nitride layer formed by LPCVD or PECVD and a top 틍 of O3 / TEOS.