Claims (9)
소자 분리 영역 사이에 액티브 영역을 포함하는 반도체 기판을 제공하는 단계; 상기 반도체 기판 상부에 게이트 절연막 및 폴리실리콘막을 형성하는 단계; 상기 폴리실리콘막 상부에 제1금속층을 형성하는 단계; 상기 폴리실리콘막 및 제1금속층을 식각하여 게이트 패턴을 형성하는 단계; 상기 액티브 영역에 도핑된 영역을 형성하는 단계; 상기 전체 구조물 상부에 상기 제1금속층보다 얇은 두께로 제2금속층을 형성하는 단계; 상기 제1금속이 상기 도핑된 영역 및 하부의 상기 제2금속의 일부와 각각 반응함과 더불어 상기 제2금속이 하부의 상기 폴리실리콘과 반응하여 제1금속 실리사이드막과 제1 및 제2금속막과 제2금속 실리사이드막을 형성하는 단계; 및, 상기 반응되지 않은 제2금속막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 실리사이드 형성방법.Providing a semiconductor substrate including an active region between device isolation regions; Forming a gate insulating film and a polysilicon film on the semiconductor substrate; Forming a first metal layer over the polysilicon film; Etching the polysilicon film and the first metal layer to form a gate pattern; Forming a doped region in the active region; Forming a second metal layer on the entire structure with a thickness smaller than that of the first metal layer; The first metal reacts with a portion of the second metal in the doped region and the lower portion, and the second metal reacts with the polysilicon in the lower portion, so that the first metal silicide film and the first and second metal films And forming a second metal silicide film; And removing the unreacted second metal film. ≪ Desc / Clms Page number 19 >
제1항에 있어서, 상기 반도체 기판은 실리콘 기판인 것을 특징으로 하는 반도체 소자의 실리사이드 형성방법.The method of claim 1, wherein the semiconductor substrate is a silicon substrate.
제1항에 있어서, 상기 제1금속은 텅스텐인 것을 특징으로 하는 반도체 소자의 실리사이드 형성방법.The method of claim 1, wherein the first metal is tungsten.
제1항에 있어서, 상기 제2금속은 티타늄인 것을 특징으로 하는 반도체 소자의 실리사이드 형성방법.The method of claim 1, wherein the second metal is titanium.
제1항에 있어서, 상기 제1금속은 텅스텐이고, 상기 제2금속은 티타늄인 것을 특징으로 하는 반도체 소자의 실리사이드 형성방법.The method of claim 1, wherein the first metal is tungsten and the second metal is titanium.
제1항 또는 제5항에 있어서, 상기 제1금속층은 1,000 내지 15,000Å의 두께로 형성하고, 상기 제2금속층은 300내지 500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 실리사이드 형성방법.The method of claim 1 or 5, wherein the first metal layer is formed to a thickness of 1,000 to 15,000 ANGSTROM, and the second metal layer is formed to a thickness of 300 ANGSTROM to 500 ANGSTROM.
제1항에 있어서, 상기 반응들은 열공정에 의해 일어나는 것을 특징으로 하는 반도체 소자의 실리사이드 형성방법.2. The method of claim 1, wherein the reactions occur by a thermal process.
제1항에 있어서, 상기 반응에 의해 게이트 영역에 형성되는 제1 및 제2금속막에 의해 형성된 TiW막은 난반사 방지막인 것을 특징으로 하는 반도체 소자의 실리사이드 형성방법.The method for forming a silicide of a semiconductor device according to claim 1, wherein the TiW film formed by the first and second metal films formed in the gate region by the reaction is a diffused reflection preventing film.
제1항에 있어서, 상기 반응하지 않은 제2금속막은 H2O2: H2O : H2SO4의 비가 1 : 4 : 1 로 혼합된 용액으로 식각하는 것을 특징으로 하는 반도체 소자의 실리사이드 형성방법.The method according to claim 1, wherein the unreacted second metal film is etched with a solution mixed with H 2 O 2 : H 2 O: H 2 SO 4 at a ratio of 1: 4: 1 Way.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.